JP2574038B2

JP2574038B2 - 同期サンプリング・システムおよび方法

Info

Publication number: JP2574038B2
Application number: JP1252476A
Authority: JP
Inventors: マーク・エドウイン・フオールハーバー
Original assignee: EI Du Pont de Nemours and Co
Current assignee: EIDP Inc
Priority date: 1988-09-29
Filing date: 1989-09-29
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: EP0361947A3; EP0361947B1; DE68919626T2; US4905085A; EP0361947A2; JPH02170689A; DE68919626D1

Description

【発明の詳細な説明】本発明はアナログ通信信号のディジタル・サンプリン
グ、一層詳しくは、１水平掃引あたり特定個数の輝度レ
ベル時間間隔を有するビデオ送信システムにおける受信
機に基づいたサンプリングエラー除去に関する。

より信頼性のあるビデオ送信システムを研究し続ける
にあたって、いくつかの異なった方法が試みられてき
た。１つの有用な方法では、サンプリングおよび量子化
の処理を使用しており、時間，振幅についての連続した
信号を時間について均等に順番付けられたディスクリー
トな量子化「階段」に変換している。1954年６月15日に
B.M.Oliverに発行された米国特許第2,681,385号に記載
されているように、サンプリング周波数が情報信号内の
最も高い周波数の少なくとも２倍の大きさであるかぎ
り、必ずしもサンプリングのみが重要な情報の損失を生
じることはない。さらに、量子化レベルの個数が充分に
高い場合には量子化が厳しい情報の損失を招くこともな
い。

こうして得られた量子化信号は、所望に応じて、ディ
ジタル・メモリ内に個別のディジタル・バイトの形で格
納することができる。こうして格納した情報は必要なと
きにはいつでもディジタル・メモリから取り出すことが
できるという便利さがある。このようなシステムでは、
普通、格納用に８ビット・ディジタル・データ・バイト
を使用しており、したがって、2⁸＝256の量子化レベル
が可能である（この数値はたいていの用途に適した数値
よりも大きい）。

アナログ送信チャンネル（たとえば、同軸ケーブルま
たはラジオリンク）に沿ってこのように格納されたビデ
オ・データを送信することが必要になったり、あるい
は、望まれることが多い。いずれにしても、結局は、デ
ィジタル・データをアナログ・ビデオ信号に再変換して
それをアナログ・ディスプレイ装置に表示する必要があ
る。こうするには、ディジタル・メモリに順次に問合せ
を行い、データがディジタル／アナログ変換器を通して
処理してアナログ階段状ビデオ信号を再生する。

このような信号の受信は簡単であり、周知のことであ
るが、後に量子化してデータをディジタル・フォーマッ
トで格納するためにこのような信号を適切にサンプリン
グすることは非常に難しい。このようなサンプリングに
伴う主たる問題はサンプル・レベル間の遷移時間中、す
なわち、階段波形のほぼ垂直の部分でサンプリングを行
うことを避けることにある。このようなサンプリングで
は間違ったデータが格納されることになり、そこから生
じる画像がそれに応じて非常に劣化することになる。特
に、固定されたサンプリングレートでのこのような波形
を直接にサンプリングすると、しばしば、周知の「エイ
リアシング（aliasing）」現象が生じ、これは再生した
画像に「ビート・パターン」（すなわち、交互の明暗領
域）として現われる。送信レートの正確な整数倍すなわ
ち副高調波でない任意のレートでのサンプリングでは、
１画素あたりのサンプルの個数が変化し、受信機側のメ
モリにおいてデータの空間的なひずみが生じることにな
る。

このようなビート・パターンを排除する伝統的な方法
の１つでは、受信した階段アナログ信号をサンプリング
に先立って低域フィルタに通して順次のサンプリング・
レベル間の遷移時間を拡げる。この方法は、慎重に使用
された場合には、目につくビート・パターンをかなり減
らすのに役立つが、残念なことには、画素レート付近の
信号の周波数成分をも常に除去してしまい、生成された
画像の全体的な鮮明度すなわち「解像度」を低下させる
という欠点がある。これはカーラジオでトレブル（高
域）コントロールを調節して高い周波数の空電（stati
c）を除去すること（空電は除去されるが、シンバルの
音もまた除去されてしまう）に幾分類似している。

したがって、もし可能であれば上記の予めフィルタリ
ングを行う段階を避けるのが望ましい。この問題の別の
解決方法は受信信号を過剰サンプリングすることであ
る。この方法はかなりうまく働くが、こうして集めたデ
ータのためにかなり拡張した格納スペースを必要とす
る。予めフィルタリングを行うことなしに、かつ、過剰
サンプリングなしにエイリアシングを除去するには、受
信側のサンプリング装置を受信機と同期させ続ける必要
がある。

従来はいくつかの方法が用いられており、それぞれビ
デオ信号を正確に抜き取ることを明確な目標としてい
る。すなわち、（１）1976年７月20日にP.C.Michael等に発行された米
国特許第3,971,063号が送信側ビデオ・テープ・レコー
ダのテープ移送速度での望ましくない摂動（例えば、ワ
ウおよびフラッタ）により生じる可能性のある受信ビデ
オ信号の水平同期パルス間のタイミングの潜在的な変動
を補償するシステムを記載している。そこでは、受信機
側の１ラインあたりのサンプリング・クロック・パルス
の正規の個数を発生させる時間を各送信された水平同期
パルス間の実際の時間と比較することによってエラー信
号が発生させられる。こうして発生させられたエラー信
号は水平同期パルス間の変動オフテープ送信ライン期間
と一致してサンプリング・クロック・パルスの正規の個
数の期間を変えて両者間の差を一定に保つのに用いられ
る。水平掃引毎の送信機画素クロック・パルスの個数は
一定しておらず、それによって、同期した画素毎のサン
プリングが行われない。

（２）1978年８月８日にY.Ikedaに発行された米国特許
第4,105,946号はディジタル・カウンタを使用してスレ
ーブ発振器が基準発振器の周波数に関して所望の高調波
周波数で作動しているかどうかを決定する位相クロック
ド・ループ周波数シンセサイザを開示している。差分カ
ウントの大きさに相当するエラー信号が発生し、これは
位相ロックド・ループの制御電圧として用いる。ソース
基準発振器には直接にアクセスがなされ、同期化は不要
であり、その試みもなされていない。

（３） 1986年９月23日にT.Takamori等に発行された米
国特許第4,613,827号はビデオ・テープ・レコーダから
の入力ビデオ信号の水平同期パルス間の時間差の関数と
して変化する周波数を発生させる位相ロックド・ループ
手法を教示している。この周波数は前記入力ビデオ信号
のカラー・バースト信号ならびに水平同期信号部分とロ
ックされた位相に保持される。ここに記載されているシ
ステムの目的はテープ・レコーダから再生されたビデオ
信号からジッタを除去することにある。Takamoriのシス
テムは本発明のシステムに匹敵するバン・バン（bang−
bang）エイリアシング防止フィードバック・システムを
使用していない。

（４）「NASA Tech Briefs」1988年５月号の第20頁に
掲載されている「Burst−Locked Oscillator Avoids
Side Lock」という題名の論文は受像機のカラー・バ
ースト周波数を安定化するカラー・テレビジョン発振器
回路のためのディジタル式エラー検出および訂正方式を
示している。このシステムでは、カウンタの出力に応答
して高低いずれかの発振器周波数訂正制御信号を発生す
る読み出し専用メモリ（ROM）コントローラを使用して
いる。カウンタは各画像ライン（すなわち、受信ビデオ
信号の水平データ部分）に生じる電圧制御発振器のサイ
クル数を計数する。このシステムでは、発振器が１画像
ラインあたり完全に１発振器サイクルだけ変化するのを
許容するが、それでもなおこの電圧制御発信器のサイク
ル数は１ラインあたりの正しいサイクル数であるとみな
される。そのため、この発振器は以下に開示し、特許請
求の範囲に記載する本出願人の新規な方法による同期化
された画素毎のデータ・サンプラと一緒に使用するのに
適さないであろう。

上述の方法は、いずれも、たいていの階段ビデオ信号
送受信システムについて従来知られている重要な事実、
すなわち、ビデオ信号の各水平掃引データ部分あたりの
階段期間（画素クロック期間としても知られている）の
個数が既知の整数の定数であるという事実を完全に利用
していない。したがって、本発明の目的は、受信した階
段ビデオ信号をサンプリングするに際してこの受信ビデ
オ信号の各水平掃引データ部分毎の受像機およびサンプ
ラ側の画素クロック期間の個数を予め定めた定数に非常
に接近した値の範囲内に維持することによってサンプリ
ングを正確かつ効率よく行うことのできる改良された方
法および装置を提供することにある。

本発明はアナログのサンプリングされたデータの情報
チャンネルの受信端に設置した同期サンプリング装置を
指向するものである。電圧制御可能なサンプリング装置
の画素クロック発振器は自動制御装置によって予め定め
た個数の画素クロック期間を持たされ、その精度は受信
された複合アナログサンプリングされたデータ階段ビデ
オ信号に含まれる各水平掃引同期パルス間のクロック期
間の小部分内にある。サンプリング装置の画素クロック
発振器は各水平同期パルスの立下り端縁で起動し、それ
に続く水平同期パルスの立上り端縁で停止する。順次の
水平同期パルス間のサンプリング装置画素クロック期間
の個数は計数され、プリセットされたカウント数と比較
される。それらの間の差はDC制御電圧に変換され、これ
によりサンプリング装置画素クロック発振器を自動的に
調節して送信側システムの水平データ掃引毎の予め定め
た個数の画素クロック期間に接近させる。このサンプリ
ング装置のアナログ／ディジタル変換器およびディジタ
ル・メモリがこうして同期化されて、受信されたアナロ
グ階段信号を、各階段の平坦部分内においてサンプリン
グして格納する。

本発明の好ましい実施例では、水平同期パルスは標準
の同期ストリッパによって検出され、この同期ストリッ
パはサンプリング装置の画素クロック発振器ならびにシ
ステム・コントローラをトリガする。システム・コント
ローラは所望の測定毎にプリセット・カウンタをリセッ
トして、プリセット・カウンタの借り出力を、サンプリ
ング装置の画素クロック発振器を調節して、発振器が水
平同期パルス間の、プリセット数に非常に近い個数の画
素クロック期間を生じさせるのに適したDC制御電圧に変
換する。本発明で使用される制御システムは受信機サン
プラを優れた精度で所望の範囲内に誘導することのでき
るアナログ・エラー信号積分器を含む改造「バン・バ
ン」システムを有する。こうして、本発明は、受信され
た複合のアナログサンプリングされたデータ階段ビデオ
信号の現在のところ欠陥のないサンプリングを行うこと
のできる、本出願人の知っているかぎり最も簡単で、最
も効率が良く、最も安価である技術を提供する。

添付図面に関連した以下の詳しい説明によって本発明
の好ましい実施例の実際的な実施がより一層明瞭に理解
されよう。

まず、例えば１ラインあたり900個の画素（データ
点）と１画像フィールドあたり900本のラインを含む送
信ビデオ信号を受信するように設計されたディジタル・
ビデオ・データ受信および格納システムを考えてみるこ
とにする。対称的ディスプレイ装置では、かかるシステ
ムは正方形の画像を生成する。その理由は、各画素は、
白に近いグレーから黒に近いグレーまで256の異なった
グレーの階調レベルのうちのひとつを有する小さい正方
形のドットであるからである。このようなディスプレイ
・システムのための水平帰線（リトレース）期間は、代
表例では、特別に符号化された水平同期信号の位置で発
生し、40個の連続した画素クロック期間程度継続する。
リトレース期間中、ビデオ信号は（正の画像画素値と対
比して）負の信号であって、これによりリトレース期間
中ビデオ信号をオフ状態とする。このようなシステムで
は、受信したビデオ信号は第１図に示すものに類似して
いる（ただし、尺度は合わせていない）。その場合、各
順次のビデオ・データ・ライン信号は900個の等間隔の
画素クロック期間（すなわち、Δｔ＝t_n−t_n-1）に900
個の個別の電圧レベルを含む。これらの画素クロック期
間はディスプレイ装置（たとえば、陰極線管［CRT］の
スクリーン）を横切って左から右へ時間的および空間的
に順次にかつ均一に生じる。

垂直同期信号を受信信号中の900番目の水平掃引の終
了時に設けて、システムがライン番号１の画素番号１の
ところで新たなフレームを再び開始するようにさせる。
換言すれば、画素X₉₀₀,Y₉₀₀（第２図に示す）を映出し
た後、システムは画素X₁,Y₁のところで再び開始し、一
度に１つの画素、そして一度に１本のラインを全ディス
プレイ装置に順次に再び映出するように処理を進めてい
く。このプロセス全体は迅速に反復されて人間の目で観
察したときにちらつきが少ないか、あるいはまったくな
い可視画像をディスプレイ装置に生成する。

上述したようにビデオ・データを受信し、そして表示
することはビデオ・システムの技術者には周知のことで
ある。受信した信号を捕捉し、かつディジタル形態で画
像データを格納して、最初に受信したビデオ画像の完全
に忠実でかつ安定した再生を、ディジタル・メモリ（す
なわち、ディジタル・データ記憶装置）に単に問合わせ
ることによってデコードすることで行うことができるよ
うにするときに困難が生じる。

受信ビデオ画像データの適正な記憶を行う鍵は、256
の可能な電圧レベルの各々の中間あるいはその付近で受
信ビデオ・データ信号のサンプリングを行うことにあ
る。たとえば、第１図を参照するに、t₁とt₂の間で生じ
るビデオ・データ信号をサンプリングするのに好ましい
時期はｔ＝（t₁＋t₂）/2（換言すれば、Δｔの中間）で
ある。同じルールがそれぞれ引き続く画素クロック時間
間隔での各引き続くビデオ・データ信号にも当てはま
る。

避けなければならないことは、順次のビデオ・データ
信号間の短い遷移時間中、すなわち、第１図に示すよう
に、t₁,t₂,t₃等かあるいはそれに非常に近い時期に受信
ビデオ・データ信号のサンプリングが生じてはならない
ことである。このような不適切なサンプリングは信頼性
のない画像を生じることになる。その理由は、サンプリ
ングされた電圧が２つの順次のビデオ・データ信号間の
時点におけるある不確定でかつ正確でない信号レベルに
おいて生じるからである。

本発明は送信水平ビデオ・データ・ライン毎の画素ク
ロック期間の個数が時間的に等間隔の正確に900個の順
次期間であることが知られているという事実を利用して
いる。したがって、受信および格納システムの画素クロ
ックもまた、ある受信した水平同期パルスの終端とそれ
に直ちに引き続いて受信した水平同期パルスの始端との
間に正確に900個の期間を持つように強制される。

これは、第３図に示すように、受信ビデオ・データ期
間（すなわち、第１図の［t₉₀₀−t₀］）の間に受信およ
び格納システム画素クロック発振器301で発生した画素
クロック・パルスの個数をプリセット・カウンタ302で
計数することにより行う。計数値が１ラインあたり900
より多いか、あるいは、少ない場合には、カウンタの借
り出力ライン303がその旨を示す（すなわち、計数値が
１ラインあたり900より少ない場合には出力ライン303は
０ボルトに留まり、計数値が１ラインあたり900より多
ければ出力ライン303は＋５ボルトまで上昇することに
なる）。この信号は、次に、コントローラ304に送ら
れ、このコントローラはそのDC電圧出力レベルに小さい
補正変化を生成し、これが同時にライン310を経て受信
および格納システム画素クロック発振器301の制御入力
端子に直接送られる。この発振器は0V〜3VのDC入力範囲
に対応して2MHz〜40MHzの範囲にわたってDC電圧制御可
能な簡単なパルス発生器である。このような発振器の設
計は電子技術分野の当業者にとって周知のものである。

同期ストリッパ305は複合ビデオ信号から同期信号を
検出する標準の装置を有する。本出願人が用いたものは
National Semiconductor Co.の型番LM1881である。

水平同期出力ライン308上の同期ストリッパ305の出力
は各受信ビデオ・ラインの間のみ受信および格納システ
ム画素クロック発振器301を使用可能とするのに用いら
れる。本発明の１つの好ましい実施例は、電子機器分野
の当業者にとって周知であるように単純な調節可能パル
ス遅延回路網315を有し、それによりサンプリング・タ
イミング点を受信ビデオ信号の階段期間の中心の方向に
シフトする能力を与える。本発明の正しい動作の前提条
件として、ソース・ビデオ信号の画素周波数がほぼ知ら
れている（すなわち、約10％以内にある）と仮定する。
通常はこれに該当し、受信機側のサンプリング・レート
および位相の初期調整を迅速に行うことができる。この
初期調整を行うのを助けるために、完全にサンプリング
されたてきすと画像は２つの信号レベルのみを発生し、
一方、エイリアシングされたテキスト画像は中間の信号
を発生するということを了解すべきである。サンプリン
グ周波数が誤って２画素／ライン相当の周波数より高い
場合には、サンプル信号は受信機側モニタ・スクリーン
にノード状のパターンを表示し、そのノードの個数が周
波数誤りに等しくなる。しかしながら、サンプリングさ
れた信号の最大値の個数または最小値の個数は、２また
は１画素／ラインのエラーの場合（ここでは最大値の個
数または最小値の個数のいずれもかなり変化する）を除
いてエラーからは比較的独立している。A/D変換器のオ
ーバーフロー信号をDC電圧計で監視することによって、
入力信号がA/D変換器の範囲を超える回数を示すことが
できる。入力信号がエイリアシングされるとき、最大オ
ーバーフロー事象より少なくなり、電圧計の読みは比較
的低い。サンプリング周波数がソース発生器のレートに
近づくにつれて、はるかに多いオーバーフロー事象が生
じて、測定電圧を高めることになる。周波数が１画素／
ライン内にあるときには、サンプリング周波数は正しい
が、サンプリングクロックの位置は誤っている可能性が
ある。位相制御器を調整してDC電圧計の読み取り値を最
大とすることによって、すべてのテキスト画素がそれら
の正しい信号値で確実にサンプリングされることにな
る。

同期ストリッパ305の垂直同期出力ライン309上の出力
はコントローラ304をトリガするのに用いられる。この
コントローラは各ビデオ・フィールド後にそれ自身をリ
セットし、プリセット・カウンタ302をリロードし、受
信および格納システム画素クロック発振器301にライン3
10を経て補償用DC制御電圧を印加する。

コントローラ304の動作のメカニズムをより完全に理
解するには第４図を参照するとよい。図示したように、
Ｄフリップフロップ401がプリセット・カウンタ302の借
り出力によってライン303を経てトリガされる。Ｄフリ
ップフロップ401の出力はその反転出力端子からライン4
02に沿って電子スイッチ403へ送られる。スイッチ403が
閉じると、ライン405を経て抵抗404およびコンデンサ40
6に送られるスイッチ403の出力は、ライン402上のＤフ
リップフロップ401の出力の状態に依存して０ボルトま
たは＋５ボルトのいずれかになる。プリセット・カウン
タの借り出力が０ボルトに留まるとき（低い計数値、す
なわち、１ラインあたり900より少ない計数値を示すと
き）、フリップフロップ401の反転出力は＋５ボルトと
なり、コンデンサ406の電荷はやや上昇し、コンデンサ4
06の端子間電圧をそれに相当して増加させる。カウンタ
の借り出力が＋５ボルトに上昇したとき（高い計数値、
すなわち、１ラインあたり900より多い計数値を示すと
き）、フリップフロップ401の反転出力は０ボルトとな
り、コンデンサ406の電荷はやや低下し、コンデンサ406
の端子間電圧をそれに相当して低下させる。次いで、コ
ンデンサ406の端子間の電圧は非反転バッファ増幅器407
を経てライン310に送られ、受信および格納システム画
素クロック発振器301の周波数を自動的に制御する。好
ましい実施例では、スイッチ403の順次の電圧出力は、
各ビデオ・フィールド内の画素クロック・パルスの16ラ
イン分の累積計数値の状態（16×900＝14400カウント）
を示す。スイッチ403は、同期ストリッパ出力ライン309
を経てトリガされるワッショット408を経て、各ビデオ
・フィールドの後、短時間のみ動作可能とされる。第２
のワンショット409を用いて、各ビデオ・フィールドの
後にライン410を経てＤフリップフロップ401をリセット
すると共に、ライン311を経てプリセット・カウンタ302
をリセットする。

この「バン・バン」フィードバック・システムの利得
はワンショット408の作動長さを調節するだけで調節す
ることができ、そうすることによって、受信ビデオ信号
期間毎に受信および格納システム画素クロック発振器30
1によって発生する画素クロック期間の個数に対して所
望の精度を達成することができる。普通は、±0.1画素
期間／フィールドの補正が行われる。

上述したシステムを用いると、受信画素クロック発振
器を受信ビデオ画像フィールド毎に899.9〜900.1画素ク
ロック期間の範囲内に良好にとどめておくことができ
る。この精度により、各受信階段電圧レベルの正確なサ
ンプリングをそれぞれ平坦な部分で行うことができる。
その結果、受信アナログ・ビデオ信号データはA/D変換
器306によって正確にかつ信頼性をもって任意所望の将
来の使用のためにディジタル・メモリ307内に格納され
る対応するディジタル・データに変換される。

本出願人は、本発滅を高分解能医療画像システムに応
用して優れた結果を得た。ディジタル・メモリから得た
画像には、このようにしない場合にはエイリアシングあ
るいは他の不適切なサンプリングに起因して生じるであ
ろう画像のきず（blemishes）が全くない。

本発明をその好ましい実施例について説明してきた
が、それについて特許請求の範囲に記載したような発明
の精神および範囲から逸脱することなく種々の変更が可
能であることは当業者には明らかであろう。

【図面の簡単な説明】

第１図は本発明により受信して同期サンプリングするこ
とのできる代表的なアナログサンプリングされたデータ
階段ビデオ信号を示す図である。第２図は本発明に従って順次画素を使用する対称的視覚
ディスプレイ・フォーマットを示す図である。第３図は本発明の好ましい実施例のブロック図である。第４図は本発明で使用するのに適したコントローラの詳
細例を示す図である。図面において、301……受信および格納システム画素ク
ロック発振器、302……プリセット・カウンタ、303……
借り出力ライン、304……コントローラ、305……同期ス
トリッパ、306……A/D変換器、307……ディジタル・メ
モリ、309……垂直同期出力ライン、315……パルス遅延
回路、401……Ｄフリップフロップ、403……電子スイッ
チ、404……抵抗、406……コンデンサ、408,409……ワ
ンショット。

Claims

(57)【特許請求の範囲】

【請求項１】規則的なシーケンスの受信アナログ信号を
ディジタル式にサンプリングするサンプリング・システ
ムであって、前記信号の各々がサンプリングされるデー
タ部分と同期部分とを有し、これら双方の部分が共に前
記アナログ信号を発生する際に使用される送信システム
・クロックの周期の整数倍の期間を有し、前記サンプリ
ング・システムのシステム・クロックを前記受信信号と
同期化する装置を有する同期サンプリング・システムに
おいて、前記受信信号を検出する手段と、前記受信信号の前記サンプリングされるデータ部分の期
間中に前記検出手段によって動作可能とされて、サンプ
リング・システムのシステム・クロックを発生する制御
可能な可変周波数発振器手段と、前記制御可能な可変周波数発振器手段の出力に応答し
て、前記受信信号の前記サンプリングされるデータの部
分を順次サンプリングするディジタル・サンプリング手
段と、前記制御可能な可変周波数発振器手段の出力に応答し
て、前記受信信号の順次の同期部分の間に生起する前記
発振器手段の発振点の個数を計数するプリセット・カウ
ンタ手段と、前記プリセット・カウンタ手段および前記検出手段の出
力に応答して、前記可変周波数発振器手段の周波数を自
動的に調節する補償用制御信号を発生して前記受信信号
の前記サンプリングされたデータの部分の期間中に生起
する前記制御可能な可変周波数発振器手段の発振周期の
個数がプリセットした計数値と一致するようにする制御
手段とを具えたことを特徴とする同期サンプリング・システ
ム。
【請求項２】前記ディジタル・サンプリング手段の出力
をディジタル式に格納する手段を有することを特徴とす
る請求項１記載の同期サンプリング・システム。
【請求項３】前記検出手段の水平同期出力を遅延させる
手段を前記検出手段と前記発振器手段との間に配置した
ことを特徴とする請求項１または２記載の同期サンプリ
ング・システム。
【請求項４】前記遅延手段が調節可能であることを特徴
とする請求項３記載の同期サンプリング・システム。
【請求項５】データ部分と同期部分とを有し、受信され
たアナログのサンプリングされるデータ信号を同期サン
プリングする方法であって、前記同期部分を検出するステップと、前記同期部分の順次の生起の間に生じる、制御可能な受
信機画素クロック発振器の発振期間の回数を計数するス
テップと、前記発振期間の回数を予め定めた計数値と比較するステ
ップと、前記発振器が前記発振期間の回数を前記予め定めた計数
値と一致させるようにする制御信号を発生するステップ
と、前記受信されたアナログのサンプリングされるデータ信
号の前記データ部分の間に、前記画素クロック発振器の
出力でアナログ／ディジタル変換器をトリガしてこのア
ナログ／ディジタル変換器が前記受信されたアナログの
サンプリングされるデータ信号のデータ部分を正確にデ
ィジタル式にサンプリングするステップとを具えたことを特徴とする同期サンプリング方法。
【請求項６】前記アナログ／ディジタル変換器の出力を
ディジタル・メモリに記憶するステップを有することを
特徴とする請求項５記載の同期サンプリング方法。
【請求項７】前記同期部分をそれらが検出された後に遅
延させるステップを有することを特徴とする請求項６記
載の同期サンプリング方法。
【請求項８】前記遅延の量を調節して、ディジタル式に
記憶された受信信号の品質を最適化するステップを具え
たことを特徴とする請求項７記載の同期サンプリング方
法。
【請求項９】立上り端縁および立下り端縁を有する同期
パルスによって限界された複数の走査線と、第１の同期
パルスの立下り端縁と第２の同期パルスの立上り端縁と
の間に定められた時間間隔と、この時間間隔内で一定数
の画素に相当する不連続の信号レベルを有するビデオ部
分とを有する受信ビデオ信号をサンプリングして捕捉す
る同期サンプリング方法において、（１）前記時間間隔あたりの画素数を決定するステップ
と、（２）第１の同期パルスの立下り端縁および第２の同期
パルスの立上り端縁を検出するステップと、（３）前記第１および第２の同期パルスの検出された立
下り端縁と立上り端縁との間の時間間隔内の画素数に等
しい個数のパルスをそれぞれ発生させるステップと、（４）前記ステップ（３）で発生したパルスによって定
められるサンプリング周波数をもつサンプリング・パル
スを有し、該サンプリング・パルスの個数がステップ
（３）で発生したパルスに等しい受信ビデオ信号をサン
プリングして捕捉し、受信ビデオ信号のすべてが捕捉さ
れるまでステップ（３）および（４）を繰り返すステッ
プとを具えたことを特徴とする同期サンプリング方法。
【請求項１０】前記発生ステップ（３）は、（3a）決定された画素数に等しい個数のパルスを発生す
るステップと、（3b）発生したパルスの個数を、決定された画素数と比
較してエラー信号を発生するステップと、（3c）該エラー信号を用い、そのエラー信号の値に基づ
いて発生したパルスの個数を増減することによって当該
発生したパルスの個数を制御するステップとをさらに有することを特徴とする請求項９記載の同期サ
ンプリング方法。
【請求項１１】第１の同期パルスの立下り端縁とサンプ
リング・パルスのうちの最初のものの立上り端縁との間
に遅延を導入することを特徴とする請求項10に記載の同
期サンプリング方法。