JPS5918666B2 - デジタルオシロスコ−プのジツタ低減装置 - Google Patents

Description

【発明の詳細な説明】 本発明はデジタルオシロスコープ、特にデジタルオシロ
スコープの表示波形のジッタ（時間軸方向の波形移動）
を低減する装置に関する。

従来のデジタルオシロスコープは入力信号（一般にアナ
ログ信号）をサンプリングし、記録し、且つ時間対電圧
波形として表示する。

即ち、入力信号をサンプリング・クロック信号の制御下
でサンプリングし且つデジタル変換（量子化）し、その
デジタル出力をメモリ（記憶装置）に記憶蓄積する。次
いで、このようにして得たデジタルデータを表示クロッ
ク信号の制御下でメモリから所望時に読出してアナログ
変換後人力信号波形を表示再生する。サンプリング・ク
ロック信号周期は、入力信号中に含まれる周波数成分に
応じて複数の周期を選択することができる。周期的波形
のサンプリング及び表示装置にあつては一連の波形につ
き同一位置であるトリガ点と入力信号波形には無関係に
予め決めた固定周期であるサンプリング・クロック信号
とが相互に関連がないという問題を生じる。

その結果、被観測信号に関連するトリガ信号により時間
軸掃引を開始する従来の（アナログ型）オシロスコープ
とは異なり、デジタルオシロスコープにあつては表示は
クロック信号に基づいて開始する。よつて、波形のトリ
ガ点は相隣る２つのサンプリング・クロックパルス間の
ランダム位置となり得るので、クロック信号とトリガ点
との間には常に±１／２サンプリング周期分の不確実性
が存することとなる。フレーム周期表示を行なうと、こ
のサンプリングの不確実性は±１／２サンプリング・ク
ロック信号周期に相当する波形の水平方向ジッタとして
現われる。この観測ジッタは場合によつて殆んど感知で
きない程度から到底観測に耐えられない程度りまでバラ
ツキを生じる。

この程度はクロツク信号と信号周期との組合せにより決
まる。しかし、一般的にいつて、このジツタはサンプリ
ング密度が減少するにつれて、即ち１サイクル当りのサ
ンプル数が減少するにつれて増加する。例えば、１０目
盛の時間軸で表示するとして、５ＭＨｚの周期でサンプ
リングした（サンプリング・クロツク周期は２００ｎｓ
）周期的波形を等価的に２００ｎｓ／目盛で表示すると
すれば、±１／２目盛即ち全体として１目盛相当の水平
ジツタが生じ、表示波形の時間測定を無意味となす。従
つて、本発明の目的はサンプリング不確実性によるジツ
タを低減するデジタルオシロスコープの新規な波形表示
方法及び装置を提供することである。

本発明の他の目的は、各フレームのオフセツトを検出し
て表示を水平方向に移動することにより当該オフセツト
を補正するデジタルオシロスコープのジツタ低減方法及
び装置を提供することである。

本発明のその他の目的は、数サンプリング・サイクルに
より波形を構成し波形１サイクル当の少ないサンプルで
よい周期的波形のサンプリング及び表示装置を提供する
ことである。

本発明の更に他の目的は、サンプリング・クロ ニツク
信号と入力信号とが無関係であるために生じる±１／２
サンプリング不確実性を補正するサンプリング及び表示
装置を提供することである。

本発明の上述以外の目的及び作用効果は、添付図面を参
照して後述する詳細な説明から当業者に ５は容易に理
解されよう。本発明の好適実施例によると、波形サンプ
リング装置のサンプリング不確実性に起因するジツタは
、周期的波形表示の各フレームを水平方向にシフトして
各フレームの見掛け上の時間を一致させ ５ることによ
り低減することができる。

この為に一連の波形の固定点と次のサンプリング・クロ
ツク信号間の時間を測定し、この時間測定値に対応する
オフセツト電流（又は電圧）を発生し、このオフセツト
電流を掃引発生器の出力に注入すること ４により表示
波形全体を各フレーム毎に所定量だけ水平（時間軸）方
向へ移動させる。時間間隔測定器（ＴＩＭ）を用いてサ
ンプルを取るサンプリング・クロツク信号のエツジとト
リガ発生時間との時間間隔を測定する。

このようにして測定した時間はフレーム毎に変化するが
、その測定値を用いて上述の如く各フレームの周期掃引
信号をオフセツトする。この時間間隔の測定は夫々の波
形サンプルと共にメモリ内に蓄積し、後でアナログ波形
を再生する際に掃引オフセツト電流に変換する。他の実
施例にあつては、従来のトリガ起動方式オシロスコープ
の如く再生したアナログ波形でトリガして、このトリガ
と表示クロツク信号エツジとの間の時間間隔を測定し必
要とするオフセツト電流を発生している。

以下図面に基づいて本発明を詳細に説明する。

第１Ａ図は破線１０で囲んだジツタ補正回路を使用する
本発明によるデジタルオシロスコープのプロツク図を示
す。アナログ入力信号を入力端子１４を介して従来設計
の利得切換可能な増幅器を可とする前置増幅器１６に加
え、その入力信号を所望レベルに増幅又は減衰する。こ
の増幅されたアナログ入力信号はサンプル・ホールド（
Ｓ／Ｈ）回路１８に加え、アナログ信号の瞬時値をサン
プリング・クロツク信号発生器２０よりのサンプリング
・クロツク信号で決まる均一間隔でサンプリングする。
この実施例では、サンプリング・クロツク信号は１０Ｈ
ｚ及び２５ＭＨｚ間の選択した周期のサンプリング・ク
ロツクパルスを発生する。アナログ入力信号はまたトリ
ガ取出及び比較回路２２に加え、アナログ信号のトリガ
レベル・ポテンシヨメータ２４で決まる１点でトリガ信
号を発生する。このトリガ信号はプリセツト可能なカウ
ンタ２４のエネーブル入力に加え、従来の手法でプリン
トリガ又はポストトリガ動作を行なう。ＡＮＤゲート２
６はカウンタ２４の出力に応じて所定数のパルスを通過
させる。ＡＮＤゲート２６からのクロツクパルスをアナ
ログ・デジタル変換器（ＡＤＣ）２６及びスイツチ３０
の閉成接点を介してアドレスカウンタ３２に同時に加え
る。実際にはスイツチ３０は電子スイツチであるのが好
ましい。ＡＤＣ２８はＳ／Ｈ回路２８がとつた瞬時振幅
サンプルをｎビツトのデジタルデータに変換し、次いで
アドレスカウンタ３２により選択されたアドレスに従つ
てメモリ３４内に蓄積される。適当なタイミングで、前
述したトリガ信号とその後に発生する最初のサンプリン
グ・クロツクパルス間の時間間隔を測定する。第２図に
は、アナログ入力信号とトリガ信号とサンプリング・ク
ロツク信号間の関係を示している。アナログ波形は周期
的であり、周期的表示波形を得る為に数フレームがサン
プリングされると仮定する。トリガ信号は入力波形が所
定の選択可能なトリガレベルを超すとき発生するので、
それはアナログ波形に関連付けられている。よつて、波
形の１サイクル毎にトリガ信号は波形の同じ点で周期的
に発生する。しかしサンプリング・クロツクパルスは波
形と関連がないので、最初のサンプルは１サンプリング
・クロツク周期中のランダム点で得られる。よつて、第
２図ではサンプリング・クロツク信号のトリガ信号に対
する時間関係を４フレームに亘つて説明の都合上クロツ
ク周期内でランダムに選択して表示している。フレーム
１では、前述した通りトリガ信号はカウンタ２４をエネ
ーブルし、次のクロツクパルスで波形上のサンプルＳ１
をとる。同様に、フレーム２，３及び４については夫々
サンプルＳ２，Ｓ，及びＳ４を取る。順次のフレームの
表示を最初のサンプリング時点（この場合にはＳｌ，Ｓ
，，Ｓ，及びＳ４）で開始することによるジツタを阻止
する為に、トリガ信号と最初のクロツク信号エツジとの
間の時間間隔を第１Ａ図のジツタ補正回路１０内のＴＩ
Ｍ３６により測定し、この時間に比例するアナログ補正
電圧を発生する。この補正電圧は新しい記録を受ける迄
保持さへ表示全体を測定値に応じて移動させる。フレー
ム１のサンプリングの開始にあつては、時間幅ｔ１を測
定し、この時間ｔ１に比例する補正電圧をＴＩＭ３６に
より発生且つ保持する。フレーム−１の波形全体をサン
プリングした後、スイツチ３０を下側位置に切換え表示
クロツク信号発生器３８をアドレスカウンタ３２に接続
する。表示クロツク信号発生器３８は水平掃引速度で決
まる周期で動作し、５１２個の蓄積サンプルのすべてを
１フレーム表示中にメモリ３４からクロツクに応じて読
出す。この蓄積サンプルは垂直デジタル・アナログ変換
器（ＤＡＣ）４０に加えてアナログデータに変換する。
ベクトル発生器４２はこの変換されたアナログデータを
表示周期で受けてアナログ表示を発生し、図示しない関
連する陰極線管（ＣＲＴ）の垂直偏向板に印加するか、
又はこのアナログデータを直接ＣＲＴに印加してドツト
表示を行なつてもよい。メモリの表示クロツクと同時に
アドレス計数信号を水平ＤＡＣ４４に印加し掃引駆動信
号を発生する。帰還抵抗器４８を有する演算増幅器４６
は入力抵抗器５０を介して掃引駆動信号を受けると共に
入力抵抗器５２を介して補正電圧を受け、補正された時
点にアナログ信号波形を開始するよう補正掃引出力信号
を生じる。尚、階段状電圧を図示するが、掃引信号は直
線状の傾斜電圧であつてもよい。フレーム２についても
同様であつて、時間幅Ｔ２を測定し、その測定値に応じ
て第２フレームの表示を所定補正量だけ移動させフレー
ム２の表示を補正したフレーム１の位置に一致させる。

またフレーム３及び４についても、夫々時間Ｔ，及びＴ
４を測定し補正信号を発生する。再生した周期的波形の
観測者には表示信号の時間位置が常に一定であるので、
ジツタが排除できることとなる。第１Ｂ図はジツタ補正
回路１０をデジタル的に実施する構成を示している。時
間幅をＴＩＭ６Ｏにより測定し、表示モード時にはそこ
からのデジタル出力を加算器６２によりアドレス計数信
号に加算する。加算器６２の出力を水平ＤＡＣ６４に供
給し、そこで補正した掃引出力を発生する。ＴＩＭ３６
及び６０は夫々アナログ及びデジタル構成でもよい。尚
、時間対電気量（電圧、電流等）変換器については当業
者に周知であるので、ここでは説明を省略する。第３図
はジツタ補正データが波形データと共に蓄積されるサン
プリング及び表示回路のプロツク図を示す。

デジタルＴＩＭ７Ｏでサンプリング・サイクルの開始点
に発生した補正データはマルチプレクサ７２を介してメ
モリ７４に印加してそのメモリ位置の１つに蓄積する。
このアナログ信号はＡＤＣ７６によりデジタルデータに
変換した後マルチプレクサ７２を介してメモリ７４の残
りのメモリ位置に蓄積される。波形の１フレームをサン
プリングしている期間中、サンプリング・クロツク信号
はスイツチ７８を介してメモリアドレスカウンタ８０に
印加される。蓄積波形を表示再生するには、スイツチ７
８をその下側に切換え、表示クロツク信号をメモリアド
レスカウンタ８０に印加する。蓄積した補正データはデ
マルチプレクサ８２を介してラツチ８４に印加され、そ
こに１フレーム期間申保持される。蓄積した波形データ
はメモリ７４からクロツク信号に応じて読出されてデマ
ルチプレクサ８２を介してＤＡＣ８６に印加しアナログ
表示信号を発生する。同時にアドレスカウンタ出力は加
算器８８により加算され、補正水平データはＤＡＣ９Ｏ
に印加されて補正掃引出力を発生する。このサイクルを
各フレーム毎に反復し、補正した周期的フレームがすべ
て一致しサンプリング・クロツク信号の不確実性による
ジツタを排除する。第４図はサンプリング・クロツク信
号の不確実性によるジツタを各フレームのアドレス位置
をシフトすることにより補正するサンプリング及び表示
回路の１例のプロツク図を示す。

サンプリングされたデータをＡＤＣｌＯＯによりアナロ
グからデジタルデータに変換する。トリガ信号とサンプ
リング・クロツクパルスとの時間幅をデジタルＴＩＭｌ
Ｏ２で測定し、補正データをマルチプレクサ１０４によ
りアドレスカウンタ１０６からのＬＳＢ（最下位ビツト
）と置換するのに用いる。このアドレスカウンタ１０６
はスイツチ１０８を介してそこに加わるサンプリング・
クロツクパルスを計数する。次に、補正計数信号はサン
プリング・サイクル中にＡＤＣｌＯＯから波形データを
受けるメモリ１１０に印加される。表示モード中は、ス
イツチ１０８を下側位置に切換えて、表示クロツクパル
スがアドレスカウンタ１０６に印加されるようになす。
表示モード中、アドレス計数信号はＬＳＢをマルチプレ
クサ１０４を介してメモリ１１０に印加され、更に水平
ＤＡＣｌｌ２にも印加されて掃引信号を発生する。それ
と同時に、読出されたデータを垂直ＤＡＣｌｌ４に印加
してサンプリングされた波形を再生する。第５図はサン
プリング及び表示回路の他の実施例の表示部分のプロツ
ク図であり、ジツタ補正信号は再生した波形から得たト
リガ信号と次に発生する表示クロツク信号のエツジ間の
時間幅を測定することにより得る。

波形の１フレームは通常手法でサンプリングし蓄積する
。表示モードでは、関連メモリ内容を反復的に走査し、
クロツクで読出したデータをＤＡＣｌ２Ｏによりデジタ
ルからアナログ信号に変換する。ベクトル発生器１２２
を用いてこのアナログ波形を円滑にし蓄積した波形の再
現性をよくする。表示モードを開始（この場合にはサン
プリング沖も）すると、関連ＣＲＴは制御論理回路１２
４の出力によりブランヰングされ、所定のジツタ補正が
この特定のフレームにつき完了する迄表示を阻止する。
制御論理回路１２４は順次動作型、即ち一連の制御信号
を発生し自動しきい値回路１２６、及び比較器１２８を
付勢しＣＲＴをアンブランキングするフリツプフロツプ
構成のものであるのが好ましい。例えば関連するアドレ
スカウンタの入力をサンプリング・クロツク信号から表
示クロツク信号に切換えるのに使用したのと同じ信号で
あるを可とする表示開始信号を受けることにより一連の
動作が開始する。

この表示開始信号を受けると、制御論理回路１２４は自
動しきい値回路１２６を付勢する信号を発生し再生波形
上のトリガすべき所望レベルをサーチする。この自動し
きい値回路１２６は多くの自動トリガ回路又はピーク・
ピーク自動トリガ回路の如く従来のオシロスコープに使
用されている如き回路の内の１つであつてもよい。この
自動しきい値回路は高速の立上り又は立上り波形部の如
き波形の特徴的な部分にトリガレベルが確立するように
してもよい。メモリアドレス計数信号のＭＳＢ（最土位
ビツト）をクロツク信号として制御論理回路に印加する
。このクロツク信号の周期はメモリ内容の完全な１走査
と等しい。多分メモリの１又は２走査後に、一度トリガ
しきい値が決まると、しきい値サーチ信号を自動しきい
値回路１２６から切離し、エネーブル信号を比較器１２
８に印加する。次にメモリ内容を走査すると、比較器１
２８によりトリガ信号が発生される。アナログＴＩＭｌ
３Ｏはトリガ信号と次の表示クロツク信号エツジ間の時
間差を測定し、これに比例するアナログ補正電圧を発生
する。この実施例では、時間幅測定はサンプリング信号
によらず表示信号に基づいて行なつていることに留意さ
れたい。しかし、サンプリング・クロツク信号の不確実
性に基づくジツタ除去の効果は同一である。メモリを次
に走査すると、制御論理回路１２４はＣＲＴからブラン
キング信号を切離し、メモリアドレス計数信号をＤＡＣ
ｌ３２によりデジタルからアナログ信号に変換して掃引
信号を発生する。帰還抵抗器１３６を含む演算増幅器１
３４は夫々入力抵抗器１３８及び１４０に印加した補正
電圧及び掃引信号を加算する。以上要約すると、サンプ
リング信号の不確実性に起因するジツタを低減したデジ
タルオシロスコープを図示し且つ説明した。

よつて、本発明の前述の目的及びその他の目的が達成で
きたが、ここに図示し且つ説明した本発明の実施例は単
に説明の為の例示にすぎず本発明を何ら制限する為のも
のではない。また、必要に応じて当業者には種々の変更
変形が可能であることが理解できよう。本発明によると
、時間軸データをもサンプリング及びメモリすることな
く高周波信号が蓄積及び再生表示できるので少ないメモ
リ容量で多くの波形データがジツタを生じることなく再
生できるという顕著な作用効果を有する。尚、表示装置
は必らずしもＣＲＴであることを要せず、Ｘ−Ｙレコー
ダの如き従来の記録装置であつてもよい。

【図面の簡単な説明】

第１Ａ図は本発明によるデジタルオシロスコープのジツ
タ低減装置のプロツク図、第１Ｂ図は第１Ａ図の装置に
使用するジツタ補正回路の他の実施例のプロツク図、第
２図はジツタを補正する為の時間測定を説明する波形図
、第３図はジツタ補正データを波形データと共に蓄積す
るサンプリング兼表示回路のプロツク図、第４図は各フ
レームにつきアドレス位置を移動することによりジツタ
を補正するサンプリング兼表示回路の一実施例のプロツ
ク図、第５図はサンプリング兼表示回路の他の実施例の
表示部のプロツク図を示す。 １８はサンプリング回路、２８はデジタル変換回路、３
４はメモリ、３６は補正信号発生回路である。

Claims (1)

【特許請求の範囲】
1. １ 周期的入力信号を所定周期のクロックパルスより複
   数フレームにわたりサンプリングし、デジタル変換後入
   力波形データを記憶装置に記憶し、所望時に上記入力波
   形データを読み出して表示装置に表示するデジタルオシ
   ロスコープにおいて、上記入力信号の特定点の発生時点
   から、これに続く最初の上記クロックパルス発生時点ま
   での期間に対応する補正信号を上記フレーム毎に発生す
   る計時手段と、上記入力波形データの読み出し表示時の
   時間軸信号に上記計時手段により得た上記補正信号を合
   成する合成手段とを具え、上記入力信号と上記クロック
   パルスの非同期に起因する表示波形のジッタを低減する
   デジタルオシロスコープのジッタ低減装置。