JP2567698B2 - 映像信号処理回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、映像信号処理回路に関する。

（従来の技術） 例えば液晶眼鏡をかけて映像を立体的にみることがで
きるようにするために、液晶眼鏡の左眼側と右眼側とを
交互にシャッターをかけて必ず一方側で映像をみるよう
にし、そのために例えば左眼側を開く場合は右眼側を閉
じることで、まず左眼側で映像を見て、つぎに左眼側を
閉じて右眼側を開いて右眼側で映像を見るというよう
に、左眼と右眼とで交互に映像を見て立体的に映像を見
るものである。このようにして映像を立体的に見ること
ができるようにするために、従来から入力映像信号の２
倍の速度で出力映像信号を出力する処理する映像信号処
理回路が提案されている。

第４図は従来例の映像信号処理回路の回路図である。
第４図において、入力映像信号S1はA/D変換器２と同期
分離回路４とのそれぞれに与えられる。A/D変換器２に
与えられた入力映像信号S1はそこでデジタルの入力映像
信号に変換される。同期分離回路４に与えられた入力映
像信号S1は、そこで垂直同期信号S2と水平同期信号S3と
を分離される。分離された垂直同期信号S2と水平同期信
号S3とは、それぞれフィールド判別回路６と書き込みタ
イミング発生部８とに与えられる。フィールド判別回路
６からは各同期信号S2,S3に同期した１フレーム分を１
周期とするフレーム信号S4が出力される一方、書き込み
タイミング発生部８からは同じく各同期信号S2,S3に同
期したタイミング信号（クロック信号を含む）S5が生成
出力される。書き込み制御部10は、書き込みタイミング
信号発生部８からのタイミング信号S5の入力に応答して
書き込み制御信号S6をフレームメモリ12に出力する。一
方、A/D変換器２から出力されたデジタル入力映像信号S
1′は、書き込み制御部10からのフレームメモリ12に対
する書き込み制御信号S6の入力に応答してそのフレーム
メモリ12内の対応するアドレス位置に書き込まれる。読
み出し制御部14は、読み出しタイミング信号発生部16か
らのタイミング信号（クロック信号を含む）S7の入力に
応答して書き込み制御信号S6の２倍の速度の読み出し制
御信号S8を出力する。そして、フレームメモリ12に書き
込まれたデジタル入力映像信号S1′は、フレームメモリ
12に対する読み出し制御部14からの読み出し制御信号S8
の入力に応答してそのフレームメモリ12から読み出され
る。フレームメモリ12から読み出されたデジタル入力映
像信号S1′はデジタル出力映像信号S9′としてD/A変換
器18に与えられるとともに、そこでD/A変換されてアナ
ログの出力映像信号S9に変換されて出力される。

以上のようにしてフレームメモリ12に対しての入力映
像信号S1の書き込み制御と出力映像信号S9の読み出し制
御とが行われる。つまり、上記の入力映像信号S1の書き
込みと出力映像信号S9の読み出しとの制御にあっては、
入力映像信号S1の１フレーム分の時間と出力映像信号S9
の２フレーム分のそれとが同じになるように制御され、
しかもその出力映像信号S9の２フレーム分には、入力映
像信号S1の１フレーム分情報が２回繰り返されるように
なっている。詳しく言えば第５図（ａ）に示すように入
力映像信号S1の１フレーム分F0の映像情報が第１フィー
ルドA1,第２フィールドA2で構成されている場合に、第
５図（ｂ）に示すように出力映像信号S9の各フレーム分
F1,F2の映像情報は、いずれも第１フィールドA1、第２
フィールドA2となっている。そして、右眼側では第１フ
レームF1の第１フィールドA1と第２フィールドA2との映
像を、左眼側では第２フレームF2の第１フィールドA1と
第２フィールドA2との映像をそれぞれ見る。

（発明が解決しようとする課題） ところで、上記従来例の映像信号処理回路にあって
は、フレームメモリ12に対する入力映像信号S1′の書き
込みタイミングと、出力映像信号S9′の読み出しタイミ
ングとは互いに無関係に行われているから、第５図
（ｂ）の第２フレームF2の第１フィールドA1に示すよう
に本来であれば、その第１フィールドA1にはそのフィー
ルドA1のすべてで当該第１フィールドA1が構成されるべ
きであるのに、第５図（ａ）のフレームF0のつぎのフレ
ームの第１フィールドB1の情報が含まれてくることがあ
る。これは、フレームメモリ12に第５図（ａ）のフレー
ムF3の第１フィールドB1が書き込まれる途中のときは、
前のフレームF0の第１フィールドA1が残っているが、そ
の場合に読み出し速度が書き込み速度の２倍であるため
にその第１フィールドB1の途中までの読み出しののち
に、第１フィールドA1の分が読み出されてしまうからで
ある。このような場合は、その映像が例えば動的であれ
ば、１フレーム前の映像信号と１フレーム後の映像情報
とが同一の映像中に入ってくるので、その動画が非常に
見づらくなるという課題がある。

（課題を解決するための手段） 本発明は、入力される映像信号の各フレームから、各
々１フレーム分の時間内に同じフレームを２回連続させ
る形態の映像信号を順次生成して前記入力映像信号と非
同期に出力する映像信号処理回路であって、入力される
映像信号のうち１フレーム２フィールド分の映像情報を
それぞれ個別に書き込み可能な容量を有する第１および
第２のフレームメモリと、第１、第２のフレームメモリ
に対して、１フレーム２フィールド分の映像情報を連続
した状態で個別に書き込む書き込み制御部と、一方フレ
ームメモリに対する１フレーム２フィールド分の映像情
報の書き込み期間において後のフィールドの映像情報を
書き込んでいるときに、両フレームメモリから同時に書
き込み速度の２倍の速さで２回連続して映像情報を読み
出す読み出し制御部と、読み出し制御部により２つのフ
レームメモリから同時に読み出される映像情報のうち、
一方フレームメモリから読み出される映像情報のみを選
択的に出力するための映像出力切換スイッチと、入力さ
れる映像信号の水平同期信号および垂直同期信号により
フィールド判別を行うとともにフィールド毎に反転する
一対の信号を出力するフィールド判別手段と、フィール
ド判別手段からの出力信号に基づいて書き込み制御部に
よる一方フレームメモリへの書き込みを許容すると同時
に他方フレームメモリへの書き込みを禁止する状態を繰
り返させることにより、入力される映像信号の各フレー
ムを順次交互に第１、第２フレームメモリに対して書き
込み制御部でもって書き込ませるよう制御する他、読み
出し制御部による読み出し期間に合わせて映像出力切換
スイッチを切り換えるよう制御するデータ制御部とを含
む。

（作用） 上記本発明では、要するに、２つのフレームメモリを
用いて、この２つのフレームメモリに対する映像情報の
書き込み動作と２つのフレームメモリからの映像情報の
読み出し動作とを書き込み制御部、読み出し制御部なら
びにデータ制御部でもって制御し、読み出した映像情報
を映像出力切換スイッチでもって選択的に出力すること
により、入力される映像信号の各フレームから、各々１
フレーム分の時間内に同じフレームを２回連続させる形
態の映像信号を順次生成して前記入力映像信号と非同期
に出力するようにしているのである。したがって、本発
明では、従来のように１フレーム前の映像信号と１フレ
ーム後の映像信号とが混在するという不具合が発生せず
に済む。

そして、本発明の映像信号処理回路で出力する映像信
号は、例えば液晶眼鏡を通じて立体的な動画映像を見る
場合を利用すれば、特に立体的な動画映像を適正な状態
で見るのに役立つ。

（実施例） 以下、本発明の実施例を図面を参照して詳細に説明す
る。

第１図は本発明の実施例に係る映像信号処理回路の回
路図であり、第２図は第１図において本発明の特徴とな
る回路構成をより具体的に示す図であり、第３図は第１
図および第２図に示される回路の動作説明に供するタイ
ミングチャートである。これらの図において、従来例の
映像信号処理回路を構成する部分と同一の部分について
は同一の符号を付すとともに、同一の符号に係る部分に
ついての説明は省略する。

本実施例において従来例と異なる構成はつぎの通りで
ある。

すなわち、本実施例の映像信号処理回路は、フレーム
メモリを第１および第２のフレームメモリ121,122の２
つで構成するとともに、新たに第２図に示される具体構
成を有するデータ制御部20と、このデータ制御部20の出
力に対応して両フレームメモリ121,122から読み出され
た出力映像信号を切り換え出力する映像出力切換スイッ
チ22とを設けたことを特徴と有している。

第１図を参照して説明するように、第１および第２フ
レームメモリ121,122はそれぞれデータ制御部20からの
第１、第２書き込み許容信号S10,S11でデジタル入力映
像信号S1′の書き込みの許容または禁止を制御される。
つまり、第１書き込み許容信号S10がハイレベルのとき
は、第２書き込み許容信号S11はローレベルとなり、そ
して、第１書き込み許容信号S10がハイレベルのときは
第１フレームメモリ121にデジタル入力映像信号S1′の
書き込みが許容され、第２書き込み許容信号S11がハイ
レベルのときは第２フレームメモリ122にデジタル入力
映像信号S1′の書き込みが許容される。

データ制御部20は同期分離回路４からのアナログ入力
映像信号S1に同期した垂直同期信号S2と、フィールド判
別回路６からのフレーム信号S4と、読み出しタイミング
発生部16から与えられる、出力映像信号S9に同期した読
み出しタイミング信号S7との入力に応答して上記書き込
み許容信号S10,S11と、映像出力切換スイッチ22への映
像出力切換信号S12とを出力する。

つぎに、第２図に示される本発明の要部の詳細な回路
構成を第３図のタイミングチャートを参照してその動作
とともに説明すると、まず、同期分離回路４からの垂直
同期信号S2と、フィールド判別回路６からのフレーム信
号S4とがデータ制御部20のAND回路24に与えられること
で、そのAND回路24からはフレームクロック信号S13が出
力される。このフレームクロック信号S13は直接、第1D
型フリップフロップ26のクロック端子CKに加えられる一
方、インバータ28を介して第2D型フリップフロップ30の
クリア端子CLに与えられる。これにより、第1D型フリッ
プフロップ26はフレームクロック信号S13の入力毎にそ
の出力端子,Qから互いに状態（ハイレベルとローレベ
ルとの状態）が反転する第１および第２書き込み許容信
号S10,S11をそれぞれ出力する。つまり、１フレーム毎
に第１フレームメモリ121と第２フレームメモリ122とに
デジタル入力映像信号S1′が交互にその書き込みを許容
される。

第2D型フリップフロップ30はそのクロック端子CKに垂
直同期信号S2が入力されるが、インバータ28を介してAN
D回路24からのフレームクロック信号S13がクリア端子CL
に入力されるため、その第2D型フリップフロップ30は垂
直同期信号S2の周期毎に状態が反転するフィールド信号
S14を出力する。このフィールド信号S14は、１フレーム
中の書き込みフィールドが第１フィールドであるか第２
フィールドであるかの判別をするための信号として用い
られるもので、実施例ではフィールド信号S14がハイレ
ベルのときはデジタル入力映像信号S1′の第１フィール
ドが両フレームメモリ121,122に書き込み中であり、ロ
ーレベルのときはデジタル入力映像信号S1′の第２フィ
ールドが書き込み中であることを示している。

第1D型フリップフロップ26からの第２書き込み許容信
号S11が第3D型フリップフロップ32の入力端子Ｄに与え
られると、第3D型フリップフロップ32は書き込みメモリ
信号S15を出力し、第2D型フリップフロップ30からのフ
ィールド信号S14は第4D型フリップフロップ34の入力端
子Ｄに与えられると、第4D型フリップフロップ34は書き
込みフィールド信号S16を出力する。

この書き込みメモリ信号S15と書き込みフィールド信
号S16とが排他的論理和回路36に与えられることで、そ
の排他的論理和回路36からは映像出力切換信号S12が映
像出力切換スイッチ22に与えられる。

映像出力切換スイッチ22は、映像出力切換信号S12の
入力に対応して、第１および第２フレームメモリ121,12
2から読み出されるデジタル出力映像信号S9′が時間的
に正しい並びの出力映像信号S9′となるようにその出力
映像信号S9′を切り換えて出力する。

上記構成において、第２書き込み許容信号S11が期間W
T1に示すようにハイレベルとなっていて第２フレームメ
モリ122に対するデジタル入力映像信号S1′の書き込み
が許容されているときは、第１書き込み許容信号S10は
その期間WT1においてはローレベルとなっていて第１フ
レームメモリ121に対するデージタル入力映像信号S1′
の書き込みは禁止されている。したがって、第３図
（ｌ）（ｍ）に示すように第１フレームメモリ121に対
する書き込みは禁止、第２フレームメモリ122に対する
書き込みは許容されてその第２フレームメモリ122には
第１フレームF1の第１フィールドA1と第２フィールドA2
とがそれぞれ書き込まれることになる。そして、第２書
き込み許容信号S11が期間WT2に示すようにローレベルと
なっていて第２フレームメモリ122に対するデジタル入
力映像信号S1′の書き込みが禁止されているときは、第
１書き込み許容信号S10はその期間WT2においてはハイレ
ベルとなっていて第１フレームメモリ121に対するデジ
タル入力映像信号S1′の書き込みは許容されている。し
たがって、同じく第３図（ｌ）（ｍ）に示すように第１
フレームメモリ121に対する書き込みは許容されてつぎ
のフレームF2の第１フィールドB1と第２フィールドB2と
がそれぞれ書き込まれる一方、第２フレームメモリ122
に対する書き込みは禁止されることになる。なお、期間
WT3以降についても同様であるからその説明は省略す
る。

このようにして、結局、第１フレームメモリ121と第
２フレームメモリ122とにはそれぞれ入力信号S1′が、
その各フレーム毎に交互に書き込まれることとなる。

つぎに、このようにして、書き込まれた入力映像信号
S1′は、第３図（ｎ）（ｏ）に示すように読み出しタイ
ミング発生部16からの読み出しタイミング信号S7の入力
に対応する読み出し制御部14からの読み出し制御信号S8
により読み出されるのであるが、映像出力制御スイッチ
22はデータ制御部20からの映像出力切換信号S12に対応
してその接点Ｃが第１フレームメモリ121側の接点Ａと
第２フレームメモリ122側の接点Ｂとの間を切り換えら
れるようになっている。つまり、読み出し制御部14によ
り、第１フレームメモリ121に対するフレームF1の書き
込み期間WT1において第２フィールドA2を書き込んでい
るときに、第１、第２フレームメモリ121,122から同時
に書き込み速度の２倍の速さで２回連続して映像信号が
読み出される。この第１フレームメモリ121から読み出
される映像情報は、第３図（ｎ）に示すフォーマット
（＊，＊,B1,＊）となり、また第２フレームメモリ122
から読み出される映像情報は、第３図（ｏ）にRT4で示
すフォーマット（A1,A2,A1,A2）となる。一方、この読
み出し期間について、第３図（ｋ）に示す映像出力切換
信号S12がハイレベルつまり論理レベル“1"となり、映
像出力切換スイッチ22の接点Ｃが接点Ｂ側に切り換えら
れるので、第２フレームメモリ122から読み出された第
３図（ｏ）に示す映像情報RT4（A1,A2,A1,A2）のみがD/
A変換器18へ入力されるが、第１フレームメモリ121から
読み出された第３図（ｎ）の映像情報（＊，＊,B1,＊）
はD/A変換器18へ入力されない。なお、＊はA1以前の映
像情報である。

続いて、読み出し制御部14により、第２フレームメモ
リ121に対するフレームF2の書き込み期間WT2において第
２フィールドB2を書き込んでいるときに、第1,第２フレ
ームメモリ121,122から同時に該書き込み速度の２倍の
速さで２回連続して映像情報が読み出される。この第１
フレームメモリ121から読み出される映像情報は、第３
図（ｎ）にRT5で示すフォーマット（B1,B2,B1,B2）とな
り、また第２フレームメモリ122から読み出される映像
情報は、第３図（ｏ）に示すフォーマット（A1,A2,C1,A
2）となる。一方、この読み出し期間について、第３図
（ｋ）に示す映像出力切換信号S12がローレベルつまり
論理レベル“0"となり、映像出力切換スイッチ22の接点
Ｃが接点Ａ側に切り換えられるので、第１フレームメモ
リ121から読み出された第３図（ｎ）の映像情報RT5（B
1,B2,B1,B2）のみがD/A変換器18へ入力されるが、第２
フレームメモリ122から読み出された第３図（ｏ）に示
す映像情報（A1,A2,C1,A2）はD/A変換器18へ入力されな
い。

このようにして第１、第２フレームメモリ121,122か
ら読み出されて映像出力切換スイッチ22によって順次選
択された映像情報が、D/A変換器18により順次アナログ
信号に変換されることにより、第３図（ｂ）に示すよう
な映像信号が生成され、これが出力される。したがっ
て、従来のように１フレーム前の映像信号と１フレーム
後の映像信号とが混在することがない。

ちなみに、この第３図（ｂ）に示すような映像信号
は、例えば液晶眼鏡を通じて立体的な動画映像を見る場
合に利用することができる。この場合、第３図（ｂ）に
示す映像信号の各フレームの第１フィールドと第２フィ
ールドとを連続してインターレース走査した映像を、液
晶眼鏡の左眼側と右眼側との両方で順次見せるようにす
れば、立体的な動画映像を適正な状態で見ることができ
る。

（発明の効果） 本発明では、フレームメモリの数を増やすとともにデ
ータ制御部と映像出力切換スイッチとを追加した簡単な
構成でもって、入力される映像信号の各フレームから、
各々１フレーム分の時間内に同じフレームを２回連続さ
せる形態の映像信号を順次生成して前記入力映像信号と
非同期に出力することができ、従来のように１フレーム
前の映像信号と１フレーム後の映像信号とが混在すると
いった不具合の発生を回避できる。

本発明の映像信号処理回路から出力する映像信号は、
例えば液晶眼鏡を通じて立体的な動画映像を見る場合に
利用することができる。この場合、映像信号の各フレー
ムの第１フィールドと第２フィールドとを連続してイン
ターレース走査した映像を、液晶眼鏡の左眼側と右眼側
との両方で順次見せるようにすれば、立体的な動画映像
を適正な状態で見ることができる。

【図面の簡単な説明】

第１図ないし第３図は本発明の実施例に係り、第１図は
同実施例に係る映像信号処理回路の回路図、第２図は第
１図の要部の具体回路図、第３図は動作説明に供するタ
イミングチャートである。 第４図および第５図は従来例に係り、第４図は従来例に
係る映像信号処理回路の回路図、第５図は同従来例の動
作説明に供する映像信号の図である。 20……データ制御部、22……映像出力切換スイッチ、12
1……第１フレームメモリ、122……第２フレームメモ
リ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力される映像信号の各フレームから、各
   々１フレーム分の時間内に同じフレームを２回連続させ
   る形態の映像信号を順次生成して前記入力映像信号と非
   同期に出力する映像信号処理回路であって、 入力される映像信号のうち１フレーム２フィールド分の
   映像情報をそれぞれ個別に書き込み可能な容量を有する
   第１および第２のフレームメモリと、 第１、第２のフレームメモリに対して、１フレーム２フ
   ィールド分の映像情報を連続した状態で個別に書き込む
   書き込み制御部と、 一方フレームメモリに対する１フレーム２フィールド分
   の映像情報の書き込み期間において後のフィールドの映
   像情報を書き込んでいるときに、両フレームメモリから
   同時に該書き込み速度の２倍の速さで２回連続して映像
   情報を読み出す読み出し制御部と、 読み出し制御部により２つのフレームメモリから同時に
   読み出される映像情報のうち、一方フレームメモリから
   読み出される映像情報のみを選択的に出力するための映
   像出力切換スイッチと、 入力される映像信号の水平同期信号および垂直同期信号
   によりフィールド判別を行うとともにフィールド毎に反
   転する一対の信号を出力するフィールド判別手段と、 フィールド判別手段からの出力信号に基づいて書き込み
   制御部による一方フレームメモリへの書き込みを許容す
   ると同時に他方フレームメモリへの書き込みを禁止する
   状態を繰り返させることにより、入力される映像信号の
   各フレームを順次交互に第１、第２フレームメモリに対
   して書き込み制御部でもって書き込ませるよう制御する
   他、読み出し制御部による読み出し期間に合わせて映像
   出力切換スイッチを切り換えるよう制御するデータ制御
   部と、 を含むことを特徴とする映像信号処理回路。