JP2564260B2 - クロツク生成回路 - Google Patents
クロツク生成回路Info
- Publication number
- JP2564260B2 JP2564260B2 JP59227746A JP22774684A JP2564260B2 JP 2564260 B2 JP2564260 B2 JP 2564260B2 JP 59227746 A JP59227746 A JP 59227746A JP 22774684 A JP22774684 A JP 22774684A JP 2564260 B2 JP2564260 B2 JP 2564260B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- sampling
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、PCM記録装置に係り、特に記録時における
標本化周波数と回転数の生成及びデータの記録のための
クロックパルスの生成に好適なクロック生成回路に関す
る。
標本化周波数と回転数の生成及びデータの記録のための
クロックパルスの生成に好適なクロック生成回路に関す
る。
従来、複数の標本化周波数によるディジタル信号の記
録方法としては、周波数の異なる基本クロック発生回路
を複数個使用し、標本化周波数に対応して基本クロック
発生回路より出力される基本クロックの周波数を選択
し、この基本クロックまたはその分周出力を基準として
回転数を制御し、標本化周波数によらずに記録密度を一
定とする信号を出力する装置が知られている（特開昭55
−153159号公報）。
録方法としては、周波数の異なる基本クロック発生回路
を複数個使用し、標本化周波数に対応して基本クロック
発生回路より出力される基本クロックの周波数を選択
し、この基本クロックまたはその分周出力を基準として
回転数を制御し、標本化周波数によらずに記録密度を一
定とする信号を出力する装置が知られている（特開昭55
−153159号公報）。
しかし、異なる標本化周波数と同数の基本クロック発
生回路を使用しなければならず、また、記録密度を一定
とするため、標本化周波数に対応して回転数を変えなけ
ればならないという問題があった。
生回路を使用しなければならず、また、記録密度を一定
とするため、標本化周波数に対応して回転数を変えなけ
ればならないという問題があった。
［発明の目的］ 本発明の目的は、外部から入力される複数種類の標本
化周波数に応じて、ディジタルダビング用の複数の標本
化周波数と、アナログデータ記録用の標本化周波数との
生成と、それぞれの場合における回転数と、データを記
録するためのクロックパルスの生成とを行うクロック発
生回路を提供することにある。
化周波数に応じて、ディジタルダビング用の複数の標本
化周波数と、アナログデータ記録用の標本化周波数との
生成と、それぞれの場合における回転数と、データを記
録するためのクロックパルスの生成とを行うクロック発
生回路を提供することにある。
本発明は、上記目的を達成するために、PLL回路を１
つだけとし、また、そのVCOの原発振周波数を一定とし
たまま、ディジタルダビング時にはPLL回路の入力を外
部入力とし、PLL回路の出力を複数の周波数に分周し、
その分周出力を切換えることにより、外部から入力され
る異った標本化信号に対応した標本化周波数を生成し、
アナログデータの標本化時にはPLL回路の入力を水晶発
振回路の出力側として標本化周波数を生成し、また、そ
れぞれの場合において標本化周波数の変化に関係しない
回転数の生成と、データの記録密度を一定とするための
クロックパルスを水晶発振回路とより生成することを特
徴とする。
つだけとし、また、そのVCOの原発振周波数を一定とし
たまま、ディジタルダビング時にはPLL回路の入力を外
部入力とし、PLL回路の出力を複数の周波数に分周し、
その分周出力を切換えることにより、外部から入力され
る異った標本化信号に対応した標本化周波数を生成し、
アナログデータの標本化時にはPLL回路の入力を水晶発
振回路の出力側として標本化周波数を生成し、また、そ
れぞれの場合において標本化周波数の変化に関係しない
回転数の生成と、データの記録密度を一定とするための
クロックパルスを水晶発振回路とより生成することを特
徴とする。
以下本発明の一実施例を第１図により説明する。
第１図は回路構成図であり、１は原発振回路で例えば
水晶発振回路で発振周波数は例えば、9.408MHz,2は分周
回路で例えば分周比196,11はPLL信号切換回路,15はPLL
入力信号端子,23はPLL入力信号,3はPLL回路,25はPLL出
力,4は分周回路で例えば分周比2,5は分周回路で例えば
分周比441,6は分周回路で例えば分周比160,7は分周回路
で例えば分周比147,8は分周回路で例えば分周比1440,9
は分周比で例えば分周比2,10は分周回路で例えば分周比
2,12は切換回路,16は標本化周波数Ｉ出力端子で例えば
標本化周波数32KHz,17は標本化周波数II出力端子で例え
ば標本化周波数44.1KHz,18は標本化周波数III出力端子
で例えば標本化周波数48KHz,19は回転数Ｉ出力端子で例
えば回転数33.Hz,20は回転数II出力端子で例えば回転
数16.Hzである。
水晶発振回路で発振周波数は例えば、9.408MHz,2は分周
回路で例えば分周比196,11はPLL信号切換回路,15はPLL
入力信号端子,23はPLL入力信号,3はPLL回路,25はPLL出
力,4は分周回路で例えば分周比2,5は分周回路で例えば
分周比441,6は分周回路で例えば分周比160,7は分周回路
で例えば分周比147,8は分周回路で例えば分周比1440,9
は分周比で例えば分周比2,10は分周回路で例えば分周比
2,12は切換回路,16は標本化周波数Ｉ出力端子で例えば
標本化周波数32KHz,17は標本化周波数II出力端子で例え
ば標本化周波数44.1KHz,18は標本化周波数III出力端子
で例えば標本化周波数48KHz,19は回転数Ｉ出力端子で例
えば回転数33.Hz,20は回転数II出力端子で例えば回転
数16.Hzである。
以下、動作に従って説明する。
まずアナログデータの記録の場合は原発振回路１の周
波数を基準にして標本化周波数を生成する。これには、
PLL信号切換回路11によりPLL入力信号23として、分周回
路２で分周された原発振回路１の信号を選択する。この
周波数は例えば48KHzである。PLL回路３では、このPLL
入力信号23に同期した信号を生成する。このPLL出力25
の周波数は例えば14.112MHzである。PLL出力25は分周回
路５で分周する。この分周出力27の周波数は例えば32KH
zである。同時にPLL出力25を分周回路４で分周する。こ
の分周出力26の周波数は例えば7.056MHzである。さらに
この分周出力26を分周回路６で分周する。この分周出力
28の周波数は例えば44.1KHzである。同時に分周出力22
を分周回路７で分周する。この分周出力29の周波数は例
えば48KHzである。この分周出力29は切換回路12で選択
されるPLL入力信号24となる。さらに分周出力29は、分
周回路８で分周する。この分周出力30の周波数は例えば
33.Hzである。さらにこの分周出力30は分周回路９で
分周する。この分周出力31の周波数は例えば16.Hzで
ある。
波数を基準にして標本化周波数を生成する。これには、
PLL信号切換回路11によりPLL入力信号23として、分周回
路２で分周された原発振回路１の信号を選択する。この
周波数は例えば48KHzである。PLL回路３では、このPLL
入力信号23に同期した信号を生成する。このPLL出力25
の周波数は例えば14.112MHzである。PLL出力25は分周回
路５で分周する。この分周出力27の周波数は例えば32KH
zである。同時にPLL出力25を分周回路４で分周する。こ
の分周出力26の周波数は例えば7.056MHzである。さらに
この分周出力26を分周回路６で分周する。この分周出力
28の周波数は例えば44.1KHzである。同時に分周出力22
を分周回路７で分周する。この分周出力29の周波数は例
えば48KHzである。この分周出力29は切換回路12で選択
されるPLL入力信号24となる。さらに分周出力29は、分
周回路８で分周する。この分周出力30の周波数は例えば
33.Hzである。さらにこの分周出力30は分周回路９で
分周する。この分周出力31の周波数は例えば16.Hzで
ある。
次に、ディジタルダビング時について説明する。
デジタルダビングの場合、信号源の標本化信号をPLL
入力端子15に接続する。PLL信号切換回路11は該PLL入力
信号端子15からの信号を選択する。さらに切換回路12で
は入力信号端子15からの標本化信号により選択する。例
えば、標本化周波数が48KHzの場合は、分周回路７の分
周出力29を選択する。
入力端子15に接続する。PLL信号切換回路11は該PLL入力
信号端子15からの信号を選択する。さらに切換回路12で
は入力信号端子15からの標本化信号により選択する。例
えば、標本化周波数が48KHzの場合は、分周回路７の分
周出力29を選択する。
この結果、標本化周波数III出力端子18には、信号源
の標本化信号に同期した48KHzの信号が出力される。
の標本化信号に同期した48KHzの信号が出力される。
次に、標本化周波数が44.1KHzの場合には、分周回路
６の分周出力28を切換回路12で選択する。この結果、標
本化周波数II出力端子17には、信号源の標本化信号に同
期した44.1KHzの信号が出力される。
６の分周出力28を切換回路12で選択する。この結果、標
本化周波数II出力端子17には、信号源の標本化信号に同
期した44.1KHzの信号が出力される。
次に、標本化周波数が32KHzの場合には、分周回路５
の分周出力27を切換回路12で選択する。この結果、標本
化周波数Ｉ出力端子16には、信号源の標本化信号に同期
した32KHzの信号が出力される。
の分周出力27を切換回路12で選択する。この結果、標本
化周波数Ｉ出力端子16には、信号源の標本化信号に同期
した32KHzの信号が出力される。
さらに、標本化周波数が48KHzまたは44.1KHzの場合に
は、回転数Ｉ出力端子19において信号源の標本化周波数
に対応した33.Hz信号が出力される。
は、回転数Ｉ出力端子19において信号源の標本化周波数
に対応した33.Hz信号が出力される。
また、標本化周波数が32KHzの場合において、例えば
音声信号が２チャネルである場合、回転数II出力端子20
には信号源の標本化周波数に対応した16.Hzの信号が
出力される。さらに標本化周波数が32KHzにおいて、例
えば音声信号が４チャネルで同時標本化を行う場合に
は、回転数Ｉ出力端子19には信号源の標本化周波数に対
応した33.Hzの信号が出力される。
音声信号が２チャネルである場合、回転数II出力端子20
には信号源の標本化周波数に対応した16.Hzの信号が
出力される。さらに標本化周波数が32KHzにおいて、例
えば音声信号が４チャネルで同時標本化を行う場合に
は、回転数Ｉ出力端子19には信号源の標本化周波数に対
応した33.Hzの信号が出力される。
以上の如く標本化周波数のいずれかの場合もPLL3の出
力端子25の周波数は14.112MHzである。
力端子25の周波数は14.112MHzである。
次に、標本化周波数が32KHzにおいて、例えば音声信
号が４チャネルで交互標本化を行う場合において別の実
施例により説明する。
号が４チャネルで交互標本化を行う場合において別の実
施例により説明する。
第２図において、PLL出力25を例えば28.224MHz,分周
回路４の分周比を例えば4,分周回路32の分周比を例えば
２とする。
回路４の分周比を例えば4,分周回路32の分周比を例えば
２とする。
この結果、標本化周波数Ｉ出力端子16には信号源の標
本化信号に同期した64KHzの信号が出力される。その他
の場合においては、前述の実施例と同様の出力信号を得
ることができる。
本化信号に同期した64KHzの信号が出力される。その他
の場合においては、前述の実施例と同様の出力信号を得
ることができる。
以上の如く、標本化周波数が32KHz,44.1KHzおよび48K
Hzのそれぞれの場合にも所定の分周比を持つ分周回路を
切り換えることにより該入力標本化周波数に応じた回転
数制御パルスを含むクロックを生成することができる。
Hzのそれぞれの場合にも所定の分周比を持つ分周回路を
切り換えることにより該入力標本化周波数に応じた回転
数制御パルスを含むクロックを生成することができる。
さらにこの場合、構成するPLLのVCOの原発振周波数が
等しく出来る利点がある。
等しく出来る利点がある。
次に、データの記録方式において、標本化周波数によ
らずに磁気テープ上の記録密度を一定とするためのクロ
ックパルスを生成する方式について別の実施例により更
に詳細に説明する。
らずに磁気テープ上の記録密度を一定とするためのクロ
ックパルスを生成する方式について別の実施例により更
に詳細に説明する。
複数の標本化周波数を使用する場合で、ディジタルダ
ビング等を行なう場合、通常信号源の周波数も高精度で
あることから、上記磁気テープ上の記録密度を一定とす
るためのクロックと標本化周波数または回転数制御パル
スとは必ずしも一致させる必要はなく、従って各々独立
の発振回路からそれぞれのクロックパルスを生成する方
式が考えられる。
ビング等を行なう場合、通常信号源の周波数も高精度で
あることから、上記磁気テープ上の記録密度を一定とす
るためのクロックと標本化周波数または回転数制御パル
スとは必ずしも一致させる必要はなく、従って各々独立
の発振回路からそれぞれのクロックパルスを生成する方
式が考えられる。
第１図によりその方式を説明する。
１は水晶発振回路、10は分周回路で分周比2,13はクロ
ックパルスＩ出力端子,14はクロックパルスII出力端子
である。水晶発振回路１より出力される発振周波数21は
例えば9.408MHzとする。
ックパルスＩ出力端子,14はクロックパルスII出力端子
である。水晶発振回路１より出力される発振周波数21は
例えば9.408MHzとする。
ここで、PLL入力信号端子15より入力される標本化信
号の周波数を例えば48KHz,回転数Ｉ出力端子19より出力
される回転数を例えば33.Hzとした場合、クロックパ
ルスはクロックパルスＩ出力端子13の出力で例えば9.40
8MHzである。
号の周波数を例えば48KHz,回転数Ｉ出力端子19より出力
される回転数を例えば33.Hzとした場合、クロックパ
ルスはクロックパルスＩ出力端子13の出力で例えば9.40
8MHzである。
次に、PLL入力信号端子15より入力される標本化信号
の周波数を例えば、44.1KHz,回転数Ｉ出力端子19より出
力される回転数を例えば33.Hzとした場合、回転数が
標本化周波数に対応せず一定であるため、クロックレー
トはクロックパルスＩ出力端子13の出力で例えば9.408M
Hzとすることにより一定の記録密度とすることができ
る。
の周波数を例えば、44.1KHz,回転数Ｉ出力端子19より出
力される回転数を例えば33.Hzとした場合、回転数が
標本化周波数に対応せず一定であるため、クロックレー
トはクロックパルスＩ出力端子13の出力で例えば9.408M
Hzとすることにより一定の記録密度とすることができ
る。
ここで、PLL入力信号端子15より入力される標本化信
号が例えば48KHzの場合のデータの量子化ビット数を例
えば16ビット，また、同標本化信号の周波数が例えば4
4.1KHzの場合のデータの量子化ビット数を例えば16ビッ
ト，また、同標本化信号の周波数が例えば32KHzの場合
のデータの量子化ビット数を例えば12ビットとする。同
標本化信号の周波数が32KHzの場合において例えば音声
信号が４チャネルの場合と、同標本化信号の周波数が48
KHzの場合において例えば音声信号が２チャネルである
場合との情報量の比較を行うと 32（KHz）×４（チャネル）×12（ビット）:48（KHz）
×２（チャネル）×16（ビット）＝1:1 となるため、同標本化信号の周波数が32KHz,音声信号が
４チャネルの場合において、回転数Ｉ出力端子19の出力
を例えば33.Hz,クロックパルスＩ出力端子13の出力を
例えば9.408MHzとする記録密度を一定とすることができ
る。また、同標本化信号の周波数が32KHz,音声信号が２
チャネルの場合においては、情報量が1/2となるため、
回転数II出力端子20の出力を例えば16.Hz,クロックパ
ルスII出力端子14の出力を例えば4.704MHzとすると記録
密度を一定とすることができる。
号が例えば48KHzの場合のデータの量子化ビット数を例
えば16ビット，また、同標本化信号の周波数が例えば4
4.1KHzの場合のデータの量子化ビット数を例えば16ビッ
ト，また、同標本化信号の周波数が例えば32KHzの場合
のデータの量子化ビット数を例えば12ビットとする。同
標本化信号の周波数が32KHzの場合において例えば音声
信号が４チャネルの場合と、同標本化信号の周波数が48
KHzの場合において例えば音声信号が２チャネルである
場合との情報量の比較を行うと 32（KHz）×４（チャネル）×12（ビット）:48（KHz）
×２（チャネル）×16（ビット）＝1:1 となるため、同標本化信号の周波数が32KHz,音声信号が
４チャネルの場合において、回転数Ｉ出力端子19の出力
を例えば33.Hz,クロックパルスＩ出力端子13の出力を
例えば9.408MHzとする記録密度を一定とすることができ
る。また、同標本化信号の周波数が32KHz,音声信号が２
チャネルの場合においては、情報量が1/2となるため、
回転数II出力端子20の出力を例えば16.Hz,クロックパ
ルスII出力端子14の出力を例えば4.704MHzとすると記録
密度を一定とすることができる。
以上の如く記録密度を一定にするという上では、クロ
ックレートは標本化周波数に対応させずに水晶発振回路
で生成することができる。
ックレートは標本化周波数に対応させずに水晶発振回路
で生成することができる。
記録密度を一定とする方式において、別の実施例によ
り説明する。
り説明する。
例えば記録密度を一定にする方式においては、回転ヘ
ッドの径およびテープの巻き付け角を変える事により様
々な形態が考えられる。そこで、この場合の記録のため
のクロックパルスは上記回転ヘッド径に応じて考える必
要がある。
ッドの径およびテープの巻き付け角を変える事により様
々な形態が考えられる。そこで、この場合の記録のため
のクロックパルスは上記回転ヘッド径に応じて考える必
要がある。
以下、第３図により説明する。
52は回転シリンダ,53は磁気テープ,54及び55はガイド
ポスト,56は回転ヘッド,57は回転ヘッド径R,58は磁気テ
ープの巻き付け角θである。例えば記録波長0.67μｍと
するシステムにおいては、例えば回転ヘッド径R58を30m
m,例えば磁気テープの巻き付け角θ58を90°とした場合
のクロックパルスの周波数を例えば9.408MHzとする。例
えば同径R57をＲ′とした場合には、磁気テープの巻き
付け角θ58は、′90×30/R′なる値とする必要がある。
ポスト,56は回転ヘッド,57は回転ヘッド径R,58は磁気テ
ープの巻き付け角θである。例えば記録波長0.67μｍと
するシステムにおいては、例えば回転ヘッド径R58を30m
m,例えば磁気テープの巻き付け角θ58を90°とした場合
のクロックパルスの周波数を例えば9.408MHzとする。例
えば同径R57をＲ′とした場合には、磁気テープの巻き
付け角θ58は、′90×30/R′なる値とする必要がある。
また、同クロックパルスの周波数は、′9.408×R/3
0′なる値とする必要がある。
0′なる値とする必要がある。
以上の如く、磁気テープ上の記録密度を一定とするた
めのクロックパルスの周期は、回転ヘッド径Ｒによって
変わる。
めのクロックパルスの周期は、回転ヘッド径Ｒによって
変わる。
したがって、例えば標本化周波数の整数倍となってい
ないような場合には、該クロックパルス用発振回路と、
標本化周波数および回転ヘッド回転数制御パルスを生成
するための発振回路を独立させる必要がある。
ないような場合には、該クロックパルス用発振回路と、
標本化周波数および回転ヘッド回転数制御パルスを生成
するための発振回路を独立させる必要がある。
次に、アナログ信号の記録の場合において、第１図の
水晶発振回路１とPLL回路３とを独立させる方式につい
て、別の実施例により説明する。
水晶発振回路１とPLL回路３とを独立させる方式につい
て、別の実施例により説明する。
この場合、PLL回路３の構成を第４図のようなものと
する。第４図において、15は標本化信号入力端子,59は
位相比較回路,60はローパスフィルタ,62はVCO,61は基準
電圧源,63は切換回路,25はPLL出力である。ディジタル
ダビングの場合は、切換回路63においてローパスフィル
タの出力信号21を選択することにより、標本化信号に同
期した標本化周波数及び回転数を生成できる。
する。第４図において、15は標本化信号入力端子,59は
位相比較回路,60はローパスフィルタ,62はVCO,61は基準
電圧源,63は切換回路,25はPLL出力である。ディジタル
ダビングの場合は、切換回路63においてローパスフィル
タの出力信号21を選択することにより、標本化信号に同
期した標本化周波数及び回転数を生成できる。
次に、アナログ信号の記録の場合、切換回路63におい
て基準電圧源61の出力65を選択することにより、VCO62
を制御し、所定の標本化周波数に対応したクロックを発
生するようにしたものである。
て基準電圧源61の出力65を選択することにより、VCO62
を制御し、所定の標本化周波数に対応したクロックを発
生するようにしたものである。
ここで、さらにVOCとして、発振周波数の制御できる
水晶発振回路を用いることにより、安定した発振が可能
となる。
水晶発振回路を用いることにより、安定した発振が可能
となる。
さらに、ディジタルダビング時において、信号源の標
本化周波数源がない場合、該PLL入力端子15からの信号
として、PCM信号を入力する。ここでPCM信号としては、
極性の反転回数の最も多いLSBビットが有効である。
本化周波数源がない場合、該PLL入力端子15からの信号
として、PCM信号を入力する。ここでPCM信号としては、
極性の反転回数の最も多いLSBビットが有効である。
前述のように、PLL回路と外部入力の標本化信号に対
応した分周回路を組合せることにより、ディジタルダビ
ングにおいて、異った標本化信号に対してそれらに対応
した標本化周波数を生成し、アナログ信号の記録におい
ては、PLL回路の入力を切換え、水晶発振回路により標
本化周波数を生成することができる。
応した分周回路を組合せることにより、ディジタルダビ
ングにおいて、異った標本化信号に対してそれらに対応
した標本化周波数を生成し、アナログ信号の記録におい
ては、PLL回路の入力を切換え、水晶発振回路により標
本化周波数を生成することができる。
また、標本化周波数によらない回転数と、データを記
録するためのクロックパルスが生成でき、記録密度を一
定とすることができる。これは、１つのPLL回路を使用
するだけで、しかもPLL回路の出力周波数を変えること
なく簡単な構成で実現できる。
録するためのクロックパルスが生成でき、記録密度を一
定とすることができる。これは、１つのPLL回路を使用
するだけで、しかもPLL回路の出力周波数を変えること
なく簡単な構成で実現できる。
第１図は本発明によるクロック生成回路の一実施例を示
すブロック図、第２図は別の実施例を示すブロック図、
第３図は回転ヘッドとテープの巻き付けを示す図、第４
図は別の実施例におけるPLL回路について詳細に示した
ブロック図である。 １……原発振回路、３……PLL回路、4,5,6,7,8,9,10…
…分周回路、52……回転シリンダ、53……磁気テープ。
すブロック図、第２図は別の実施例を示すブロック図、
第３図は回転ヘッドとテープの巻き付けを示す図、第４
図は別の実施例におけるPLL回路について詳細に示した
ブロック図である。 １……原発振回路、３……PLL回路、4,5,6,7,8,9,10…
…分周回路、52……回転シリンダ、53……磁気テープ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 宏夫 横浜市戸塚区▲吉▼田町292番地 株式 会社日立製作所家電研究所内 (72)発明者 小林 博英 横浜市戸塚区▲吉▼田町292番地 日立 ビデオエンジニアリング株式会社内
Claims (1)
- 【請求項１】アナログデータと複数種類の標本化周波数
のディジタル信号とを選択切換して回転ヘッドにより記
録媒体に記録する記録装置において、 前記アナログデータの記録時には発振回路で発生の周波
数を入力とする第１のクロック生成回路より生成した周
波数が、前記ディジタル信号の記録時には前記ディジタ
ル信号の標本化周波数が、PLL信号切換回路により切換
入力され、該切換入力される周波数を基準とするクロッ
クを発生するPLL回路と、 該PLL回路に切換入力される周波数に応じた前記記録装
置の動作クロックを前記PLL回路で発生されたクロック
より生成する第２のクロック生成回路と、 前記回転ヘッドの回転速度を制御する一定周波数の動作
クロックを前記PLL回路で発生されたクロックより生成
する第３のクロック生成回路と、 前記記録媒体に記録するときの記録レートを決定する一
定周波数の動作クロックを前記発振回路で発生されたク
ロックより生成する第４のクロック生成回路とによりな
ることを特徴とするクロック生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227746A JP2564260B2 (ja) | 1984-10-31 | 1984-10-31 | クロツク生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227746A JP2564260B2 (ja) | 1984-10-31 | 1984-10-31 | クロツク生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107584A JPS61107584A (ja) | 1986-05-26 |
| JP2564260B2 true JP2564260B2 (ja) | 1996-12-18 |
Family
ID=16865720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227746A Expired - Lifetime JP2564260B2 (ja) | 1984-10-31 | 1984-10-31 | クロツク生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564260B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0673224B2 (ja) * | 1987-02-28 | 1994-09-14 | シャープ株式会社 | 磁気テープ記録装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153159A (en) * | 1979-05-15 | 1980-11-28 | Sony Corp | Digital signal recorder |
| JPS58105412A (ja) * | 1981-12-16 | 1983-06-23 | Sanyo Electric Co Ltd | Ｐｃｍ方式記録再生装置 |
-
1984
- 1984-10-31 JP JP59227746A patent/JP2564260B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153159A (en) * | 1979-05-15 | 1980-11-28 | Sony Corp | Digital signal recorder |
| JPS58105412A (ja) * | 1981-12-16 | 1983-06-23 | Sanyo Electric Co Ltd | Ｐｃｍ方式記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107584A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260066B1 (ko) | 디스크 재생 장치 | |
| ATE60180T1 (de) | Digital-videobandaufzeichnungsgeraet. | |
| JP2564260B2 (ja) | クロツク生成回路 | |
| JPH0738267B2 (ja) | ディスク装置スピンドルモータ制御方式 | |
| JPS5857656A (ja) | 制御ル−プの切換え装置 | |
| JPH0463444B2 (ja) | ||
| JP3456359B2 (ja) | ディジタル信号再生装置 | |
| JPS6214900B2 (ja) | ||
| JPH077543B2 (ja) | 電子編集サーボ装置 | |
| JP2601058B2 (ja) | ドラムサーボシステム | |
| JPH0159669B2 (ja) | ||
| KR890000837B1 (ko) | 자기기록 재생장치의 제어신호 발생회로 | |
| JP2656077B2 (ja) | ディジタル信号記録装置 | |
| JPS60171604A (ja) | 回転ヘツド型記録再生装置 | |
| JPS6020361A (ja) | フロツピデイスク装置 | |
| JPS63131375A (ja) | 回転ヘツド型記録再生装置 | |
| JP2827406B2 (ja) | 光ディスク記録再生装置 | |
| JPH02294971A (ja) | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 | |
| JPS63273116A (ja) | 再生速度制御装置 | |
| JPH0644374B2 (ja) | デイスクプレ−ヤ | |
| JPH01179097A (ja) | オーディオ信号再生装置 | |
| JPH04188465A (ja) | Ｐｃｍ信号記録再生装置及びｐｃｍ信号再生装置 | |
| JPH01294259A (ja) | 記録再生装置 | |
| JPS60171663A (ja) | 回転ヘツド型磁気記録再生装置 | |
| JPH0619911B2 (ja) | Ｃｄプレ−ヤのピツチコントロ−ル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |