JPH0619911B2 - Ｃｄプレ−ヤのピツチコントロ−ル回路 - Google Patents
Ｃｄプレ−ヤのピツチコントロ−ル回路Info
- Publication number
- JPH0619911B2 JPH0619911B2 JP60045479A JP4547985A JPH0619911B2 JP H0619911 B2 JPH0619911 B2 JP H0619911B2 JP 60045479 A JP60045479 A JP 60045479A JP 4547985 A JP4547985 A JP 4547985A JP H0619911 B2 JPH0619911 B2 JP H0619911B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pitch
- variable
- frequency
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＣＤ（コンパクト・ディスク）プレーヤに
おいて、再生時のピッチ（音の高さ）を可変制御するた
めの回路に関し、従来のものに比べて安定した動作で広
い可変範囲が得られるようにしたものである。
おいて、再生時のピッチ（音の高さ）を可変制御するた
めの回路に関し、従来のものに比べて安定した動作で広
い可変範囲が得られるようにしたものである。
近年、カラオケ装置としてＣＤプレーヤを用いたものが
出現している。これは、従来のテープによるものに比べ
て選曲が素早く行なえ、音質も良好である等の利点があ
る。ところが、従来のＣＤカラカケ装置においては、以
下に説明するように、カラオケ装置によって重要な機能
の１つであるピッチコントロールすなわち歌う人のキー
の高さに応じてピッチを任意に変化させる機能を実現す
るのが難しく、ピッチコントロール機能が全く付いてい
ないかあるいは付いているとしても可変範囲が狭くて不
充分なものであった。
出現している。これは、従来のテープによるものに比べ
て選曲が素早く行なえ、音質も良好である等の利点があ
る。ところが、従来のＣＤカラカケ装置においては、以
下に説明するように、カラオケ装置によって重要な機能
の１つであるピッチコントロールすなわち歌う人のキー
の高さに応じてピッチを任意に変化させる機能を実現す
るのが難しく、ピッチコントロール機能が全く付いてい
ないかあるいは付いているとしても可変範囲が狭くて不
充分なものであった。
第２図は、従来のＣＤプレーヤにおけるディスク回転制
御回路を示したものである。ディスク１０の記録情報は
光学ヘッド１２で検出され、その検出信号（ＥＦ信号）
はクロック再生回路１４に入力される。クロック再生回
路１４は、ＥＦＭ信号の１チャネルビット相当の周期を
有し、かつＥＦＭ信号に位相的に同期した再生クロック
を作成するものである。すなわち、位相誤差検出回路１
６は、ＥＦＭ信号とＶＣＯ（電圧制御発振器）２０の出
力信号を比較して、それらの位相誤差に応じたパルス幅
の信号を出力する。この信号はローパスフィルタ１８で
平滑されてＶＣＯ２０に入力され、その発振周波数を制
御する。ＶＣＯ２０の出力信号は、位相誤差検出回路１
６に帰還される。これにより、ＶＣＯ２０からはＥＦＭ
信号の１チャネルビット相当の周期を有し、かつＥＦＭ
信号に位相的に同期した再生クロックが出力される。
御回路を示したものである。ディスク１０の記録情報は
光学ヘッド１２で検出され、その検出信号（ＥＦ信号）
はクロック再生回路１４に入力される。クロック再生回
路１４は、ＥＦＭ信号の１チャネルビット相当の周期を
有し、かつＥＦＭ信号に位相的に同期した再生クロック
を作成するものである。すなわち、位相誤差検出回路１
６は、ＥＦＭ信号とＶＣＯ（電圧制御発振器）２０の出
力信号を比較して、それらの位相誤差に応じたパルス幅
の信号を出力する。この信号はローパスフィルタ１８で
平滑されてＶＣＯ２０に入力され、その発振周波数を制
御する。ＶＣＯ２０の出力信号は、位相誤差検出回路１
６に帰還される。これにより、ＶＣＯ２０からはＥＦＭ
信号の１チャネルビット相当の周期を有し、かつＥＦＭ
信号に位相的に同期した再生クロックが出力される。
再生クロックは、位相比較器２２において水晶発振子２
４からの基準クロックと比較され、位相比較器２２から
はその位相差に応じたパルス幅の信号が出力される。こ
の信号は、ローパスフィルタ２５で平滑され、ドライブ
アンプ２６を介してディスクモータ２８に印加される。
このように、第２図のディスク回転制御回路は、全体と
して、ＶＣＯをディスクモータ２８で置き換えた形のＰ
ＬＬ制御ループを構成し、ディスクモータ２８は、再生
クロックが水晶発振子２４からの基準クロックに同期す
るように回転速度が制御され、これによりＣＬＶ（Cons
tant Linear Velocity）制御が実現される。
４からの基準クロックと比較され、位相比較器２２から
はその位相差に応じたパルス幅の信号が出力される。こ
の信号は、ローパスフィルタ２５で平滑され、ドライブ
アンプ２６を介してディスクモータ２８に印加される。
このように、第２図のディスク回転制御回路は、全体と
して、ＶＣＯをディスクモータ２８で置き換えた形のＰ
ＬＬ制御ループを構成し、ディスクモータ２８は、再生
クロックが水晶発振子２４からの基準クロックに同期す
るように回転速度が制御され、これによりＣＬＶ（Cons
tant Linear Velocity）制御が実現される。
従来のＣＤプレーヤにおいては、ピッチを変える場合、
例えば水晶発振子２４に代えて周波数可変発振器を使用
し、もって基準クロックの周波数を変えるようにしてい
た。すなわち、基準クロックの周波数を変えると一応、
これに再生クロックが追従するようにディスクの回転速
度が変化してピッチが変化する。例えば、基準クロック
の周波数を低くすれば、ディスクモータ２８の回転速度
が遅くなって、ピッチは低くなる。逆に、基準クロック
の周波数を高くすれば、ディスクモータ２８の回転速度
が速くなって、ピッチは高くなる。
例えば水晶発振子２４に代えて周波数可変発振器を使用
し、もって基準クロックの周波数を変えるようにしてい
た。すなわち、基準クロックの周波数を変えると一応、
これに再生クロックが追従するようにディスクの回転速
度が変化してピッチが変化する。例えば、基準クロック
の周波数を低くすれば、ディスクモータ２８の回転速度
が遅くなって、ピッチは低くなる。逆に、基準クロック
の周波数を高くすれば、ディスクモータ２８の回転速度
が速くなって、ピッチは高くなる。
ところが、このＰＬＬ制御は、第３図に示すように、ホ
ールドインレンジ（保持範囲）、キャプチュアレンジ
（引込範囲）がＶＣＯ２０のフリーラン周波数である
４．３２１８ＭＨｚを中心に一定範囲に定まっており、
これらは回路設計上の制約やバラツキ等からあまり広く
取ることができない。また、キャプチュアレンジをあま
り広くすると安定化時間が増したり、サイドロックする
等の不都合を生じる。このため、ホールドインレンジ、
キャプチュアレンジは４．３２１８ＭＨｚを中心として
数％の範囲内に選ばれる。したがって、ピッチを変化さ
せる目的で基準クロックの周波数を大きく変えると、Ｐ
ＬＬ制御のロックが外れ、再生クロックが得られなくな
り、ディスク回転サーポが不調となって、極端な場合回
転が停止してしまう。したがって、従来のＣＤプレーヤ
においては、ピッチコントロールを行なおうとしても、
その可変範囲が狭く、せいぜいホールドインレンジの範
囲内で行なえる程度であり、半音階ピッチを変えるにも
不充分なものであった（一般に半音階ピッチを変えるに
は約６％の周波数変化が必要とされている。）。
ールドインレンジ（保持範囲）、キャプチュアレンジ
（引込範囲）がＶＣＯ２０のフリーラン周波数である
４．３２１８ＭＨｚを中心に一定範囲に定まっており、
これらは回路設計上の制約やバラツキ等からあまり広く
取ることができない。また、キャプチュアレンジをあま
り広くすると安定化時間が増したり、サイドロックする
等の不都合を生じる。このため、ホールドインレンジ、
キャプチュアレンジは４．３２１８ＭＨｚを中心として
数％の範囲内に選ばれる。したがって、ピッチを変化さ
せる目的で基準クロックの周波数を大きく変えると、Ｐ
ＬＬ制御のロックが外れ、再生クロックが得られなくな
り、ディスク回転サーポが不調となって、極端な場合回
転が停止してしまう。したがって、従来のＣＤプレーヤ
においては、ピッチコントロールを行なおうとしても、
その可変範囲が狭く、せいぜいホールドインレンジの範
囲内で行なえる程度であり、半音階ピッチを変えるにも
不充分なものであった（一般に半音階ピッチを変えるに
は約６％の周波数変化が必要とされている。）。
この発明は、前記従来の技術における欠点を解決して、
安定した動作で広い可変範囲が得られるＣＤプレーヤの
ピッチコントロール回路を提供しようとするものであ
る。
安定した動作で広い可変範囲が得られるＣＤプレーヤの
ピッチコントロール回路を提供しようとするものであ
る。
この発明のＣＤプレーヤのピッチコントロール回路は、
ＣＤから再生されたＥＦＭ信号と第１の可変クロック発
生手段から発生された第１の可変クロックとを位相比較
し、その比較結果に基づいて当該第１の可変クロックの
発振周波数を可変制御し、この第１の可変クロックに基
づいて前記ＥＦＭ信号の再生クロックを作成し、この再
生クロックと所定の基準クロックとを移送比較し、この
比較結果に基づいてディスクモータを当該基準クロック
に対応した速度に制御するＣＤプレーヤにおいて、前記
基準クロックを発生する手段を、標準の再生ピッチに相
当する周波数の固定クロックを安定発振させる固定クロ
ック発生手段と、この固定クロックの近傍で周波数が変
化する第２の可変クロックを発生させる第２の可変クロ
ック発生手段と、これら固定クロックと第２の可変クロ
ックのうちのいずれか一方を選択して前記基準クロック
として出力するクロック選択手段とで構成するととも
に、再生ピッチを操作量に対応した値に前記標準のピッ
チから略々連続的に可変指示する再生ピッチ指示操作手
段と、この再生ピッチ指示操作手段で前記標準の再生ピ
ッチぎ指示された時は前記クロック選択手段を前記固定
クロックを選択する状態に制御し、当該標準の再生ピッ
チ以外のピッチが指示された時は当該クロック選択手段
を前記第２の可変クロックを選択する状態に制御するク
ロック選択制御手段と、前記再生ピッチ指示操作手段で
前記標準の再生ピッチ以外のピッチが指示された時に前
記第２の可変クロック発生手段の発振周波数を当該指示
された再生ピッチに相当する周波数に可変制御する第２
の可変クロック発振周波数制御手段と、前記再生ピッチ
指示操作手段で指示された再生ピッチにおける前記第１
の可変クロックの発振周波数が少くとも前記第１の可変
クロック発生手段のホールドインレンジに含まれるよう
に当第１の可変クロック発生手段のフリーラン周波数を
当該指示された再生ピッチに応じて可変制御する第１の
可変クロックフリーラン周波数制御手段とをさらに具備
してなるものである。
ＣＤから再生されたＥＦＭ信号と第１の可変クロック発
生手段から発生された第１の可変クロックとを位相比較
し、その比較結果に基づいて当該第１の可変クロックの
発振周波数を可変制御し、この第１の可変クロックに基
づいて前記ＥＦＭ信号の再生クロックを作成し、この再
生クロックと所定の基準クロックとを移送比較し、この
比較結果に基づいてディスクモータを当該基準クロック
に対応した速度に制御するＣＤプレーヤにおいて、前記
基準クロックを発生する手段を、標準の再生ピッチに相
当する周波数の固定クロックを安定発振させる固定クロ
ック発生手段と、この固定クロックの近傍で周波数が変
化する第２の可変クロックを発生させる第２の可変クロ
ック発生手段と、これら固定クロックと第２の可変クロ
ックのうちのいずれか一方を選択して前記基準クロック
として出力するクロック選択手段とで構成するととも
に、再生ピッチを操作量に対応した値に前記標準のピッ
チから略々連続的に可変指示する再生ピッチ指示操作手
段と、この再生ピッチ指示操作手段で前記標準の再生ピ
ッチぎ指示された時は前記クロック選択手段を前記固定
クロックを選択する状態に制御し、当該標準の再生ピッ
チ以外のピッチが指示された時は当該クロック選択手段
を前記第２の可変クロックを選択する状態に制御するク
ロック選択制御手段と、前記再生ピッチ指示操作手段で
前記標準の再生ピッチ以外のピッチが指示された時に前
記第２の可変クロック発生手段の発振周波数を当該指示
された再生ピッチに相当する周波数に可変制御する第２
の可変クロック発振周波数制御手段と、前記再生ピッチ
指示操作手段で指示された再生ピッチにおける前記第１
の可変クロックの発振周波数が少くとも前記第１の可変
クロック発生手段のホールドインレンジに含まれるよう
に当第１の可変クロック発生手段のフリーラン周波数を
当該指示された再生ピッチに応じて可変制御する第１の
可変クロックフリーラン周波数制御手段とをさらに具備
してなるものである。
この発明によれば、基準クロック周波数の変化に合わせ
てクロック再生用の第１の可変クロック発生手段のフリ
ーラン周波数を変化させるようにしたので、ホールドイ
ンレンジ、キャプチュアレンジの範囲内に常に基準クロ
ック周波数を含ませることができ、基準クロック周波数
を広い範囲で変化させても、安定にＰＬＬ回路のロック
状態が得られる。
てクロック再生用の第１の可変クロック発生手段のフリ
ーラン周波数を変化させるようにしたので、ホールドイ
ンレンジ、キャプチュアレンジの範囲内に常に基準クロ
ック周波数を含ませることができ、基準クロック周波数
を広い範囲で変化させても、安定にＰＬＬ回路のロック
状態が得られる。
また、この発明によれば、固定クロックと第２の可変ク
ロックのうちのいずれか一方をクロック選択手段で選択
して基準クロックとして用いるようにし、標準ピッチ時
は固定クロック発生手段から安定発振される固定クロッ
クを基準クロックとして用いるので、標準ピッチ時のピ
ッチ精度を確保することができる。
ロックのうちのいずれか一方をクロック選択手段で選択
して基準クロックとして用いるようにし、標準ピッチ時
は固定クロック発生手段から安定発振される固定クロッ
クを基準クロックとして用いるので、標準ピッチ時のピ
ッチ精度を確保することができる。
また、再生ピッチの指示を、操作量に対応した値に標準
ピッチから略々連続的に可変指示する再生ピッチ指示操
作手段で行ない、この再生ピッチ指示操作手段で標準の
再生ピッチが指示された時はクロック選択手段を固定ク
ロックを選択する状態に制御し、標準の再生ピッチ以外
のピッチが指示された時はクロック選択手段を第２の可
変クロックを選択する状態に制御するようにしたので、
クロック選択が自動化され、クロック選択とピッチ設定
を個別の操作で行なう場合に比べて操作を簡単にするこ
とができる。
ピッチから略々連続的に可変指示する再生ピッチ指示操
作手段で行ない、この再生ピッチ指示操作手段で標準の
再生ピッチが指示された時はクロック選択手段を固定ク
ロックを選択する状態に制御し、標準の再生ピッチ以外
のピッチが指示された時はクロック選択手段を第２の可
変クロックを選択する状態に制御するようにしたので、
クロック選択が自動化され、クロック選択とピッチ設定
を個別の操作で行なう場合に比べて操作を簡単にするこ
とができる。
また、基準クロック周波数の変化に合わせてクロック再
生用の第１の可変クロック発生手段のフリーラン周波数
を変化させるようにした場合に、固定クロックの周波数
と第２の可変クロックの周波数が大きく異なった状態で
これらの選択が切換えられると、第１の可変クロック発
生手段はフリーラン周波数が瞬時に変化するように制御
されるのに対し、第１の可変クロック発生手段が実際に
発生する第１の可変クロックの周波数はディスクモータ
の応答遅れにより緩やかにしか変化しない。このため、
クロック再生のためのＰＬＬ制御がホールドインレンジ
を外れ、クリックノイズや音声信号の途切れを生じる場
合がある。これに対し、この発明では再生ピッチの指示
を再生ピッチ指示操作手段の操作量により標準のピッチ
から連続的の可変指示するとともに、基準クロックの選
択を標準ピッチの指示位置を境に切換えるようにしたの
で、固定クロックの周波数と第２の可変クロックの周波
数が大きく異なった状態でこれらの選択が切換えられる
ことがなく、クロック再生のためのＰＬＬ制御がホール
ドインレンジを外れてクリックノイズを発生したり音声
信号が途切れたるするのを防止することができる。
生用の第１の可変クロック発生手段のフリーラン周波数
を変化させるようにした場合に、固定クロックの周波数
と第２の可変クロックの周波数が大きく異なった状態で
これらの選択が切換えられると、第１の可変クロック発
生手段はフリーラン周波数が瞬時に変化するように制御
されるのに対し、第１の可変クロック発生手段が実際に
発生する第１の可変クロックの周波数はディスクモータ
の応答遅れにより緩やかにしか変化しない。このため、
クロック再生のためのＰＬＬ制御がホールドインレンジ
を外れ、クリックノイズや音声信号の途切れを生じる場
合がある。これに対し、この発明では再生ピッチの指示
を再生ピッチ指示操作手段の操作量により標準のピッチ
から連続的の可変指示するとともに、基準クロックの選
択を標準ピッチの指示位置を境に切換えるようにしたの
で、固定クロックの周波数と第２の可変クロックの周波
数が大きく異なった状態でこれらの選択が切換えられる
ことがなく、クロック再生のためのＰＬＬ制御がホール
ドインレンジを外れてクリックノイズを発生したり音声
信号が途切れたるするのを防止することができる。
この発明の一実施例を第１図に示す。第１図において、
ディスク（ＣＤ）１０の記録情報は光学ヘッド１２で検
出され、その検出信号（ＥＦＭ信号）はクロック再生回
路１４に入力される。クロック再生回路１４において、
位相誤差検出回路１６は、ＥＦＭ信号とＶＣＯ３０の出
力信号を比較して、それらの位相差に応じたパルス幅の
信号を出力する。信号はローパスフィルタ１８で平滑さ
れてＶＣＯ（第１のクロック発生手段）３０に入力さ
れ、その発振周波数を制御する。ＶＣＯ３０の出力信号
は（第１の可変フロック）は、位相誤差検出回路１６に
帰還される。これにより、ＶＣＯ３０からＥＦＭ信号の
１チャネルビット相当の周期を有し、かつＥＦＭ信号に
位相的に同期した再生クロックが出力される。再生クロ
ックはデコーダ動作やジッタ吸収のための一時記憶エリ
アであるＲＡＭ書込み動作のタイミング合せに用いられ
る。なお、ＶＣＯ３０はそのフリーラン周波数が ４．３２１ＭＨｚを中心に可変できるようにされてい
る。
ディスク（ＣＤ）１０の記録情報は光学ヘッド１２で検
出され、その検出信号（ＥＦＭ信号）はクロック再生回
路１４に入力される。クロック再生回路１４において、
位相誤差検出回路１６は、ＥＦＭ信号とＶＣＯ３０の出
力信号を比較して、それらの位相差に応じたパルス幅の
信号を出力する。信号はローパスフィルタ１８で平滑さ
れてＶＣＯ（第１のクロック発生手段）３０に入力さ
れ、その発振周波数を制御する。ＶＣＯ３０の出力信号
は（第１の可変フロック）は、位相誤差検出回路１６に
帰還される。これにより、ＶＣＯ３０からＥＦＭ信号の
１チャネルビット相当の周期を有し、かつＥＦＭ信号に
位相的に同期した再生クロックが出力される。再生クロ
ックはデコーダ動作やジッタ吸収のための一時記憶エリ
アであるＲＡＭ書込み動作のタイミング合せに用いられ
る。なお、ＶＣＯ３０はそのフリーラン周波数が ４．３２１ＭＨｚを中心に可変できるようにされてい
る。
水晶発振子（固定クロック発生手段）２４からは４．３
２１８ＭＨｚの信号（固定クロック）が出力される。こ
の信号は、ピッチコントロールを行なわない場合（標準
のピッチで再生する場合）の標準クロックとして用いら
れる。ＶＣＯ（第２の可変クロック発生手段）３２は、
その発振出力（第２の可変クロック）をピッチコントロ
ールを行なう場合の基準クロックとして出力するもの
で、発振周波数が４．３２１８ＭＨｚを中心に変化させ
る。ＶＣＯ３０，３２はピッチコントロール用ツマミ
（再生ピッチ指示操作手段）３４により相互に連動して
制御され、フリーラン周波数または発振周波数がほぼ等
しい値を保ちながら可変制御される。すなわち、ＶＣＯ
３０、ピッチコントロール用ツマミ３４が指示された再
生ピッチにおけるＶＣＯ３０の発振周波数が少くともＶ
ＣＯ３０のホールドインレンジに含まれるように、指示
された再生ピッチに応じてそのフリーラン周波数が第１
の可変クロックフリーラン周波数制御手段３７によって
可変制御される。また、ＶＣＯ３２は、ピッチコントロ
ール用ツマミ４で標準の再生ピッチ以外のピッチが指示
された時にその発振周波数が指示された再生ピッチに相
当する周波数に第２の可変クロック発振周波数制御手段
３９によって可変制御される。
２１８ＭＨｚの信号（固定クロック）が出力される。こ
の信号は、ピッチコントロールを行なわない場合（標準
のピッチで再生する場合）の標準クロックとして用いら
れる。ＶＣＯ（第２の可変クロック発生手段）３２は、
その発振出力（第２の可変クロック）をピッチコントロ
ールを行なう場合の基準クロックとして出力するもの
で、発振周波数が４．３２１８ＭＨｚを中心に変化させ
る。ＶＣＯ３０，３２はピッチコントロール用ツマミ
（再生ピッチ指示操作手段）３４により相互に連動して
制御され、フリーラン周波数または発振周波数がほぼ等
しい値を保ちながら可変制御される。すなわち、ＶＣＯ
３０、ピッチコントロール用ツマミ３４が指示された再
生ピッチにおけるＶＣＯ３０の発振周波数が少くともＶ
ＣＯ３０のホールドインレンジに含まれるように、指示
された再生ピッチに応じてそのフリーラン周波数が第１
の可変クロックフリーラン周波数制御手段３７によって
可変制御される。また、ＶＣＯ３２は、ピッチコントロ
ール用ツマミ４で標準の再生ピッチ以外のピッチが指示
された時にその発振周波数が指示された再生ピッチに相
当する周波数に第２の可変クロック発振周波数制御手段
３９によって可変制御される。
スイッチ（クロック選択手段）は、水晶発振子２４の出
力とＶＣＯ３２の出力のいずるれか一方を基準クロック
として選択するもので、ピッチコントロールを行なわな
い場合は水晶発振子２４側に接続され、ピッチコントロ
ールを行なう場合はＶＣＯ３２側に接続される。このス
イッチ３６の切替はクロック選択制御手段３５によるピ
ッチコントロール用ツマミ３４の中点位置検出に基づい
て行なわれる。すなわち、ピッチコントロール用ツマミ
３４が中点位置にあるとき（標準ピッチ指示）は、スイ
ッチ３６は水晶発振子２４に接続され、その以外の位置
にあるとき（ピッチコントロール指示）は、スイッチ３
６はＶＣＯ３２に接続される。
力とＶＣＯ３２の出力のいずるれか一方を基準クロック
として選択するもので、ピッチコントロールを行なわな
い場合は水晶発振子２４側に接続され、ピッチコントロ
ールを行なう場合はＶＣＯ３２側に接続される。このス
イッチ３６の切替はクロック選択制御手段３５によるピ
ッチコントロール用ツマミ３４の中点位置検出に基づい
て行なわれる。すなわち、ピッチコントロール用ツマミ
３４が中点位置にあるとき（標準ピッチ指示）は、スイ
ッチ３６は水晶発振子２４に接続され、その以外の位置
にあるとき（ピッチコントロール指示）は、スイッチ３
６はＶＣＯ３２に接続される。
スイッチ３６から出力される基準クロックはジッタ吸収
のための一時記憶エリアであるＲＡＭからの読出し動作
等に用いられる。
のための一時記憶エリアであるＲＡＭからの読出し動作
等に用いられる。
位相比較器２２は、再生クロックと基準クロックの位相
を比較し、その位相差に応じたパルス幅の信号を出力す
る。この信号はローパスフィルタ２５で平滑され、ドラ
イブアンプ２６を介してディスクモータ２８を駆動す
る。
を比較し、その位相差に応じたパルス幅の信号を出力す
る。この信号はローパスフィルタ２５で平滑され、ドラ
イブアンプ２６を介してディスクモータ２８を駆動す
る。
以上のようにしてＰＬＬ回転制御ループが構成される。
第１図の回路によるピッチコントロール動作を第４図〜
第６図を参照して説明する。ここでは、標準ピッチに対
し例えば±１０％ピッチを可変する場合を示している。
第６図を参照して説明する。ここでは、標準ピッチに対
し例えば±１０％ピッチを可変する場合を示している。
標準ピッチで再生する場合は、ピッチコントロール用ツ
マミ３４を中点位置に設定する。これにより、ＶＣＯ３
０のフリーラン周波数は標準の４．３２１８ＭＨｚに設
定される。また、スイッチ３６は水晶発振子２４側に接
続されて、４．３２１８ＭＨｚの基準クロックが出力さ
れる。第４図は、このときのＰＬＬ制御ループの特性を
示すものである。すなわち、ホールドインレンジ、キャ
プチュアンレンジは標準クロック周波数の４．３２１８
ＭＨｚを中心とした範囲に定まる。したがって、ＰＬＬ
制御ループは安定にロック状態が得られ、標準のピッチ
で再生が行なわれる。
マミ３４を中点位置に設定する。これにより、ＶＣＯ３
０のフリーラン周波数は標準の４．３２１８ＭＨｚに設
定される。また、スイッチ３６は水晶発振子２４側に接
続されて、４．３２１８ＭＨｚの基準クロックが出力さ
れる。第４図は、このときのＰＬＬ制御ループの特性を
示すものである。すなわち、ホールドインレンジ、キャ
プチュアンレンジは標準クロック周波数の４．３２１８
ＭＨｚを中心とした範囲に定まる。したがって、ＰＬＬ
制御ループは安定にロック状態が得られ、標準のピッチ
で再生が行なわれる。
ピッチコントロール用ツマミを左方向にいっぱいに回す
とＶＣＯ３０のフリーラン周波数およびＶＣＯ３２の発
振周波数は、４．３２１８ＭＨｚより１０％低い３．８
８９６ＭＨｚに設定される。このときスイッチ３６はＶ
ＣＯ３２側に接続される。これにより、基準クロックは
３．８８９６ＭＨｚとなる。またＰＬＬ制御ループは第
５図に示すように、ホールドインレンジ、キャプチュア
レンジが基準クロック周波数の３．８８９６ＭＨｚを中
心にした範囲に定まる。したがって、ＰＬＬ制御ループ
は３．８８９６ＭＨｚを中心に安定にロック状態が得ら
れ、標準より１０％低いピッチで再生される。
とＶＣＯ３０のフリーラン周波数およびＶＣＯ３２の発
振周波数は、４．３２１８ＭＨｚより１０％低い３．８
８９６ＭＨｚに設定される。このときスイッチ３６はＶ
ＣＯ３２側に接続される。これにより、基準クロックは
３．８８９６ＭＨｚとなる。またＰＬＬ制御ループは第
５図に示すように、ホールドインレンジ、キャプチュア
レンジが基準クロック周波数の３．８８９６ＭＨｚを中
心にした範囲に定まる。したがって、ＰＬＬ制御ループ
は３．８８９６ＭＨｚを中心に安定にロック状態が得ら
れ、標準より１０％低いピッチで再生される。
ピッチコントロール用つまみ３４を右方向にいっぱいに
回すと、ＶＣＯ３０のフラーラン周波数およびＶＣＯ３
２の発振周波数は、４．３２１８ＭＨｚより１０％高い
４．７５４ＭＨｚに設定される。このとき、スイッチ３
６はＶＣＯ３２側に接続される。これにより、基準クロ
ックは４．７５４０ＭＨｚとなる。また、ＰＬＬ制御ル
ープは第６図に示すように、ホールドインレンジ、キャ
プチュアレンジが基準クロック周波数の４．７５４０Ｍ
Ｈｚを中心にした範囲に定まる。したがって、ＰＬＬ制
御ループは安定にロック状態が得られ、標準より１０％
高いピッチで再生される。
回すと、ＶＣＯ３０のフラーラン周波数およびＶＣＯ３
２の発振周波数は、４．３２１８ＭＨｚより１０％高い
４．７５４ＭＨｚに設定される。このとき、スイッチ３
６はＶＣＯ３２側に接続される。これにより、基準クロ
ックは４．７５４０ＭＨｚとなる。また、ＰＬＬ制御ル
ープは第６図に示すように、ホールドインレンジ、キャ
プチュアレンジが基準クロック周波数の４．７５４０Ｍ
Ｈｚを中心にした範囲に定まる。したがって、ＰＬＬ制
御ループは安定にロック状態が得られ、標準より１０％
高いピッチで再生される。
以上のように、第１図のＰＬＬ制御ループは、常に変化
した基準クロックの周波数を中心にホールドインレン
ジ、キャプチュアレンジが定まるので、広い範囲でロッ
ク状態が得られ、広い範囲で安定にピッチを変えること
ができる。
した基準クロックの周波数を中心にホールドインレン
ジ、キャプチュアレンジが定まるので、広い範囲でロッ
ク状態が得られ、広い範囲で安定にピッチを変えること
ができる。
また、標準ピッチ時は水晶発振子２４からの安定したク
ロックを基準クロックとして用いるので、標準ピッチ時
のピッチ精度が確保される。また、ピッチコントロール
用ツマミ３４の操作でピッチ設定のほか基準クロック選
択も行なわれるので、これらの選択を個別の操作で行な
う場合に比べて操作が簡単になる。また、ＶＣＯ３２の
発振周波数が水晶発振子２４の発振周波数と等しい状態
で基準クロックの選択が切換えられるので、ＶＣＯ３２
の発振周波数と水晶発振子２４の発振周波数が大きく異
なった状態でこれらの選択が切換えられることがなく、
クロック再生回路１４におけるＰＬＬ制御ホールドイン
レンジを外れてクリックノイズを発生したり音声信号が
途切れたりするのを防止することができる。
ロックを基準クロックとして用いるので、標準ピッチ時
のピッチ精度が確保される。また、ピッチコントロール
用ツマミ３４の操作でピッチ設定のほか基準クロック選
択も行なわれるので、これらの選択を個別の操作で行な
う場合に比べて操作が簡単になる。また、ＶＣＯ３２の
発振周波数が水晶発振子２４の発振周波数と等しい状態
で基準クロックの選択が切換えられるので、ＶＣＯ３２
の発振周波数と水晶発振子２４の発振周波数が大きく異
なった状態でこれらの選択が切換えられることがなく、
クロック再生回路１４におけるＰＬＬ制御ホールドイン
レンジを外れてクリックノイズを発生したり音声信号が
途切れたりするのを防止することができる。
ここで、第１図の実施例の具体例を第７図に示す。
第７図の位相誤差検出回路１６において、ラッチ回路Ｌ
１〜Ｌ４は、ＶＣＯ３０の出力信号を１／２分周回路４
０で１／２分周して得られる再生クロックφＪ，φＫで
エッジトリガされる。再生クロックφＪ，φＫは位相が
相互に２／１周期ずれた２相クロックでクロックφＪが
ラッチ回路Ｌ１．Ｌ３に入力され、クロックφＫがラッ
チ回路Ｌ２，Ｌ４に入力される。したがって、ラッチ回
路Ｌ１〜Ｌ４はクロックφＪ，φＫで交互に駆動され、
ＥＦＭ信号をクロックφＪ，φＫの１／２周期の位相差
で順次シフトしていく。
１〜Ｌ４は、ＶＣＯ３０の出力信号を１／２分周回路４
０で１／２分周して得られる再生クロックφＪ，φＫで
エッジトリガされる。再生クロックφＪ，φＫは位相が
相互に２／１周期ずれた２相クロックでクロックφＪが
ラッチ回路Ｌ１．Ｌ３に入力され、クロックφＫがラッ
チ回路Ｌ２，Ｌ４に入力される。したがって、ラッチ回
路Ｌ１〜Ｌ４はクロックφＪ，φＫで交互に駆動され、
ＥＦＭ信号をクロックφＪ，φＫの１／２周期の位相差
で順次シフトしていく。
排他的オア回路ＥＸＯＲ１は、元の信号ＳＯと、第１段
のラッチ回路Ｌ１の出力Ｓ１を入力し、ＥＦＭ信号の波
形の立上り、立下りでそれらの位相差に対応した幅でパ
ルス信号Ｐ１を出力する。また、排他的オア回路ＥＸＯ
Ｒ２は、第３段のラッチ回路Ｌ３の出力Ｓ３と第４段の
ラッチ回路Ｌ４の出力Ｓ４を入力し、ＥＦＭ信号の波形
の立上りでそれらの位相差に対応した幅でパルス信号Ｐ
２を出力する。
のラッチ回路Ｌ１の出力Ｓ１を入力し、ＥＦＭ信号の波
形の立上り、立下りでそれらの位相差に対応した幅でパ
ルス信号Ｐ１を出力する。また、排他的オア回路ＥＸＯ
Ｒ２は、第３段のラッチ回路Ｌ３の出力Ｓ３と第４段の
ラッチ回路Ｌ４の出力Ｓ４を入力し、ＥＦＭ信号の波形
の立上りでそれらの位相差に対応した幅でパルス信号Ｐ
２を出力する。
このような構成によれば、ラッチ回路Ｌ３の出力Ｓ３と
ラッチ回路Ｌ４の出力Ｓ４の位相差は、常に正確にクロ
ックφＪ，φＫの半周期となっているので、パルス信号
Ｐ２のパルス幅はクロックφＪ，φＫの半周期の幅とな
る。これに対し、入力ＳＯとラッチ回路Ｌ１の出力Ｓ１
の位相差は、入力ＥＦＭ信号ＳＯとクロックφＪ，φＫ
の位相差に応じて変化し、パルスＰ１のパルス幅はクロ
ックφＪ，φＫの１周期の長さの範囲内で変動する。
ラッチ回路Ｌ４の出力Ｓ４の位相差は、常に正確にクロ
ックφＪ，φＫの半周期となっているので、パルス信号
Ｐ２のパルス幅はクロックφＪ，φＫの半周期の幅とな
る。これに対し、入力ＳＯとラッチ回路Ｌ１の出力Ｓ１
の位相差は、入力ＥＦＭ信号ＳＯとクロックφＪ，φＫ
の位相差に応じて変化し、パルスＰ１のパルス幅はクロ
ックφＪ，φＫの１周期の長さの範囲内で変動する。
排他的オア回路ＥＸＯＲ１、ＥＸＯＲ２の出力Ｐ１，Ｐ
２は、ＦＥＴ１，２のゲートにそれぞれ加えられる。Ｆ
ＥＴ１，２は、電源ＶＤＤとアース間に直列接続されて
おり、ＦＥＴ１，２の中間点から出力ＶＯが取り出され
ている。したがって、出力ＶＯはＦＥＴ１のみがオンし
たときはＶＤＤとなり、ＦＥＴ２のみがオンしたときは
０となりＦＥＴ１，２が共にオフの場合はVDD/2とな
る。なお、排他的オア回路ＥＸＯＲ１，２の入力側がラ
ッチ回路Ｌ２，Ｌ３で引き離されているので、ＦＥＴ
１，２が同時にオンすることはない。
２は、ＦＥＴ１，２のゲートにそれぞれ加えられる。Ｆ
ＥＴ１，２は、電源ＶＤＤとアース間に直列接続されて
おり、ＦＥＴ１，２の中間点から出力ＶＯが取り出され
ている。したがって、出力ＶＯはＦＥＴ１のみがオンし
たときはＶＤＤとなり、ＦＥＴ２のみがオンしたときは
０となりＦＥＴ１，２が共にオフの場合はVDD/2とな
る。なお、排他的オア回路ＥＸＯＲ１，２の入力側がラ
ッチ回路Ｌ２，Ｌ３で引き離されているので、ＦＥＴ
１，２が同時にオンすることはない。
以上の構成により、位相誤差検出回路１６からは、VDD/
2を標準のレベルとして、ＥＦＭ信号波形の立上りまた
は立下りごとに、ＶＤＤレベルの上向のパルスと０ボル
トレベルの下向きのパルスノ２つのパルスが出力され
る。このとき、下向きのパルスは常に再生クロックφ
Ｊ，φＫの１／２周期のパルス幅であるが、上向きのパ
ルスはＥＦＭ信号と再生クロックφＪ，φＫの位相誤差
に応じて再生クロックφＪ，φＫの１周期の長さの範囲
内で変動する。
2を標準のレベルとして、ＥＦＭ信号波形の立上りまた
は立下りごとに、ＶＤＤレベルの上向のパルスと０ボル
トレベルの下向きのパルスノ２つのパルスが出力され
る。このとき、下向きのパルスは常に再生クロックφ
Ｊ，φＫの１／２周期のパルス幅であるが、上向きのパ
ルスはＥＦＭ信号と再生クロックφＪ，φＫの位相誤差
に応じて再生クロックφＪ，φＫの１周期の長さの範囲
内で変動する。
なお、排他時オア回路ＥＸＯＲ３は第２段のラッチ回路
Ｌ２の出力Ｓ２と第４段のラッチ回路Ｌ４の出力Ｓ４を
入力することによりＥＦＭ再生信号を出力する。
Ｌ２の出力Ｓ２と第４段のラッチ回路Ｌ４の出力Ｓ４を
入力することによりＥＦＭ再生信号を出力する。
位相誤差検出回路１６の出力信号ＶＯは、ローパスフィ
ルタ１８で平滑され、ＥＦＭ信号と再生クロックφＪ，
φＫの位相誤差に応じてVDD/2を中心に変動する直流電
圧に変換される。この直流電圧はＶＣＯ３０に入力され
る。ＶＣＯ３０はＬＣ発振回路で構成され、インバータ
４１は反転作用により発振を起こさせるものである。Ｖ
ＣＯ３０はバラクダイオード４２を具え、ピッチコント
ロール用ツマミ３４に連動するボリウム４４を介して与
えられる電圧により容量が変化されて、フリーラン周波
数が変化される。そして、ローパスフィルタ１８からの
電圧によって発振周波数が制御される。
ルタ１８で平滑され、ＥＦＭ信号と再生クロックφＪ，
φＫの位相誤差に応じてVDD/2を中心に変動する直流電
圧に変換される。この直流電圧はＶＣＯ３０に入力され
る。ＶＣＯ３０はＬＣ発振回路で構成され、インバータ
４１は反転作用により発振を起こさせるものである。Ｖ
ＣＯ３０はバラクダイオード４２を具え、ピッチコント
ロール用ツマミ３４に連動するボリウム４４を介して与
えられる電圧により容量が変化されて、フリーラン周波
数が変化される。そして、ローパスフィルタ１８からの
電圧によって発振周波数が制御される。
ＶＣＯ３０の出力信号は１／２分周回路４０で１／２分
周されて再生クロックφＪ，φＫで作成され、位相誤差
検出回路１６に帰還される。このようにして、ＥＦＭ信
号の１チャネルビット相当の周期を有し、かつＥＦＭ信
号に同期した再生クロックφＪ，φＫが得られるように
ＶＣＯ３０の発振周波数が制御される。
周されて再生クロックφＪ，φＫで作成され、位相誤差
検出回路１６に帰還される。このようにして、ＥＦＭ信
号の１チャネルビット相当の周期を有し、かつＥＦＭ信
号に同期した再生クロックφＪ，φＫが得られるように
ＶＣＯ３０の発振周波数が制御される。
第７図のクロック再生回路１４の動作を第８図に示す。
ラッチ回路Ｌ１，Ｌ３はクロックφＪのタイミングで、
ラッチ回路Ｌ２，Ｌ４はクロックφＫのタイミングでそ
れぞれ正確に駆動される。したがって、入力ＥＦＭ信号
ＳＯは位相の進み、遅れにかかわらず、クロックφＪの
タイミングでラッチ回路Ｌ１にラッチされる。同様に、
ラッチ回路Ｌ１の出力Ｓ１はクロックφＫでラッチ回路
Ｌ２にラッチされ、ラッチ回路Ｌ２の出力Ｓ２はクロッ
クφＪでラッチ回路Ｌ３にラッチされ、ラッチ回路Ｌ３
の出力Ｓ３はクロックφＫでラッチ回路Ｌ４にラッチさ
れる。このようにしてラッチ回路Ｌ２→Ｌ３→Ｌ４へは
常にクロックφＪ，φＫの半周期で位相差でＥＦＭ信号
が伝達されていく。
ラッチ回路Ｌ１，Ｌ３はクロックφＪのタイミングで、
ラッチ回路Ｌ２，Ｌ４はクロックφＫのタイミングでそ
れぞれ正確に駆動される。したがって、入力ＥＦＭ信号
ＳＯは位相の進み、遅れにかかわらず、クロックφＪの
タイミングでラッチ回路Ｌ１にラッチされる。同様に、
ラッチ回路Ｌ１の出力Ｓ１はクロックφＫでラッチ回路
Ｌ２にラッチされ、ラッチ回路Ｌ２の出力Ｓ２はクロッ
クφＪでラッチ回路Ｌ３にラッチされ、ラッチ回路Ｌ３
の出力Ｓ３はクロックφＫでラッチ回路Ｌ４にラッチさ
れる。このようにしてラッチ回路Ｌ２→Ｌ３→Ｌ４へは
常にクロックφＪ，φＫの半周期で位相差でＥＦＭ信号
が伝達されていく。
排他的オア回路ＥＸＯＲ２はラッチ回路Ｌ３，Ｌ４の出
力Ｓ３，Ｓ４を入力とするので、その出力がＰ２が
“１”となる時間幅は必らず一定で、クロックφＪ，φ
Ｋの半周期となる。一方、排他的オア回路ＥＸＯＲ１は
入力ＥＦＭ信号ＳＯとラッチ回路Ｌ１の出力Ｓ１とを入
力するので、その出力Ｐ１が“１”となる時間幅は入力
ＥＦＭ信号ＳＯの立ち上り、立ち下りとクロックφＪの
位相差に応じて、クロックφＪの１周期の時間内で変動
する。第８図の入力ＥＦＭ信号ＳＯで実線はちょうど位
相が合っている状態を示している。このとき、排他的オ
ア回路ＥＸＯＲ１の出力Ｐ１が“１”となる時間幅はク
ロックφＪ，φＫの半周期であるので、ＦＥＴ１，２の
中間点電圧ＶＯは、第８図に実線で示すように、上側の
パルスと下側のパルスが同じ幅となり、これを平滑して
得られるＶＣＯ３０の制御電圧はVDD/2となる。
力Ｓ３，Ｓ４を入力とするので、その出力がＰ２が
“１”となる時間幅は必らず一定で、クロックφＪ，φ
Ｋの半周期となる。一方、排他的オア回路ＥＸＯＲ１は
入力ＥＦＭ信号ＳＯとラッチ回路Ｌ１の出力Ｓ１とを入
力するので、その出力Ｐ１が“１”となる時間幅は入力
ＥＦＭ信号ＳＯの立ち上り、立ち下りとクロックφＪの
位相差に応じて、クロックφＪの１周期の時間内で変動
する。第８図の入力ＥＦＭ信号ＳＯで実線はちょうど位
相が合っている状態を示している。このとき、排他的オ
ア回路ＥＸＯＲ１の出力Ｐ１が“１”となる時間幅はク
ロックφＪ，φＫの半周期であるので、ＦＥＴ１，２の
中間点電圧ＶＯは、第８図に実線で示すように、上側の
パルスと下側のパルスが同じ幅となり、これを平滑して
得られるＶＣＯ３０の制御電圧はVDD/2となる。
これに対し、クロックφＪ，φＫに対して、入力ＥＦＭ
信号ＳＯの周波数が低下すると、第８図に破線で示すよ
うに、入力ＥＦＭ信号ＳＯは位相が遅れてくるので、排
他的オア回路ＥＸＯＲ１の出力Ｐ１が“１”となる時間
幅は短くなる。このとき、排他的オア回路ＥＸＯＲ２の
出力Ｐ２が“１”となっている時間幅は、クロックφ
Ｊ，φＫの半周期のままであるので、ＦＥＴ１，２の出
力ＶＯは上側のパルス下側がパルスより時間軸が短くな
る。したがって、ＶＣＯ３０の制御電圧は０の方向へ下
降し、ＶＣＯ３０の発振周波数は低下し、入力ＥＦＫ信
号ＳＯの周波数低下に追従するようになる。
信号ＳＯの周波数が低下すると、第８図に破線で示すよ
うに、入力ＥＦＭ信号ＳＯは位相が遅れてくるので、排
他的オア回路ＥＸＯＲ１の出力Ｐ１が“１”となる時間
幅は短くなる。このとき、排他的オア回路ＥＸＯＲ２の
出力Ｐ２が“１”となっている時間幅は、クロックφ
Ｊ，φＫの半周期のままであるので、ＦＥＴ１，２の出
力ＶＯは上側のパルス下側がパルスより時間軸が短くな
る。したがって、ＶＣＯ３０の制御電圧は０の方向へ下
降し、ＶＣＯ３０の発振周波数は低下し、入力ＥＦＫ信
号ＳＯの周波数低下に追従するようになる。
逆に、クロックφＪ，φＫに対して、入力ＥＦＭ信号Ｓ
Ｏの周波数が上昇すると、第８図に点線で示すように、
入力ＥＦＭ信号ＳＯは位相が進んでくるので、排他的オ
ア回路ＥＸＯＲ２の出力Ｐ２が“１”となる時間は長く
なる。このとき、排他的オア回路ＥＸＯＲ２の出力Ｐ２
が“１”となっている時間幅は、クロックφＪ，φＫの
半周期のままであるので、ＦＥＴ１，２の出力ＶＯは上
側のパルスが下側のパルスより、時間幅が長くなる。し
たがって、ＶＣＯ３０の制御電圧はＶＤＤの方向へ上昇
し、ＶＣＯ３０の発振周波数は上昇し、入力ＦＥＭ信号
ＳＯの周波数上昇に追従するようになる。
Ｏの周波数が上昇すると、第８図に点線で示すように、
入力ＥＦＭ信号ＳＯは位相が進んでくるので、排他的オ
ア回路ＥＸＯＲ２の出力Ｐ２が“１”となる時間は長く
なる。このとき、排他的オア回路ＥＸＯＲ２の出力Ｐ２
が“１”となっている時間幅は、クロックφＪ，φＫの
半周期のままであるので、ＦＥＴ１，２の出力ＶＯは上
側のパルスが下側のパルスより、時間幅が長くなる。し
たがって、ＶＣＯ３０の制御電圧はＶＤＤの方向へ上昇
し、ＶＣＯ３０の発振周波数は上昇し、入力ＦＥＭ信号
ＳＯの周波数上昇に追従するようになる。
以上のようにクロック再生回路１４は動作する。
第７図において、ＶＣＯ３２は前記ＶＣＯ３０と同様に
構成され、ピッチコントロール用ツマミ３４に連動する
ボリウム４４を介してバラクタダイオード４６に与えら
れる電圧により制御され、ＶＣＯ３０のフリーラン周波
数と同じ周波数に発振周波数が設定される。したがっ
て、ピッチコントロールを行なうときは、ピッチコント
ロール用ツマミ３４で設定された周波数の基準クロック
がＶＣＯ３２から出力され、この基準クロックがスイッ
チ３６および１／２分周回路３７を介して位相比較器２
５に入力され再生クロック２２の位相がこの基準クロッ
クに一致するようにディスク回転ＰＬＬサーボが働く。
そして、このときクロック再生回路１４のＶＣＯ３０は
フリーラン周波数がＶＣＯ３２基準クロックと等しい周
波数に設定されているので、ＰＬＬ回路は安定にロック
状態が得られる。したがって、広い範囲にわたって安定
にピッチを可変することができる。
構成され、ピッチコントロール用ツマミ３４に連動する
ボリウム４４を介してバラクタダイオード４６に与えら
れる電圧により制御され、ＶＣＯ３０のフリーラン周波
数と同じ周波数に発振周波数が設定される。したがっ
て、ピッチコントロールを行なうときは、ピッチコント
ロール用ツマミ３４で設定された周波数の基準クロック
がＶＣＯ３２から出力され、この基準クロックがスイッ
チ３６および１／２分周回路３７を介して位相比較器２
５に入力され再生クロック２２の位相がこの基準クロッ
クに一致するようにディスク回転ＰＬＬサーボが働く。
そして、このときクロック再生回路１４のＶＣＯ３０は
フリーラン周波数がＶＣＯ３２基準クロックと等しい周
波数に設定されているので、ＰＬＬ回路は安定にロック
状態が得られる。したがって、広い範囲にわたって安定
にピッチを可変することができる。
前記実施例ではＶＣＯ３０のフリーラン周波数をＶＣＯ
３２の発振周波数に一致させるようにしたが、必ずしも
このようにする必要はなく、少くとも基準クロック周波
数がＰＬＬ制御ループのホールインレンジ、ロックレン
ジに含まれるようにＶＣＯ３０のフリーラン周波数を変
化させればよい。
３２の発振周波数に一致させるようにしたが、必ずしも
このようにする必要はなく、少くとも基準クロック周波
数がＰＬＬ制御ループのホールインレンジ、ロックレン
ジに含まれるようにＶＣＯ３０のフリーラン周波数を変
化させればよい。
以上説明したように、この発明によれば、基準クロック
の周波数に追従させて再生クロック回路の第１の可変ク
ロック発生手段のフリーラン周波数を変化させるように
したので、基準クロックの周波数を広い範囲で変化させ
てもディスク回転サーボのロック状態を安定に得ること
ができ、広い範囲で安定にしかも簡単な構成でピッチを
可変することができ、カラオケ装置等に有効に利用する
ことができる。
の周波数に追従させて再生クロック回路の第１の可変ク
ロック発生手段のフリーラン周波数を変化させるように
したので、基準クロックの周波数を広い範囲で変化させ
てもディスク回転サーボのロック状態を安定に得ること
ができ、広い範囲で安定にしかも簡単な構成でピッチを
可変することができ、カラオケ装置等に有効に利用する
ことができる。
また、この発明によれば、固定クロックと第２の可変ク
ロックのうちいずれか一方をクロック選択手段で選択し
て基準クロックとして用いるようにし、標準ピッチ時は
固定クロック発生手段から安定発振される固定クロック
を基準クロックとして用いるので、標準ピッチ時のピッ
チ精度を確保することができる。
ロックのうちいずれか一方をクロック選択手段で選択し
て基準クロックとして用いるようにし、標準ピッチ時は
固定クロック発生手段から安定発振される固定クロック
を基準クロックとして用いるので、標準ピッチ時のピッ
チ精度を確保することができる。
また、再生ピッチの指示を、操作量に対応した値に標準
ピッチから略々連続的に可変指示する再生ピッチ指示操
作手段で行ない、この再生ピッチ指示操作手段で標準の
再生ピッチが指示された時はクロック選択手段を固定ク
ロックを選択する状態に制御し、標準の再生ピッチ以外
のピッチが指示された時はクロック選択手段を第２の可
変クロックを選択する状態に制御するようにしたので、
クロック選択が自動化され、クロック選択とピッチ設定
を個別に操作で行なう場合に比べて操作を簡単にするこ
とができる。
ピッチから略々連続的に可変指示する再生ピッチ指示操
作手段で行ない、この再生ピッチ指示操作手段で標準の
再生ピッチが指示された時はクロック選択手段を固定ク
ロックを選択する状態に制御し、標準の再生ピッチ以外
のピッチが指示された時はクロック選択手段を第２の可
変クロックを選択する状態に制御するようにしたので、
クロック選択が自動化され、クロック選択とピッチ設定
を個別に操作で行なう場合に比べて操作を簡単にするこ
とができる。
また、再生ピッチの指示を再生ピッチ指示操作手段の操
作量により標準のピッチから連続的の可変指示するとと
もに、基準クロックの選択を標準ピッチの指示位置を境
に切換えるようにしたので、固定クロックの周波数と第
２の可変クロックの周波数が大きく異なった状態でこれ
らの選択が切換えられることなく、クロック再生のため
のＰＬＬ制御がホールドインレンジを外れてクリックノ
イズを発生したり音声信号が途切れたるするのを防止す
ることができる。
作量により標準のピッチから連続的の可変指示するとと
もに、基準クロックの選択を標準ピッチの指示位置を境
に切換えるようにしたので、固定クロックの周波数と第
２の可変クロックの周波数が大きく異なった状態でこれ
らの選択が切換えられることなく、クロック再生のため
のＰＬＬ制御がホールドインレンジを外れてクリックノ
イズを発生したり音声信号が途切れたるするのを防止す
ることができる。
第１図は、この発明の一実施例を示すブロック図であ
る。 第２図は、従来におけるＣＤプレーヤのディスク回転制
御回路を示すブロック図である。 第３図は、第２図の制御回路の特性を示す線図である。 第４図乃至第６図は、第１図のディスク回転制御回路の
特性が変化する様子を示す線図である。 第７図は、第１図のディスク回転制御回路の詳細例を示
す回路図である。 第８図は、第７図のクロック再生回路１４の動作波形図
である。 １４……クロック再生回路、２４……水晶発振子（固定
クロック発生手段）、３０……クロック再生回路１４内
ＶＣＯ（第１の可変クロック発生手段）、３２……基準
クロック発生用ＶＣＯ（第２の可変クロック発生手
段）、３４……ピッチコントロール用ツマミ（再生ピッ
チ指示操作手段）、３６……基準クロック切替用スイッ
チ（クロック選択手段）、３７……第１の可変クロック
フリーラン周波数制御手段、３９……第２の可変クロッ
ク発振周波数制御手段、４２……フリーラン周波数可変
用バラクタダイオード、４４……ピッチコントロール用
ボリウム、４６……基準クロック周波数可変用バラクタ
ダイオード。
る。 第２図は、従来におけるＣＤプレーヤのディスク回転制
御回路を示すブロック図である。 第３図は、第２図の制御回路の特性を示す線図である。 第４図乃至第６図は、第１図のディスク回転制御回路の
特性が変化する様子を示す線図である。 第７図は、第１図のディスク回転制御回路の詳細例を示
す回路図である。 第８図は、第７図のクロック再生回路１４の動作波形図
である。 １４……クロック再生回路、２４……水晶発振子（固定
クロック発生手段）、３０……クロック再生回路１４内
ＶＣＯ（第１の可変クロック発生手段）、３２……基準
クロック発生用ＶＣＯ（第２の可変クロック発生手
段）、３４……ピッチコントロール用ツマミ（再生ピッ
チ指示操作手段）、３６……基準クロック切替用スイッ
チ（クロック選択手段）、３７……第１の可変クロック
フリーラン周波数制御手段、３９……第２の可変クロッ
ク発振周波数制御手段、４２……フリーラン周波数可変
用バラクタダイオード、４４……ピッチコントロール用
ボリウム、４６……基準クロック周波数可変用バラクタ
ダイオード。
Claims (1)
- 【請求項１】ＣＤから再生されたＥＦＭ信号と第１の可
変クロック発生手段から発生された第１の可変クロック
とを位相比較し、その比較結果に基づいて当該第１の可
変クロックの発振周波数を可変制御し、この第１の可変
クロックに基づいて前記ＥＦＭ信号の再生クロックを作
成し、この再生クロックと所定の基準クロックとを位相
比較し、この比較結果に基づいてディスクモータを当該
基準クロックに対応した速度に制御するＣＤプレーヤに
おいて、 前記基準クロックを発生する手段を、標準の再生ピッチ
に相当する周波数の固定クロックを安定発振させる固定
クロック発生手段と、この固定クロックの近傍で周波数
が変化する第２の可変クロックを発生させる第２の可変
クロック発生手段と、これら固定クロックと第２の可変
クロックのうちのいずれか一方を選択して前記基準クロ
ックとして出力するクロック選択手段とで構成するとと
もに、 再生ピッチを操作量に対応した値に前記標準のピッチか
ら略々連続的に可変指示する再生ピッチ指示操作手段
と、この再生ピッチ指示操作手段で前記標準の再生ピッ
チが指示された時は前記クロック選択手段を前記固定ク
ロックを選択する状態に制御し、当該標準の再生ピッチ
以外のピッチが指示された時は当該クロック選択手段を
前記第２の可変クロックを選択する状態に制御するクロ
ック選択制御手段と、前記再生ピッチ指示操作手段で前
記標準の再生ピッチ以外のピッチが指示された時に前記
第２の可変クロック発生手段の発振周波数を当該指示さ
れた再生ピッチに相当する周波数に可変制御する第２の
可変クロック発振周波数制御手段と、前記再生ピッチ指
示操作手段で指示された再生ピッチにおける前記第１の
可変クロックの発振周波数が少くとも前記第１の可変ク
ロック発生手段のホールドインレンジに含まれるように
当該第１の可変クロック発生手段のフリーラン周波数を
当該指示された再生ピッチに応じて可変制御する第１の
可変クロックフリーラン周波数制御手段とをさらに具備
してなる ＣＤプレーヤのピッチコントロール回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045479A JPH0619911B2 (ja) | 1985-03-06 | 1985-03-06 | Ｃｄプレ−ヤのピツチコントロ−ル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045479A JPH0619911B2 (ja) | 1985-03-06 | 1985-03-06 | Ｃｄプレ−ヤのピツチコントロ−ル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61204872A JPS61204872A (ja) | 1986-09-10 |
| JPH0619911B2 true JPH0619911B2 (ja) | 1994-03-16 |
Family
ID=12720530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60045479A Expired - Fee Related JPH0619911B2 (ja) | 1985-03-06 | 1985-03-06 | Ｃｄプレ−ヤのピツチコントロ−ル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619911B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257676A (ja) * | 1986-04-30 | 1987-11-10 | Pioneer Electronic Corp | コンパクトデイスクプレ−ヤ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634308B2 (ja) * | 1984-02-16 | 1994-05-02 | 松下電器産業株式会社 | デイジタルオ−デイオデイスク再生装置 |
| JPS6111973A (ja) * | 1984-06-27 | 1986-01-20 | Toshiba Corp | 自己同期クロツク再生位相同期制御回路 |
-
1985
- 1985-03-06 JP JP60045479A patent/JPH0619911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61204872A (ja) | 1986-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007182B1 (ko) | 고속 액세스 시간을 가진 광 디스크 레코드 플레이어 | |
| US6909678B2 (en) | Method of consecutive writing on recordable disc | |
| KR100260066B1 (ko) | 디스크 재생 장치 | |
| KR100414628B1 (ko) | Ｐｌｌ 회로 | |
| US20050174911A1 (en) | Delay signal generation device and recording pulse generation device | |
| KR100585899B1 (ko) | Ｐｌｌ 회로 | |
| US20080290916A1 (en) | System Clock Generation Circuit | |
| KR100545979B1 (ko) | Ｐｌｌ 회로 및 데이터 기록 제어 장치 | |
| US20080292629A1 (en) | System Clock Generation Circuit | |
| JPH0619911B2 (ja) | Ｃｄプレ−ヤのピツチコントロ−ル回路 | |
| JPH11317018A (ja) | ディスク再生装置及びｒｆアンプ制御回路 | |
| JP2952974B2 (ja) | デイスク装置 | |
| JPH09115238A (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| US6081492A (en) | Disc player reproduction circuit with reproduction speed dependent VFO | |
| JP2595091B2 (ja) | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 | |
| JP2564260B2 (ja) | クロツク生成回路 | |
| JPH0757384A (ja) | ディスクプレーヤ | |
| KR0164511B1 (ko) | 콤팩트 디스크 플레이어 시스템의 가변속 재생회로 | |
| JPH11328841A (ja) | 制御装置 | |
| KR20000002025A (ko) | 디스크 스핀들 모터 제어장치 및 제어방법 | |
| JPH0734538Y2 (ja) | Ｐｌｌ回路 | |
| JPH0652629A (ja) | 回転速度エラー検出回路 | |
| JPH1131364A (ja) | 記録再生制御方法及び記録再生回路 | |
| JPH10340544A (ja) | Ｐｌｌ回路 | |
| JPH06309810A (ja) | クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |