JP2563545B2 - 各階に配置されたエレベータ用指定登録及び表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、目的地指定が即座に割り当てられるエレベ
ータ用の、各階に配置された指定登録及び表示装置に係
わり、これらの装置は所望の目的階を指す指定の入力用
であるキーボードと、指定メモリと、表示パネルとを各
々有し、表示パネルには少なくとも、選択された目的階
を知らせる第一の表示エレメントが配置されており、そ
の際キーボード並びに第一の表示エレメントと接続され
た第一の制御回路が設置されており、この回路によって
第一の表示エレメントは指定入力時に能動化され得る。

米国特許第3 493 922号によって、エレベータケージ
内に配置された指定登録及び表示装置が公知であり、こ
の装置はケージ指定入力用のテンキーと、選択された階
を表示する表示パネルとを有する。入力された指定が記
憶され、かつ制御装置に転送され得るためには、補助的
な登録キーが所定時間内に操作されなければならない。
登録キーは上記所定時間内に操作されないとその後発光
し、この信号が無視された場合、入力された指定は更に
別の所定時間の経過後自動的に取り消される。指定は、
例えば誤って、あるいは勘違いで入力した場合に別の補
助キーで取り消すこともできる。上記から明らかなよう
に、この指定登録装置での指定入力では乗客にかなりの
注意深さが要求され、また特に指定が誤って、あるいは
不注意に入力された場合にも入力された個々の指定毎に
多大の時間が浪費され、従って複数の乗客が同時に乗り
込んだ場合互いに邪魔し合う厄介な事態が出来する恐れ
が有る。

ヨーロッパ特許公開第0 246 395号によって公知であ
るエレベータ用群制御装置でも、テンキーを有する指定
登録装置が設置されている。しかしこの例では、指定登
録装置は各階に配置されており、一方エレベータケージ
内に指定入力用の押しボタンは設置されていない。上記
指定登録装置によって所望の目的階を指す指定が入力さ
れ得、その際該指定は入力階を明示する階指定としてエ
レベータの階指定メモリに記憶され、かつ目的階を明示
するケージ指定としてエレベータのケージ指定メモリに
記憶される。指定の入力がより簡単かつ迅速に行なわれ
るように、この指定登録装置は最初に述べた先行技術に
おいて設置される登録キーの替わりに時間制限回路を有
し、この回路は一番目の数字が入力されると能動化され
て、指定の二番目の数字が所定時間内に入力されなけれ
ばならないという制約をもたらし、その際入力された指
定は上記所定時間の経過後自動的に登録される。しかし
その場合、時間制限が無視されると指定の誤入力が起こ
り得る。

上述の群制御装置は、マイクロプロセッサの形態の計
算デバイス並びに比較装置を各エレベータにつき１個ず
つ有する。計算デバイスは指定登録直後にエレベータ固
有のデータから、全乗客の平均待ち時間に対応する、応
答コストとも呼称される和を計算する。その後直ちに全
エレベータの応答コストが比較されて、最小の応答コス
トを有するエレベータが見出だされ、このエレベータに
当該指定が割り当てられる。階で指定が入力されると階
指定の外に、所望の目的階を明示するケージ指定も記憶
されるので、応答コスト計算の際にはケージ指定が考慮
に加えられ得、その結果比較によって見出だされるケー
ジは入力階への到達にも目的階への到達にも最適のケー
ジである。

階指定及びケージ指定が各階乃至ケージ内に配置され
た指定入力用押しボタンによって従来のように入力され
る群制御装置の場合、乗客は目的地に達するのに２回ボ
タンを押さなければならない。従って、制御装置は乗客
所望の行き先を比較的遅く認識し、そのため該行き先は
当該階指定の割り当てにおいて考慮され得ない。即ち、
割り当て過程で見出だされるケージは当該階指定のため
には最適であっても、計算の時点で未知である行き先の
ためには通常最適でない。それにもかかわらず比較的良
い結果を得るためには、例えばヨーロッパ特許第0 032
213号でのように階指定に関する計算及び割り当てが、
当該階への停止のための減速を開始するべく駆動制御装
置への引き継ぎが行なわれなければならない時点まで延
期される。この過程は、割り当てられたケージが階で待
つ乗客に、例えば当該エレベータドア上方に配置された
方向インジケータの発光と、場合によっては音声信号と
により該ケージの到着直前になって初めて知らされ得る
という制約をもたらす。その場合、複数基のエレベータ
を有する比較的大型の設備では乗客にとって問題が生じ
得、なぜなら指示を確認して、指示されたエレベータに
適時に赴くのに比較的僅かな時間しか残されていないか
らである。

本発明は、冒頭に述べたような指定登録及び表示装置
であって、指定の登録が所与の時間と関連付けられてお
らず、また誤入力がより良く識別及び排除され得る一
方、指定入力直後に選出されたケージが乗客に対して即
座に、かつ明瞭に告知され得る指定登録及び表示装置の
提供を目的とする。

この目的は、特許請求の範囲第１項にその特徴を記し
た本発明によって達成される。その際、指定の入力は、
キーボードと接続された近接スイッチが能動化されて初
めて可能である。近接スイッチが動作しなくなると遅延
回路によって、入力された指定は自動的に登録される。
表示パネル内に配置された、誤入力を知らせる第二の表
示エレメントは第二の制御回路によって能動化され、こ
の制御回路は同時に誤入力の自動取り消しも行なう。同
じく表示パネル内に配置された、選出されたエレベータ
を知らせる第三の表示エレメント並びに選出されたエレ
ベータが操作されたキーボードに対して取る位置を知ら
せる第四及び第五の表示エレメントは、更に別の制御回
路を介して群制御装置と接続されている。指定の割り当
ての際、第三の表示エレメントと第四あるいは第五の当
該表示エレメントとが能動化され、能動化されたこれら
のエレメントは既に指定入力時に能動化された、選択さ
れた目的階を知らせる第一の表示エレメントと共に発光
する。

本発明によって得られる長所は、指定入力後に登録キ
ーも修正キーも押される必要が無く、その結果時間が節
約され得、かつ乗客にとって入力が容易となるという点
である。所定の入力時間が必要でないため、乗客の希望
がより良く適えられ、また誤って入力された指定の登録
が回避される。表示に関して得られる長所は、存在しな
い階が入力された場合対応する番号ではなく、乗客に比
較的印象深く誤入力を示唆する記号が表示されることで
ある。選出されたエレベータ、並びに該エレベータの位
置を知らせる表示エレメントが登録装置の表示パネル内
に配置されることによって、乗客は指定入力直後に発光
する当該記号の確認を強制され、それによって乗客は、
選出されたエレベータへと適時に赴くことができる。

本発明を、添付図面に示した具体例に基づき以下に詳
述する。

第１図によれば、例えば１桁及び２桁の指定用として
設計された指定登録及び表示装置はキーボード20から成
り、このキーボード20は所望の目的階までの運行を求め
る指定の入力用に数字１〜９及び０の10個のキーを有す
る。これらのキーは第一のAND素子21.1〜21.9、21.0の
第一の入力に接続されており、AND素子21.1〜21.9、21.
0の出力は、一番目に入力された数字を記憶するキーメ
モリ23.1〜23.9、23.0のセット入力Ｓに接続されてい
る。上記キーは更に第二のAND素子22.1〜22.9、22.0の
第一の入力にも接続されており、AND素子22.1〜22.9、2
2.0の出力は、二番目に入力された数字を記憶するキー
メモリ24.1〜24.9、24.0のセット入力Ｓに接続されてい
る。キーメモリとしては、例えばＲ−Ｓフリップフロッ
プが用いられ得る。全キーメモリの出力Ｑは組み合わせ
論理デバイス25の入力に接続されており、組み合わせ論
理デバイス25の出力は第三のAND素子26.0、26.1、…
…、26.nの第一の入力に接続されており、更にAND素子2
6.0、26.1、……、26.nは出力側で、例えばＲ−Ｓフリ
ップフロップの形態である、階に関連する指定メモリ2
7.0、27.1、……、27.nのセット入力Ｓに接続されてい
る。組み合わせ論理デバイス25は、１桁の指定が入力さ
れた場合は１桁番号の階に関連する指定メモリ27.0、2
7.1、……、27.9のうちの１個が、また２桁の指定が入
力された場合は２桁番号の階に関連する指定メモリ27.1
0、……、27.nのうちの１個がセットされるように動作
する。例えば目的階として階１及び13を指す指定が入力
される場合、組み合わせ論理デバイス25は方程式 を満たさなければならず、その際入力変数１′、２′、
３′、……は一番目に入力された数字、１″、２″、
３″、……は二番目に入力された数字を意味し、また出
力変数１、13は選択された目的階を表す。指定メモリ2
7.0、27.1、……、27.nの走査、並びに指定の群制御装
置（第３図）への転送は、ヨーロッパ特許公開第0 246
395号により公知である指定登録装置の場合と同様に実
現される。

符号28によって示した、例えば容量型検出原理に従っ
て動作する近接スイッチは、乗客の手がキーボード20に
近付くと能動化される。近接スイッチ28は出力側で、３
個の入力を有する第四のAND素子29の第一の入力に接続
されており、その際第四のAND素子29の出力は、各々２
個の入力を有する第五、第六及び第七のAND素子30.1、3
0.2、30.3の各一方の入力に接続され、かつ後段に詳述
する遅延回路31にも接続されている。第五のAND素子30.
1の出力は第一のAND素子21.1〜21.9、21.0の第二の入力
に接続されており、第六のAND素子30.2の出力は第二のA
ND素子22.1〜22.9、22.0の第二の入力に接続されてい
る。

遅延回路31は、第一及び第二の遅延素子32、33と、モ
ノフロップ34と、第一及び第二のNOT素子35、36と、各
々２個の入力を有する第一、第二及び第三のAND素子3
7、38、39とから成る。第一の遅延素子32の入力は第四
のAND素子29の出力と接続され、かつ第一のNOT素子35を
介して第一のAND素子37の一方の入力に接続されてお
り、その際第一のAND素子37の他方の入力は第一の遅延
素子32の出力と接続されている。第一のAND素子37の出
力は第三のAND素子39の一方の入力を介してモノフロッ
プ34の入力に接続されており、モノフロップ34の出力は
第二の遅延素子33の入力に接続され、かつ第二のNOT素
子36を介して第二のAND素子38の一方の入力に接続され
ている。第一のAND素子37の出力はまた、２個の入力を
有する更に別のAND素子40の一方の入力に接続されてお
り、AND素子40の出力は第三のAND素子26.0、26.1、…
…、26.nの第二の入力に接続されている。第二の遅延素
子33の出力は更に別のNOT素子41を介して第四のAND素子
29の第二の入力に接続され、また第二のAND素子38の他
方の入力にも接続されており、第二のAND素子38の出力
は、２個の入力を有するOR素子42を介してキーメモリ2
3、24のリセット入力Ｒに接続されている。

キーボード20のキーはOR素子43を介して第七のAND素
子30.3の他方の入力に接続されており、第七のAND素子3
0.3の出力は、更に別の遅延素子44を介してＲ−Ｓフリ
ップフロップ45のセット入力Ｓに接続されている。Ｒ−
Ｓフリップフロップ45の出力及びＱは、第五及び第六
のAND素子30.1、30.2の他方の入力に接続されている。
Ｒ−Ｓフリップフロップ45のリセット入力Ｒは遅延回路
31の第一のAND素子37の出力と接続されている。

符号50で示した第一の表示エレメントは、発光ダイオ
ードによって構成された第一及び第二の７セグメントイ
ンジケータ51、52から成り、これらのインジケータ51、
52によって指定入力時、選択された目的階が１桁あるい
は２桁の十進数の形態で表示され得る。第一の表示エレ
メント50と接続された第一の制御回路53は、第一及び第
二の符号化回路54、55と、NOT素子56と、第一、第二及
び第三のトライステートバッファ57、58、59とから成
る。第一の符号化回路54は、入力側では一番目に入力さ
れた数字を記憶するキーメモリ23.1〜23.9、23.0の出力
Ｑと接続され、出力側では第一のトライステートバッフ
ァ57を介して第一の７セグメントインジケータ51に、ま
た第二のトライステートバッファ58を介して第二の７セ
グメントインジケータ52に接続されている。第二の符号
化回路55は、入力側では二番目に入力された数字を記憶
するキーメモリ24.1〜24.9、24.0の出力Ｑと接続され、
出力側では第三のトライステートバッファ59を介して第
一の７セグメントインジケータ51に接続されている。符
号化回路54、55は、入力に付与された₁₀C₁コード（１ア
ウトオブ10コード）を７セグメントインジケータ51、52
に適したコードに公知方法で変換する。第二及び第三の
トライステートバッファ58、59の能動化端子は後段に詳
述する第二の制御回路61と接続され、かつNOT素子56を
介して第一のトライステートバッファ57の能動化端子と
接続されている。

誤りの指定入力を知らせる二重疑問符の形状の第二の
表示エレメント60も複数個の発光ダイオードによって構
成されており、これらの発光ダイオードは第二の制御回
路61によって能動化され得る。第二の制御回路61は、各
々２個の入力を有する第一及び第二のOR素子62、63と、
２個の入力を有するAND素子64と、NOT素子65と、二桁カ
ウンタ66と、モノフロップ67とから成る。二桁カウンタ
66のクロック入力Ｔは第一のOR素子62の出力と接続され
ており、第一のOR素子62の入力は第五及び第六のAND素
子30.1、30.2の出力と接続されている。カウンタ66の転
送出力Ｃは第二のOR素子63の一方の入力に接続されてお
り、第二のOR素子63の出力はモノフロップ67の入力と、
OR素子42の他方の入力とに接続されている。モノフロッ
プ67の出力は第二の表示エレメント60に接続され、かつ
NOT素子65を介して第四のAND素子29の第三の入力と、遅
延回路31の第三のAND素子39の他方の入力と、AND素子40
の他方の入力とに接続されている。AND素子64の一方の
入力はカウンタ66の第二の段のデータ出力Ｚと、また他
方の入力はNOR素子46の出力と接続されており、NOR素子
46の入力は組み合わせ論理デバイス25の出力と接続され
ている。二桁カウンタ66は更にリセット入力Ｒを介して
遅延回路31の第一のAND素子37の出力と接続され、また
第二の段のデータ出力Ｚを介して第一の制御回路53の第
二及び第三のトライステートバッファ58、59の能動化端
子に接続されている。

第１図に基づきこれまで説明した指定登録及び表示装
置は、次のように機能する。

乗客の手がキーボード20に近付く際、近接スイッチ28
は上記手の接近の間論理状態“1"の信号を発生するもの
とする（第2a図、時点Ｉ）。最初は第四のAND素子29の
その他の入力も“1"であると仮定すると、第五、第六及
び第七のAND素子30.1、30.2、30.3の一方の入力は“1"
にセットされる。Ｒ−Ｓフリップフロップ45がセットさ
れないので該フリップフロップ45の一方の出力は状態
“1"を有し、その結果第一のAND素子21.1〜21.9、21.0
が指定の入力のためにロック解除される。目的階として
例えば階13を指す指定が入力される場合、まず数字１の
キーが操作され、その際短いパルスが発生され、キーメ
モリ23.1が第一のAND素子21.1を介してセットされる。
遅延素子44によって規定された遅延の後Ｒ−Ｓフリップ
フロップ45がセットされ、その結果該フリップフロップ
45の他方の出力Ｑは状態“1"を取る（第2a図、時点I
I）。それによって第二のAND素子22.1〜22.9、22.0がロ
ック解除され、かつ第一のAND素子21.1〜21.9、21.0は
ロックされ、その結果数字３のキーが操作されると関連
するキーメモリ24.3が第二のAND素子22.3を介してセッ
トされる。従って、組み合わせ論理デバイス25は入力変
数１′及び３″と、階13に関連する指定メモリ27.13に
付与される出力変数13とを有する。数字１入力の際、ま
ず第一のトライステートバッファ57しか能動化されない
ので、右手に配置された７セグメントインジケータ51が
対応して発光する。数字３が入力され、かつカウンタ66
の第二の段のデータ出力Ｚから信号“1"が送られてくる
と第一のトライステートバッファ57は動作しなくなり、
その一方で第二及び第三のトライステートバッファ58、
59が能動化され、その結果今や左手に配置された第二の
７セグメントインジケータ52が数字１を表示し、右手に
配置された第一の７セグメントインジケータ51は数字３
を表示する。乗客が手をキーボード20から遠ざけると、
近接スイッチ28並びに第一の遅延素子32の出力信号の立
ち下がり区間によって遅延回路31の第一のAND素子37の
出力に第一のパルスが発生され、このパルスによって第
三のAND素子26.0、26.1、……、26.nがロック解除さ
れ、階13に関連する指定メモリ27.13がセットされる
（第2a図、時点III）。同時に、カウンタ66及びＲ−Ｓ
フリップフロップ45がリセットされ、かつモノフロップ
34が切り替えられる。例えば２秒である、モノフロップ
34がオン状態に切り替えられる時間の間指定の入力は不
可能であり、なぜなら第四のAND素子29がNOT素子41を介
してロックされるからである。モノフロップ34並びに第
二の遅延素子33の出力信号の立ち下がり区間によって遅
延回路31の第二のAND素子38の出力に第二のパルスが発
生され、このパルスによって総てのキーメモリ23、24が
リセットされ、その際入力された指定の表示は消え、阻
止されていた指定入力が再び可能となる（第2a図、時点
IV）。

今、乗客が２桁の数を入力した後、その手を予めキー
ボード20から遠ざけることなく更に別のキーを操作する
ものとする。この場合、カウンタ66の転送出力Ｃに信号
“1"が現れ、その結果キーメモリ23、24がリセットさ
れ、指定の表示は消える。同時に、第二の制御回路61の
モノフロップ67が切り替えられ、それによって第二の表
示エレメント60が能動化されて、誤りの指定入力が告知
される（第2b図、時点Ｖ）。そのうえ、素子65、29、3
0.1、30.2、30.3を介して新たな指定入力が阻止され
る。転送信号の持続時間によって規定された遅延の後、
先に述べたようにAND素子37の出力に第一のパルスが発
生され、このパルスによってＲ−Ｓフリップフロップ45
及びカウンタ66がリセットされ、その際転送信号は消滅
する（第2b図、時点VI）。この時、AND素子39、40がロ
ックされることによって、遅延回路31のモノフロップ34
が切り替えられ、乃至指定メモリ27がセットされるよう
な事態は防止される。例えば1/2秒である、モノフロッ
プ67がオン状態に切り替えられる時間の後、第二の表示
エレメント60はもはや発光せず、指定の入力が再び可能
となる（第2b図、時点VII）。

存在しない階を指す２桁の数が入力された場合NOR素
子46の出力は状態“1"に留まり、なぜなら組み合わせ論
理デバイス25が存在しない階に関連する出力を有しない
からである。同時に、カウンタ66の第二の段のデータ出
力Ｚに信号“1"が現れ、その結果モノフロップ67が切り
替えられ、上述と同様の過程が進行する（第2b図、時点
Ｖ、VI、VII）。存在する階の番号である１桁あるいは
２桁の数を勘違いで入力した場合は、乗客はその入力を
１個乃至２個の任意のキーを操作することによって取り
消し得、その際やはり先に述べた過程が進行する。

第３図において、一つのエレベータ群の３基のエレベ
ータＡ、Ｂ、Ｃの、或る階に配置されたシャフトドアを
符号70によって示す。シャフトドア70同士の間に指定登
録及び表示装置AB、BCが設置されており、これらの装置
AB、BCは後段に詳述する制御回路71、72を介してエレベ
ータＡ、Ｂ、Ｃに関連するマイクロコンピュータシステ
ム73a、73b、73cと接続されており、マイクロコンピュ
ータシステム73a、73b、73cはヨーロッパ特許公開第0 2
46 395号により公知である群制御装置を構成する。一方
の制御回路71は、３個のアドレスデコーダ74と、３個の
モノフロップ75と、各々２個の入力を有する３個のAND
素子76と、２個の入力を有する１個のOR素子77とから成
る。他方の制御回路72は３個のAND素子78並びに１個のO
R素子79のみから成り、これらの素子78、79も各々２個
の入力を有する。アドレスデコーダ74は入力側で、関連
するマイクロコンピュータシステム73a、73b、73cのア
ドレスバスab及び構成要素ロック解除ラインceとそれぞ
れ接続されている。出力側では、アドレスデコーダ74は
モノフロップ75の入力に接続されており、モノフロップ
75の出力はAND素子76の各一方の入力に接続されてい
る。AND素子76の他方の入力は、一方の指定登録及び表
示装置ABのモノフロップ34（第１図）の出力と接続され
ている。モノフロップ75の出力はAND素子78の各一方の
入力にも接続されており、その際AND素子78の他方の入
力は他方の指定登録及び表示装置BCのモノフロップ34
（第１図）の出力と接続されている。AND素子76、78の
出力は表示エレメントと接続されており、これについて
は第４図〜第６図に基づき後段に詳述する。制御回路7
1、72は好ましくは、指定登録及び表示装置AB乃至BC内
に組み込まれている。指定登録及び表示装置ABとBCとは
図示しない方法で、一方が操作される時他方がロックさ
れるように相互接続されている。

第４図〜第６図に、指定登録及び表示装置の表示パネ
ル83内に配置された第三、第四及び第五の表示エレメン
ト80、81、82を示す。表示エレメント80、81、82はラス
タ状に配置された発光ダイオードから成り、これらのダ
イオードによって、能動化の際第三の表示エレメント80
では記号Ａ、Ｂ、Ｃが構成され得る。第四の表示エレメ
ント81では左向きの矢印が、また第五の表示エレメント
82では右向きの矢印が構成され得る。第二の表示エレメ
ント60（第６図）の発光ダイオードは好ましくは、第一
の表示エレメント50（第４図、第５図）の発光ダイオー
ドの間に配置されている。３個の記号Ａ、Ｂ、Ｃに対応
して、第三の表示エレメント80は３個の能動化端子を有
し、これらの端子はエレベータＡ、Ｂ、Ｃに関連する当
該AND素子76乃至78の出力と接続されている。一方の指
定登録及び表示装置ABでは、第四の表示エレメント81は
エレベータＡに関連するAND素子76の出力と接続され、
第五の表示エレメント82はOR素子77を介して、エレベー
タＢ、Ｃに関連するAND素子76の出力と接続されてい
る。他方の指定登録及び表示装置BCでは、第四の表示エ
レメント81はOR素子79を介してエレベータＡ、Ｂに関連
するAND素子78の出力と接続され、第五の表示エレメン
ト82はエレベータＣに関連するAND素子78の出力と接続
されている。

第３図〜第６図に基づきこれまで説明した指定登録及
び表示装置は、次のように機能する。

乗客が例えば階15で一方の指定登録及び表示装置ABに
よって、目的階として階24を指す指定を入力するものと
する。指定入力の際、第１図、第2a図及び第2b図に基づ
き述べたように第一の表示エレメント50が対応して発光
する。乗客がその手をキーボード20から遠ざけた後、指
定は先に述べたヨーロッパ特許公開第0 246 395号に開
示されているように群制御装置に付与され、該指定に最
も好ましく応答し得るエレベータが即座に見出だされ
る。ここで更に、指定がエレベータＡに割り当てられ、
かつこの割り当ては最終的なものであるとする。上記ヨ
ーロッパ特許公開並びにヨーロッパ特許公告第0 050 30
4号から公知であるように、その場合マイクロコンピュ
ータシステム73aが、指定に関する割り当て指示を割り
当てメモリに書き込むプログラムを実行する。このプロ
グラムの終わりに、マイクロコンピュータシステム73a
は階15のアドレスをアドレスバスabへ転送し、かつ構成
要素ロック解除ラインceを介してエレベータＡのアドレ
スデコーダ74をロック解除する。従って、当該アドレス
デコーダ74の出力が“1"となり、その結果関連するモノ
フロップ75が切り替えられる。操作された指定登録及び
表示装置ABのモノフロップ34（第１図）がオン状態に切
り替えられるとAND素子76がロック解除されるので、エ
レベータＡに関連するAND素子76の出力は状態“1"を有
し、その結果第三の表示エレメント80の記号Ａ並びに第
四の表示エレメント81が能動化される。それによって、
指定を割り当てられたエレベータと、該エレベータが操
作された指定登録及び表示装置に対して取る位置とが指
定入力直後に乗客に指示される（第４図）。例えば２秒
であるモノフロップ75のオン状態期間後、第三及び第四
の表示エレメント80、81は、入力された階番号を知らせ
る第一の表示エレメント50と同時に発光を止める。目的
階として階24を指す指定が例えばエレベータＢに割り当
てられた場合も上述と同様の過程が進行するが、その際
エレベータＢに関連するAND素子76の出力が状態“1"を
有し、その結果第三の表示エレメント80の記号Ｂ並びに
第五の表示エレメント82が能動化される（第５図）。乗
客が、例えば他方の指定登録及び表示装置BCによって存
在しない階を指す数を入力すると、第１図、第2a図及び
第2b図に基づき先に述べたように第二の表示エレメント
60が能動化され、二重疑問符が表示される（第６図）。

ここには詳述しない好ましい一具体例では、第一の表
示エレメント50の表示は当該モノフロップ75がオン状態
に切り替えられるまで、また第四乃至第五の表示エレメ
ント81、82の表示は当該モノフロップ75がオン状態であ
る全期間中断続する。第１図の説明において述べた、容
量型検出原理によって動作する近接スイッチ28に替え
て、例えば赤外線反射センサあるいは温度センサを用い
ることも可能である。

【図面の簡単な説明】

第１図は本発明による指定登録及び表示装置の回路図、
第2a図及び第2b図は指定の登録並びに表示の経時進行を
示す二つのグラフ、第３図は階に配置された、３基のエ
レベータから成るエレベータ群用の指定登録及び表示装
置の説明図、第４図〜第６図は指定登録及び表示装置を
三つの異なる表示例それぞれにおいて示す説明図であ
る。 20……キーボード、26,27……指定メモリ、31……遅延
回路、50,60,80,81,82……表示エレメント、53,61,71,7
2……制御回路、83……表示パネル。

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】目的地指定が即座に割り当てられるエレベ
   ータ用の、各階に配置された指定登録及び表示装置であ
   って、所望の目的階を指す指定の入力用であるキーボー
   ドと、指定メモリと、表示パネルとを各々有し、前記表
   示パネル内には少なくとも、選択された目的階を知らせ
   る第一の表示エレメントが配置されており、その際キー
   ボード並びに第一の表示エレメントと接続された第一の
   制御回路が設置されており、この回路によって第一の表
   示エレメントは指定入力時に能動化され得、 −キーボードと接続された切り替え装置が設置されてお
   り、この装置はキーボードを指定入力のためにロック解
   除し、かつその後再びロックし、入力された指定の処理
   は前記再ロック後に初めて行なわれ、 −表示パネル内に、誤りの指定入力を知らせる第二の表
   示エレメントが配置されており、この表示エレメントは
   第二の制御回路を介してキーボード、指定メモリ及び遅
   延回路と接続されており、その際第二の制御回路によっ
   て、第二の表示エレメントが能動化され得、かつ誤って
   入力された指定が自動的に取り消され、 −表示パネル内に、選出されたエレベータを知らせる第
   三の表示エレメントと、選出されたエレベータが操作さ
   れたキーボードに対して取る位置を知らせる第四及び第
   五の表示エレメントとが配置されており、 −第一及び第二の制御回路とは別に、第三、第四及び第
   五の表示エレメントを群制御装置と接続する制御回路が
   設置されており、 −指定割り当ての際第三の表示エレメントと、第四ある
   いは第五の当該表示エレメントとが能動化され、既に指
   定入力時に能動化された第一の表示エレメントと共に発
   光する ことを特徴とする指定登録及び表示装置。
2. 【請求項２】切り替え装置が遅延回路と接続された近接
   スイッチから成り、このスイッチは手が近付くと指定の
   入力を可能にし、手が遠ざかると再び阻止し、この阻止
   後、入力された指定は自動的に登録されることを特徴と
   する請求項１に記載の装置。
3. 【請求項３】−遅延回路が第一及び第二の遅延素子と、
   モノフロップと、第一及び第二のNOT素子と、各々２個
   の入力を有する第一、第二及び第三のAND素子とから成
   り、 −第一の遅延素子の入力は第一のNOT素子を介して第一
   のAND素子の一方の入力と接続されており、第一のAND素
   子の他方の入力は第一の遅延素子の出力と接続されてお
   り、 −第一のAND素子の出力は第三のAND素子の一方の入力を
   介してモノフロップの入力に接続されており、モノフロ
   ップの出力は第二の遅延素子の入力に接続され、かつ第
   二のNOT素子を介して第二のAND素子の一方の入力に接続
   されており、第二のAND素子の他方の入力は第二の遅延
   素子の出力と接続されている ことを特徴とする請求項２に記載の装置。
4. 【請求項４】キーボードのキーが一番目に入力された数
   字を記憶するキーメモリのセット入力に第一のAND素子
   の第一の入力を介して接続され、かつ二番目に入力され
   た数字を記憶するキーメモリのセット入力に第二のAND
   素子の第一の入力を介して接続されており、総てのキー
   メモリの出力は組み合わせ論理デバイスの入力に接続さ
   れており、組み合わせ論理デバイスの出力は第三のAND
   素子の第一の入力を介して指定メモリのセット入力に接
   続されており、 −近接スイッチが第四のAND素子の第一の入力を介して
   遅延回路の第一の遅延素子の入力に接続され、かつ第
   五、第六及び第七のAND素子それぞれの一方の入力に接
   続されており、 −キーボードのキーはOR素子と、第七のAND素子の他方
   の入力と、更に別の遅延素子とを介してＲ−Ｓフリップ
   フロップのセット入力に接続されており、Ｒ−Ｓフリッ
   プフロップの出力は第五及び第六のAND素子の他方の入
   力を介して第一及び第二のAND素子の他方第二の入力に
   接続されており、 −Ｒ−Ｓフリップフロップのリセット入力は遅延回路の
   第一のAND素子の出力と接続され、かつ更に別のAND素子
   の一方の入力を介して第三のAND素子の第二の入力と接
   続されており、また総てのキーメモリのリセット入力
   は、更に別のOR素子を介して遅延回路の第二のAND素子
   の出力と接続されており、 −近接スイッチが能動化されると第一のAND素子がロッ
   ク解除され、一番目の数字が入力されると当該キーメモ
   リが直ちに、またＲ−Ｓフリップフロップは遅延してセ
   ットされ、その結果第一のAND素子はロックされて第二
   のAND素子がロック解除され、 −近接スイッチが動作しなくなると遅延回路の第一のAN
   D素子の出力に第一のパルスが、また遅延回路の第二のA
   ND素子の出力に第二のパルスが発生され、第一のパルス
   によっては当該指定メモリがセットされ、Ｒ−Ｓフリッ
   プフロップがリセットされ、かつ遅延回路のモノフロッ
   プが切り替えられ、第二のパルスによっては当該キーメ
   モリがリセットされる ことを特徴とする請求項３に記載の装置。
5. 【請求項５】−第二の制御回路が各々２個の入力を有す
   る第一及び第二のOR素子と、２個の入力を有するAND素
   子と、NOT素子と、二桁カウンタと、モノフロップとか
   ら成り、 −二桁カウンタのクロック入力は第一のOR素子の出力と
   接続されており、第一のOR素子の入力は前記第五及び第
   六のAND素子の出力と接続されており、二桁カウンタの
   転送出力は第二のOR素子の一方の入力に接続されてお
   り、また該カウンタの第二の段のデータ出力はAND素子
   の一方の入力を介して第二のOR素子の他方の入力に接続
   されており、その際AND素子の他方の入力は前記NOR素子
   を介して組み合わせ論理デバイスの出力と接続されてお
   り、 −第二のOR素子の出力は前記更に別のOR素子を介してキ
   ーメモリのリセット入力に接続され、かつこの制御回路
   のモノフロップの入力に接続されており、モノフロップ
   の出力は第二の表示エレメントに接続され、かつNOT素
   子を介して前記第四のAND素子の第三の入力と、遅延回
   路の第三のAND素子の他方の入力と、前記更に別のAND素
   子の他方の入力とに接続されており、 −存在しない階を指す２桁以上の桁の数が入力されると
   第二の表示エレメントが能動化され、キーメモリはリセ
   ットされ、別の指定の入力は第二の制御回路のモノフロ
   ップがオン状態にある間阻止される ことを特徴とする請求項４に記載の装置。
6. 【請求項６】−第三、第四及び第五の表示エレメントを
   群制御装置と接続する制御回路の１個がエレベータ群の
   エレベータ数に対応する個数のアドレスデコーダ、モノ
   フロップ、並びに各々２個の入力を有するAND素子と、
   １個のOR素子とから成り、 −アドレスデコーダは入力側で群制御装置の当該エレベ
   ータに関連するマイクロコンピュータシステムのアドレ
   スバス及び構成要素ロック解除ラインとそれぞれ接続さ
   れ、かつ出力側ではこの制御回路のモノフロップの入力
   に接続されており、モノフロップの出力はAND素子の各
   一方の入力にそれぞれ接続されており、その際AND素子
   の他方の入力は遅延回路のモノフロップの出力と接続さ
   れており、 −AND素子の出力は第三の表示エレメントに接続されて
   おり、その際或る１基のエレベータに関連するAND素子
   の出力は第四の表示エレメントにも接続されており、ま
   たその他のエレベータに関連するAND素子の出力はOR素
   子を介して第五の表示エレメントにも接続されており、 −指定が入力される際遅延回路のモノフロップが切り替
   えられ、この制御回路のAND素子はロック解除され、ま
   た指定が或るエレベータに割り当てられる際には構成要
   素ロック解除信号と、指定入力階に対応するアドレスと
   により関連アドレスデコーダが能動化されて、関連モノ
   フロップが切り替えられ、その結果第三の表示エレメン
   トと、第四あるいは第五の当該表示エレメントとが能動
   化される ことを特徴とする請求項３に記載の装置。
7. 【請求項７】第二の表示エレメントが二重疑問符の形状
   を有し、かつ発光ダイオードによってそれ自体公知であ
   るように構成されていることを特徴とする請求項１に記
   載の装置。
8. 【請求項８】第四の表示エレメントが左向きの矢印の形
   状を有し、第五の表示エレメントは右向きの矢印の形状
   を有し、これら第四及び第五の表示エレメントは発光ダ
   イオードによってそれ自体公知であるように構成されて
   いることを特徴とする請求項１に記載の装置。
9. 【請求項９】第三の表示エレメントが表示パネルの中央
   部において第一の表示エレメントの上方に配置されてお
   り、この第三の表示エレメントの左手に第四の表示エレ
   メントが、右手に第五の表示エレメントが配置されてい
   ることを特徴とする請求項１に記載の装置。
10. 【請求項１０】近接スイッチが容量型近接スイッチであ
    ることを特徴とする請求項２に記載の装置。
11. 【請求項１１】近接スイッチが赤外線反射センサである
    ことを特徴とする請求項２に記載の装置。
12. 【請求項１２】近接スイッチが温度センサであることを
    特徴とする請求項２に記載の装置。