JP2562818B2 - インバ−タ装置 - Google Patents

インバ−タ装置

Info

Publication number
JP2562818B2
JP2562818B2 JP62159198A JP15919887A JP2562818B2 JP 2562818 B2 JP2562818 B2 JP 2562818B2 JP 62159198 A JP62159198 A JP 62159198A JP 15919887 A JP15919887 A JP 15919887A JP 2562818 B2 JP2562818 B2 JP 2562818B2
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
base
current transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62159198A
Other languages
English (en)
Other versions
JPS645364A (en
Inventor
喜光 平伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62159198A priority Critical patent/JP2562818B2/ja
Publication of JPS645364A publication Critical patent/JPS645364A/ja
Application granted granted Critical
Publication of JP2562818B2 publication Critical patent/JP2562818B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、放電灯点灯装置等に用いるインバータ装置
に関するものである。
(背景技術) 第4図は従来のインバータ装置を示す回路図である。
同図の回路では、一石式のインバータ回路1の負荷電流
路にカレントトランスCTの1次巻線が接続されている。
カレントトランスCTの2次巻線の一端はダイオードD2
介して、一方は抵抗R0を通りインバータ回路1のトラン
ジスタQ1のベースに、他方は抵抗R2を通りタイマ回路3
の同期用トランジスタQ3のベースに夫々接続されてい
る。カレントトランスCTの2次巻線の他端は各トランジ
スタQ1,Q3のエミッタに接続されている。タイマ回路3
の出力端は遮断回路4のトランジスタQ2のベースに接続
されており、このトランジスタQ2のコレクタ・エミッタ
間はトランジスタQ1のベース・エミッタ間に接続されて
いる。
第5図は第4図の回路の動作波形図であり、同図
(a)はカレントトランスCTの2次電流波形、同図
(b)はカレントトランスCTの2次電圧波形、同図
(c)はトランジスタQ3のベース・エミッタ間電圧VBE
の波形、同図(c′)はトランジスタQ3のオン期間を示
す波形、同図(d)はタイマ回路3におけるコンデンサ
C3の電圧VC3及びコンパレータCPの基準電圧VKの波形、
同図(e)はタイマ回路3の出力波形を、夫々示してい
る。以下、第5図を参照しながら、第4図回路の動作に
ついて説明する。スイッチSW1をオンにすると、カレン
トトランスCTの2次巻線に電流が流れ、この2次電流は
ダイオードD2及び抵抗R0を通ってトランジスタQ1のベー
スに流れると共に、上記ダイオードD2から抵抗R2を通っ
てタイマ回路3のトランジスタQ3のベースにも流れる。
この2次電流によりトランジスタQ1,Q3がオン状態とな
る。一定時間後、タイマ回路3からの出力電流により遮
断回路4のトランジスタQ2がオン状態にされ、トランジ
スタQ2を介してトランジスタQ1のベース電流はパイパス
され、トランジスタQ1はオフ状態となる。このとき、カ
レントトランスCTの2次電流はトランジスタQ2のコレク
タ・エミッタ間及びトランジスタQ3のベース・エミッタ
間に流れ続け、共振回路の振動電流が反転して、カレン
トトランスCTの2次電流の流れる方向が逆転したときに
は、カレントトランスCTの2次側は高インピーダンス状
態になる。再度、共振回路の振動電流が反転すると、カ
レントトランスCTの2次電流は上記したように、ダイオ
ードD2の順方向の向きに流れ、トランジスタQ1,Q3が再
度オン状態となり、以下、同様の動作を繰り返す。
ここで、第5図(a)に示したように、カレントトラ
ンスCTの2次電流はダイオードD2により正の半サイクル
しか出力されず、負の半サイクルでは流れない。上記2
次電流が負の半サイクルのときには、第5図(b)に示
したようにカレントトランスCTの2次電圧は負のピーク
を表すと共に、時間t=t1以前から低い傾きで立ち上が
る。これは、カレントトランスCTの2次側が高インピー
ダンス状態とされたため、カレントトランスCTが変流器
として働かず可飽和インダクタンスとして働くからであ
る。このため、トランジスタQ3のベース・エミッタ間電
圧VBEは第5図(c)に示したように、緩慢に立ち上が
り、トランジスタQ3のオンされるタイミングが不安定と
なる。例えば、同トランジスタQ3の温度上昇等により、
トランジスタQ3がオンされるのに要するベース・エミッ
タ間電圧VBEのレベルは、第5図(c)の1点鎖線(低
温時)のレベルから、同図の2点鎖線(高温時)のレベ
ルに変化して、トランジスタQ3がオン状態とされる位相
が時間t=t1からt=t2へ変化する。その結果、同図
(d)の破線で示したようなコンデンサC3を充電させる
タイミングが早くなることで、トランジスタQ2のオンさ
れるタイミングが早くなり、トランジスタQ1のオフされ
るタイミングが早くなる。このように、トランジスタQ1
のオン・デューティが小さくなることで、発振周波数が
高くなり、負荷電流が減って放電灯lの照度が落ちる、
また、発振周波数が変化することで、負荷電流(ランプ
電流)が変化し、放電灯lがちらつく。さらに、オン・
デューティが小さければ、平均電力が小さくなり、放電
灯lの照度が十分に得られないといった問題も生じる。
(発明の目的) 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、インバータ回路に設けら
れたカレントトランスの2次巻線を流れる2次巻線のう
ち、インバータ回路の主トランジスタのコレクタ電流と
逆位相の電流をバイパスさせる回路を設けることで、カ
レントトランスの鉄芯が磁気飽和しないで、タイマ回路
の計時動作が安定するインバータ装置を提供するにあ
る。
(発明の開示) 本発明に係るインバータ装置にあっては、上記の目的
を達成するために、第1図に示すように、放電灯lと直
列にカレントトランスCTの1次巻線を設けたインバータ
回路1と、カレントトランスCTの2次巻線より得られる
2次電流のうち、前記インバータ回路1の主トランジス
タQ1のコレクタ電流と同位相の電流だけを該トランジス
タQ1のベースに帰還させる半波電流帰還回路2と、カレ
ントトランスCTの2次巻線より得られる信号により計時
動作を開始し、任意の時間後に計時終了信号を生じるタ
イマ回路3と、計時終了信号が入力されたときに主トラ
ンジスタQ1のベース電流を遮断する遮断回路4とを備え
るインバータ装置において、カレントトランスCTの2次
巻線を流れる2次電流のうち、前記コレクタ電流と逆位
相の電流をバイパスさせる回路を設けたものである。
本発明では、以上のようなバイパス回路を設けた構成
になっているので、インバータ回路1に設けられたカレ
ントトランスCTの鉄芯が磁気飽和することはない。
以下、本発明の実施例について説明する。
実施例1 第1図は本発明の一実施例に係るインバータ装置を示
す回路図である。同図において、1は一石式のインバー
タ回路、2は半波電流帰還回路、3はタイマ回路、4は
遮断回路である。まず、インバータ回路1の構成を説明
する。直流電源Eの両端にスイッチSW1とトランジスタQ
1のコレクタ・エミッタ間を介して、コンデンサC1とイ
ンダクタンスL1の並列共振回路が接続されている。この
並列共振回路の両端には、インダクタンスL2とカレント
トランスCTの1次巻線を介して放電灯lが接続されてい
る。トランジスタQ1のコレクタ・エミッタ間にはダイオ
ードD1が逆並列接続されており、同トランジスタQ1のベ
ース・エミッタ間には抵抗R10が並列に接続されてい
る。
次に、半波電流帰還回路2の構成を説明する。カレン
トトランスCTの2次巻線の一端はダイオードD2を介し
て、一方は抵抗R0を通りトランジスタQ1のベースに、他
方は抵抗R2を通りトランジスタQ3のベースに夫々接続さ
れている。カレントトランスCTの2次巻線の他端は各ト
ランジスタQ1,Q3のエミッタに接続されている。さら
に、カレントトランスCTの2次巻線の両端にはダイオー
ドD3と抵抗R11の直列回路が並列に接続されており、こ
こで、ダイオードD3の接続方向は、カレントトランスCT
の2次巻線において、ダイオードR2とは逆方向に電流を
流すように接続されている。さらに、トランジスタQ1
ベースは起動抵抗R9と上記のスイッチSW1を介して直流
電源Eの正極側に接続されている。
次に、タイマ回路3の構成を説明する。抵抗R1,R6,R7
が直列に接続されており、抵抗R1側が上述のスイッチSW
1を介して直流電源Eの正極側に接続され、抵抗R7側が
同負極側に接続されている。抵抗R1と抵抗R6との接続点
は制御部電源ラインVCCとなる。抵抗R6と抵抗R7の直列
回路には、抵抗R5とコンデンサC3の直列回路が並列に接
続されており、この抵抗R5とコンデンサC3の接続点の電
圧VC3は、コンパレータCPの正入力端子に印加されてい
る。コンパレータCPの負入力端子には、抵抗R6と抵抗R7
の接続点の電圧VKが基準電圧として印加されている。コ
ンパレータCPの出力端子は、遮断回路4内のトランジス
タQ2のベースに接続されると共に、抵抗R4を介して上記
制御部電源ラインVCCに接続されている。コンデンサC3
の両端にはトランジスタQ4のコレクタ・エミッタ間が接
続されている。トランジスタQ4のベースは抵抗R3を介し
て上記制御部電源ラインVCCに接続されており、同トラ
ンジスタQ4のベース・エミッタ間には、トランジスタQ3
のコレクタ・エミッタ間が接続されている。
次に、遮断回路4の構成を説明する。この回路は、ト
ランジスタQ1のベース・エミッタ間に、トランジスタQ2
のコレクタ・エミッタ間が接続されたものである。
第2図は本実施例の動作波形図であり、同図(a)は
カレントトランスCTの2次電流波形、同図(b)はカレ
ントトランスCTの2次電圧波形、同図(c)はトランジ
スタQ3のベース・エミッタ間電圧VBEの波形、同図
(d)はコンデンサC3の電圧VC3及び基準電圧VKの波
形、同図(e)はコンパレータCPの出力信号波形を、夫
々示している。以下、第2図を参照しながら、第1図回
路の動作について説明する。スイッチSW1をオンにする
と、インバータ回路1において、直流電源Eから起動抵
抗R9を介してトランジスタQ1のベースに微小な電流が流
れ込む。すると、トランジスタQ1のコレクタ・エミッタ
間には少しだけ電流が流れるため、カレントトランスCT
の1次巻線に微小な電流が流れ、同2次巻線にも微小な
電流が流れる。半波電流帰還回路2において、上記2次
電流はダイオードD2及び抵抗R0を通ってトランジスタQ1
のベースに流れる。トランジスタQ1のベースに、起動抵
抗R9を介した微小な電流を加えて、さらにカレントトラ
ンスCTの2次電流が流れることで、トランジスタQ1は完
全なオン状態とされる。カレントトランスCTの2次電流
は、ダイオードD2及び抵抗R2を通ってタイマ回路3のト
ランジスタQ3のベースにも流れるので、この2次電流と
同位相期間のみトランジスタQ3はオン状態にされる。こ
こでタイマ回路3は、スイッチSW1をオンにした時点で
抵抗R1,R3を介してトランジスタQ4にベース電流が流れ
て、トランジスタQ4はオン状態にされていたものである
が、トランジスタQ3がオン状態にされたことで、トラン
ジスタQ4のベース電流はトランジスタQ3にバイパスさ
れ、トランジスタQ4はオフ状態になる。すると、コンデ
ンサCには抵抗R5を介して充電され、コンパレータCPの
正入力端子の印加電圧VC3は徐々に上昇する。コンパレ
ータCPの負入力端子には抵抗R1と抵抗及び抵抗R7によ
って分圧された電圧VKが基準電圧として印加されてお
り、コンパレータCPの基準電圧VKと電圧VC3を比較す
る。ここで、VC3>VKとなったときに、コンパレータCP
の出力はオープン状態となり、直流電源Eからの電流は
抵抗R1,R4を介して、遮断回路4内のトランジスタQ2
ベースに流れ込む。トランジスタQ2にベース電流が供給
されることでトランジスタQ2はオン状態とされ、トラン
ジスタQ1のベース電流はトランジスタQ2にバイパスされ
る。同時に、トランジスタQ1のベース・エミッタ間の蓄
積電荷がトランジスタQ2を介して急激に放出されるため
トランジスタQ1はオフ状態とされる。その後は、インダ
クタンスL1とコンデンサC1よりなる並列共振回路によっ
て作られた振動電流が放電灯lに供給される。共振回路
の振動電流の極性が反転すると、カレントトランスCTの
2次電流は逆方向に流れ、ダイオードD3を介して抵抗R
11に流れ込み、抵抗R11で消費される。このとき、トラ
ンジスタQ3はオフ状態になっている。タイマ回路3にお
いて、トランジスタQ3がオフ状態になるとトランジスタ
Q4がオン状態となるため、コンデンサC3の充電電荷が放
電されて、コンパレータCPの正入力端子の電圧は負入力
端子の電圧よりも低くなり、コンパレータCPの出力はア
ースラインとショートされた状態となる。よって、トラ
ンジスタQ2にはベース電流は供給されなくなり、トラン
ジスタQ2はオフ状態となる。
共振回路の振動電流が再度反転すると、カレントトラ
ンスCTの2次電流はダイオードD2の順方向に流れ、トラ
ンジスタQ1,Q3が再度オン状態となり、以下、同様の動
作を繰り返す。
ここで、カレントトランスCTの2次巻線には第2図
(a)に示すような2次電流が流れる。本実施例では、
カレントトランスCTの2次電流は、負の半サイクルのと
き、ダイオードD3を介して抵抗R11に流れるため、カレ
ントトランスCTの鉄芯は磁気飽和することがない。した
がって、カレントトランスCTの2次電圧は第2図(b)
に示すような波形となり、トランジスタQ3のベース・エ
ミッタ間電圧VBEは、第2図(c)に示すように急峻に
立上る波形となり、トランジスタQ3のオンされるタイミ
ングが安定する。例えば、トランジスタQ3がオンされる
のに要するベース・エミッタ間電圧VBEのレベルが第2
図(c)の1点鎖線(低温時)のレベルから、同図の2
点鎖線(高温時)のレベルに変化しても、トランジスタ
Q3のオンされるタイミングは殆ど変化しない。
実施例2 第3図は本発明の他の実施例に係るインバータ装置を
示す回路図である。本実施例において、実施例1と同一
の機能を有する部分には同一の符号を付して重複する説
明は省略する。同図の回路では、カレントトランスCTの
2次巻線の一端は抵抗R2を介して、一方は抵抗R0を通り
トランジスタQ1のベースに、他方はダイオードD2を通り
トランジスタQ3のベースに夫々接続されている。カレン
トトランスCTの2次巻線の他端は各トランジスタQ1,Q3
のエミッタに接続されている。ダイオードD3はトランジ
スタQ1のエミッタと、上記抵抗R2と抵抗R0の接続点の間
に接続されている。ここで、ダイオードD3の接続方向
は、カレントトランスCTの2次巻線において、ダイオー
ドD2とは逆方向に電流を流すように接続されている。
次に、同図の回路の動作について説明する。スイッチ
SW1をオンにすると、カレントトランスCTの2次巻線に
電流が流れ、この2次電流によりトランジスタQ1,Q3
オン状態となる。一定時間後、タイマ回路3からの出力
電流により遮断回路4内のトランジスタQ2がオン状態に
され、トランジスタQ2を介してトランジスタQ1のベース
電流はバイパスされ、トランジスタQ1はオフ状態とな
る。このとき、カレントトランスCTの2次電流はトラン
ジスタQ2のコレクタ・エミッタ間及びトランジスタQ3
ベース・エミッタ間に流れ続け、共振回路の振動電流が
反転して、カレントトランスCTの2次電流の流れる方向
が逆転したとき(負の半サイクルになったとき)、ダイ
オードD3を介して抵抗R2に流れる。再度、共振回路の振
動電流が反転すると、カレントトランスCTの2次電流は
ダイオードD2の順方向の向きに流れ、トランジスタQ1,Q
3が再度オン状態となり、以下、同様の動作を繰り返
す。
本実施例では、カレントトランスCTの2次電流が、負
の半サイクルのとき、ダイオードD3を介して抵抗R2に流
れるため、実施例1と同様に、カレントトランスCTの鉄
芯は磁気飽和することがなく、トランジスタQ3のベース
・エミッタ間電圧VBEは、急峻に立上る波形となり、ト
ランジスタQ3のオンされるタイミングは安定する。
また、抵抗R2は実施例1における抵抗R11の作用を兼
用しているので、本実施例にあっては、抵抗R11が不要
となるものである。なお、ダイオードD2,D3は夫々トラ
ンジスタQ3,Q1のベース・エミッタ間に逆電圧が印加さ
れることを防止する方向に接続されているので、トラン
ジスタQ3,Q1は逆バイアスから保護される。
(発明の効果) 本発明は上述のように、インバータ回路の負荷と直列
にカレントトランスの1次巻線を設けて、その2次巻線
に流れる2次電流のうち、前記インバータ回路と主トラ
ンジスタのコレクタ電流と同位相の電流だけを該トラン
ジスタのベースに帰還させると共に、前記2次巻線より
得られる信号により計時動作を開始するタイマ回路の計
時終了により該トランジスタのベース電流を遮断するよ
うにしたインバータ装置において、カレントトランスの
2次巻線を流れる2次電流のうち、前記コレクタ電流と
逆位相の電流をバイパスさせる回路を設けたものである
から、前記カレントトランスの鉄芯が磁気飽和すること
はなく、その2次巻線より得られる信号が安定し、タイ
マ回路の計時動作が安定化されて、前記インバータ回路
の主トランジスタの動作も安定化されるという効果を有
する。
なお、本発明のインバータ装置を放電灯点灯装置に用
いた場合には、放電灯のちらつきや照度低下を防止でき
るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係るインバータ装置を示す
回路図、第2図は同上の動作波形図、第3図は本発明の
他の実施例に係るインバータ装置を示す回路図、第4図
は従来のインバータ装置を示す回路図、第5図は同上の
動作波形図である。 1はインバータ回路、2は半波電流帰還回路、3はタイ
マ回路、4は遮断回路、CTはカレントトランス、Q1は主
トランジスタである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】負荷と直列にカレントトランスの1次巻線
    を設けたインバータ回路と、カレントトランスの2次巻
    線より得られる2次電流のうち、前記インバータ回路の
    主トランジスタのコレクタ電流と同位相の電流だけを該
    トランジスタのベースに帰還させる半波電流帰還回路
    と、カレントトランスの2次巻線より得られる信号によ
    り計時動作を開始し、任意の時間後に計時終了信号を生
    じるタイマ回路と、前記計時終了信号が入力されたとき
    に該トランジスタのベース電流を遮断する遮断回路とを
    備えるインバータ装置において、カレントトランスの2
    次巻線を流れる2次電流のうち、前記コレクタ電流と逆
    位相の電流をバイパスさせる回路を設けて成ることを特
    徴とするインバータ装置。
JP62159198A 1987-06-25 1987-06-25 インバ−タ装置 Expired - Lifetime JP2562818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62159198A JP2562818B2 (ja) 1987-06-25 1987-06-25 インバ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62159198A JP2562818B2 (ja) 1987-06-25 1987-06-25 インバ−タ装置

Publications (2)

Publication Number Publication Date
JPS645364A JPS645364A (en) 1989-01-10
JP2562818B2 true JP2562818B2 (ja) 1996-12-11

Family

ID=15688467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62159198A Expired - Lifetime JP2562818B2 (ja) 1987-06-25 1987-06-25 インバ−タ装置

Country Status (1)

Country Link
JP (1) JP2562818B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951110A (en) * 1987-11-03 1990-08-21 Siemens Aktiengesellschaft Power semiconductor structural element with four layers

Also Published As

Publication number Publication date
JPS645364A (en) 1989-01-10

Similar Documents

Publication Publication Date Title
CA1184593A (en) Electronic fluorescent lamp ballast
JP2793836B2 (ja) 照明負荷制御装置
JP2562818B2 (ja) インバ−タ装置
JP2503588B2 (ja) 放電灯点灯装置
JPH0266890A (ja) 点灯装置
JP2617472B2 (ja) インバータ装置
JP2697815B2 (ja) インバータ装置
JP2831062B2 (ja) インバータ装置
JPH019275Y2 (ja)
JPH048919B2 (ja)
JPH08264285A (ja) 点灯装置
JPH0650677B2 (ja) 放電灯点灯装置
JP2691430B2 (ja) 放電灯点灯装置
JPS6021658Y2 (ja) 複数火花点火装置
JP3271627B2 (ja) 電源装置
JPH081834B2 (ja) 放電灯点灯装置
JPH0210698A (ja) 放電灯点灯装置
JPH039279Y2 (ja)
JP2930992B2 (ja) 放電灯点灯装置
JP2558808B2 (ja) 放電ランプ点灯装置
JPH06267686A (ja) 放電灯点灯装置
JPH03141598A (ja) インバータ装置
JPS62126595A (ja) 蛍光ランプ点灯装置
JPH0765980A (ja) 放電灯点灯装置
JPH0250595B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 11