JP2562776Y2 - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JP2562776Y2 JP2562776Y2 JP1990009088U JP908890U JP2562776Y2 JP 2562776 Y2 JP2562776 Y2 JP 2562776Y2 JP 1990009088 U JP1990009088 U JP 1990009088U JP 908890 U JP908890 U JP 908890U JP 2562776 Y2 JP2562776 Y2 JP 2562776Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- collector
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 （イ） 産業上の利用分野 本考案は、演算増幅器に関するものである。
（ロ） 従来の技術 一般に、LCD分割電源等に使用される電源レギュレー
タ用ICは、複数の演算増幅器を含み、各演算増幅器は、
正電源及び負電源が印加されて動作する。ここで、電源
レギュレータ用ICの周辺回路との関係から、各演算増幅
器に印加される正電源及び負電源を大としなければなら
ない場合、各演算増幅器のマスクパターンを変更し、各
演算増幅器を構成するトランジスタのコレクタ・エミッ
タ間最大定格電圧を大として対応していた。
タ用ICは、複数の演算増幅器を含み、各演算増幅器は、
正電源及び負電源が印加されて動作する。ここで、電源
レギュレータ用ICの周辺回路との関係から、各演算増幅
器に印加される正電源及び負電源を大としなければなら
ない場合、各演算増幅器のマスクパターンを変更し、各
演算増幅器を構成するトランジスタのコレクタ・エミッ
タ間最大定格電圧を大として対応していた。
（ハ） 考案が解決しようとする課題 しかしながら、従来の技術において、各演算増幅器の
マスクパターンを変更して各演算増幅器を構成するトラ
ジスタのコレクタ・エミッタ間最大定格電圧を大とした
場合、コレクタとエミッタとの接合距離が長くなってチ
ップ面積が大となってしまう問題点があった。
マスクパターンを変更して各演算増幅器を構成するトラ
ジスタのコレクタ・エミッタ間最大定格電圧を大とした
場合、コレクタとエミッタとの接合距離が長くなってチ
ップ面積が大となってしまう問題点があった。
（ニ） 課題を解決するための手段 本考案は、前記問題点を解決する為になされたもので
あり、一方の入力に基準電圧が印加され且つ他方の入力
に比較電圧が印加され、電流ミラー回路からのコモン電
流が供給されることによって前記比較電圧の変化に応じ
た出力電圧が出力から得られる差動増幅回路と、該差動
増幅器回路の出力電圧が印加され、該差動増幅回路の両
入力を一致させるための出力電圧が該差動増幅回路の他
方の入力に帰還されるプッシュプル増幅回路とが、第１
電源と第２電源との間に設けられた演算増幅器におい
て、前記第１電源と前記第２電源との間の電源電圧を前
記差動増幅回路、前記電流ミラー回路、及び前記プッシ
ュプル増幅回路を構成する各トランジスタのコレクタ・
エミッタ間最大電圧より大とするためのツェナーダイオ
ードを、前記第１電源と前記差動増幅回路、前記電流ミ
ラー回路、及び前記プッシュプル増幅回路との間、又は
前記第２電源と前記差動増幅回路、前記電流ミラー回
路、及び前記プッシュプル増幅回路との間に設けたこと
を特徴とする。
あり、一方の入力に基準電圧が印加され且つ他方の入力
に比較電圧が印加され、電流ミラー回路からのコモン電
流が供給されることによって前記比較電圧の変化に応じ
た出力電圧が出力から得られる差動増幅回路と、該差動
増幅器回路の出力電圧が印加され、該差動増幅回路の両
入力を一致させるための出力電圧が該差動増幅回路の他
方の入力に帰還されるプッシュプル増幅回路とが、第１
電源と第２電源との間に設けられた演算増幅器におい
て、前記第１電源と前記第２電源との間の電源電圧を前
記差動増幅回路、前記電流ミラー回路、及び前記プッシ
ュプル増幅回路を構成する各トランジスタのコレクタ・
エミッタ間最大電圧より大とするためのツェナーダイオ
ードを、前記第１電源と前記差動増幅回路、前記電流ミ
ラー回路、及び前記プッシュプル増幅回路との間、又は
前記第２電源と前記差動増幅回路、前記電流ミラー回
路、及び前記プッシュプル増幅回路との間に設けたこと
を特徴とする。
（ホ） 作用 本考案によれば、ツェナーダイオードを設けることに
よって、第１電源と第２電源との間の電源電圧を差動増
幅回路、電流ミラー回路、及びプッシュプル増幅回路を
構成する各トランジスタのコレクタ・エミッタ間最大定
格電圧より大とできる。
よって、第１電源と第２電源との間の電源電圧を差動増
幅回路、電流ミラー回路、及びプッシュプル増幅回路を
構成する各トランジスタのコレクタ・エミッタ間最大定
格電圧より大とできる。
（ヘ） 実施例 本考案の詳細を図面に従って具体的に説明する。
図面は、本考案の演算増幅器を示す回路図であり、電
源レギュレータ用IC等に使用される。
源レギュレータ用IC等に使用される。
図面において、トランジスタQ1Q2Q12，Q3Q4，Q5Q6，Q
9Q10Q11は、各々電流ミラー回路を構成する。トランジ
スタQ7Q8は、差動増幅回路を構成し、両ベース電位がバ
ランスする様に動作する。トランジスタQ13Q14，Q15Q16
は、プッシュプル増幅回路を構成し、Q13Q14，Q15Q
16は、各々相補的に動作する。ここで、トランジスタQ7
のベースは、演算増幅器の非反転入力端子として使用さ
れ、基準電圧VREFが抵抗R3を介して印加される。また、
トランジスタQ8のベースは、演算増幅器の反転入力端子
として使用され、比較電圧VINが抵抗R1を介して印加さ
れる。また、トランジスタQ14Q16の共通エミッタは、演
算増幅器の出力端子として使用され、VOUTが出力される
と共に抵抗R2（＝R1）を介してトランジスタQ8のベース
に帰還される。ツェナーダイオードZ1は、正電源V
CC（第１電源）とトランジスタQ1Q2Q12のエミッタ及び
抵抗R5を介したトランジスタQ14のコレクタとの間に介
挿され、２段のツェナーダイオードZ1Z2は、正電源VCC
とトランジスタQ9のコレクタとの間に介挿され、更に、
ツェナーダイオードZ5は、トランジスタQ3Q4のエミッタ
と負電源VEEとの間に介挿される。
9Q10Q11は、各々電流ミラー回路を構成する。トランジ
スタQ7Q8は、差動増幅回路を構成し、両ベース電位がバ
ランスする様に動作する。トランジスタQ13Q14，Q15Q16
は、プッシュプル増幅回路を構成し、Q13Q14，Q15Q
16は、各々相補的に動作する。ここで、トランジスタQ7
のベースは、演算増幅器の非反転入力端子として使用さ
れ、基準電圧VREFが抵抗R3を介して印加される。また、
トランジスタQ8のベースは、演算増幅器の反転入力端子
として使用され、比較電圧VINが抵抗R1を介して印加さ
れる。また、トランジスタQ14Q16の共通エミッタは、演
算増幅器の出力端子として使用され、VOUTが出力される
と共に抵抗R2（＝R1）を介してトランジスタQ8のベース
に帰還される。ツェナーダイオードZ1は、正電源V
CC（第１電源）とトランジスタQ1Q2Q12のエミッタ及び
抵抗R5を介したトランジスタQ14のコレクタとの間に介
挿され、２段のツェナーダイオードZ1Z2は、正電源VCC
とトランジスタQ9のコレクタとの間に介挿され、更に、
ツェナーダイオードZ5は、トランジスタQ3Q4のエミッタ
と負電源VEEとの間に介挿される。
図面において、バイアス電流IBがトランジスタQ1のベ
ースに供給されると、トランジスタQ5のコレクタ電流に
応じたトランジスタQ6のコレクタ電流が、トランジスタ
Q7Q8の共通コレクタに供給される。通常、トランジスタ
Q7Q8のベース電位はVREFにバランスしているが、トラン
ジスタQ8のベース電位がVREFより大となった場合、トラ
ンジスタQ17のベース電流が増大する為、トランジスタQ
18がトランジスタQ12のコレクタ電流及びトランジスタQ
15のベース電流を引き込んでトランジスタQ15Q16が導通
し、VOUTが通常より小となる。従って、トランジスタQ8
のベースは、負帰還を受けて再度VREFにバランスするこ
とになる。反対に、トランジスタQ8のベース電位がVREF
より小となった場合、トランジスタQ17のベース電流が
減少する為、トランジスタQ12のコレクタ電流がトラン
ジスタQ13のベースに流れ込んでトランジスタQ13Q14が
導通し、VOUTが通常より大となる。従って、トランジス
タQ8のベースは、負帰還を受けて再度VREFにバランスす
ることになる。即ち、抵抗R1R2の接続点がVREFに制御さ
れ、且つ、抵抗R1R2の値が等しい為、VIN＝VREF＋αの
時、VOUT＝VREF−αとなる。
ースに供給されると、トランジスタQ5のコレクタ電流に
応じたトランジスタQ6のコレクタ電流が、トランジスタ
Q7Q8の共通コレクタに供給される。通常、トランジスタ
Q7Q8のベース電位はVREFにバランスしているが、トラン
ジスタQ8のベース電位がVREFより大となった場合、トラ
ンジスタQ17のベース電流が増大する為、トランジスタQ
18がトランジスタQ12のコレクタ電流及びトランジスタQ
15のベース電流を引き込んでトランジスタQ15Q16が導通
し、VOUTが通常より小となる。従って、トランジスタQ8
のベースは、負帰還を受けて再度VREFにバランスするこ
とになる。反対に、トランジスタQ8のベース電位がVREF
より小となった場合、トランジスタQ17のベース電流が
減少する為、トランジスタQ12のコレクタ電流がトラン
ジスタQ13のベースに流れ込んでトランジスタQ13Q14が
導通し、VOUTが通常より大となる。従って、トランジス
タQ8のベースは、負帰還を受けて再度VREFにバランスす
ることになる。即ち、抵抗R1R2の接続点がVREFに制御さ
れ、且つ、抵抗R1R2の値が等しい為、VIN＝VREF＋αの
時、VOUT＝VREF−αとなる。
以上の様に動作する図面の回路において、トランジス
タQ2，Q9，Q13，Q14のコレクタ・エミッタ間には、コレ
クタ・エミッタ間最大定格電圧にほぼ近い電圧が印加さ
れる可能性がある為、ツェナーダイオードZ1Z2Z5が設け
られている。これにより、トランジスタQ2のコレクタ・
エミッタ間に印加される最大電圧は、ツェナーダイオー
ドZ1Z5によって小とでき、トランジスタQ9のコレクタ・
エミッタ間に印加される最大電圧は、ツェナーダイオー
ドZ1Z2によって小とでき、トランジスタQ13Q14のコレク
タ・エミッタ間に印加される最大電圧は、ツェナーダイ
オードZ1によって小とできる。
タQ2，Q9，Q13，Q14のコレクタ・エミッタ間には、コレ
クタ・エミッタ間最大定格電圧にほぼ近い電圧が印加さ
れる可能性がある為、ツェナーダイオードZ1Z2Z5が設け
られている。これにより、トランジスタQ2のコレクタ・
エミッタ間に印加される最大電圧は、ツェナーダイオー
ドZ1Z5によって小とでき、トランジスタQ9のコレクタ・
エミッタ間に印加される最大電圧は、ツェナーダイオー
ドZ1Z2によって小とでき、トランジスタQ13Q14のコレク
タ・エミッタ間に印加される最大電圧は、ツェナーダイ
オードZ1によって小とできる。
例えば、VCC＝10ボルト、VEE＝−42.5ボルト、ツェナ
ーダイオードZ1Z2Z5の降伏電圧を5.6ボルトとする。ま
ず、ツェナーダイオードZ1Z2Z5が存在しない場合、トラ
ンジスタQ2Q9のコレクタ・エミッタ間には、最大51.8ボ
ルトが印加されてしまうことになる。ところが、本実施
例の様に、ツェナーダイオードZ1Z2Z5を設けた場合、ト
ランジスタQ2Q9のコレクタ・エミッタ間には、最大40.6
ボルトしか印加されないことになる。トランジスタQ13Q
14についても同様である。従って、ツェナーダイオード
Z1Z2Z5を設けることによって、トランジスタQ2Q9Q13Q14
のコレクタ・エミッタ間最大定格電圧を、正電源と負電
源との差電圧52.5ボルトより小（45ボルト等）とできる
ことになる。特に、電源レギュレータ用ICの周辺回路と
の関係から、電源電圧（VCC−VEE）を大としなければな
らない場合であっても、本実施例を構成するトランジス
タのコレクタ・エミッタ間最大定格電圧を大とすること
なくツェナーダイオードZ1Z2Z5を設けるのみでよく、こ
れより、チップ面積及びコストが大となるのを極力抑え
ることができる。
ーダイオードZ1Z2Z5の降伏電圧を5.6ボルトとする。ま
ず、ツェナーダイオードZ1Z2Z5が存在しない場合、トラ
ンジスタQ2Q9のコレクタ・エミッタ間には、最大51.8ボ
ルトが印加されてしまうことになる。ところが、本実施
例の様に、ツェナーダイオードZ1Z2Z5を設けた場合、ト
ランジスタQ2Q9のコレクタ・エミッタ間には、最大40.6
ボルトしか印加されないことになる。トランジスタQ13Q
14についても同様である。従って、ツェナーダイオード
Z1Z2Z5を設けることによって、トランジスタQ2Q9Q13Q14
のコレクタ・エミッタ間最大定格電圧を、正電源と負電
源との差電圧52.5ボルトより小（45ボルト等）とできる
ことになる。特に、電源レギュレータ用ICの周辺回路と
の関係から、電源電圧（VCC−VEE）を大としなければな
らない場合であっても、本実施例を構成するトランジス
タのコレクタ・エミッタ間最大定格電圧を大とすること
なくツェナーダイオードZ1Z2Z5を設けるのみでよく、こ
れより、チップ面積及びコストが大となるのを極力抑え
ることができる。
（ト） 考案の効果 本考案によれば、演算増幅器に印加される第１電源と
第２電源との間の電源電圧を大としなければならない場
合であっても、演算増幅器を構成する各トランジスタの
コレクタ・エミッタ間最大定格電圧を大とすることなく
ツェナーダイオードを設けるのみでよく、これより、演
算増幅器を使用するICのチップ面積やコストが大となる
のを極力防止できる利点が得られる。
第２電源との間の電源電圧を大としなければならない場
合であっても、演算増幅器を構成する各トランジスタの
コレクタ・エミッタ間最大定格電圧を大とすることなく
ツェナーダイオードを設けるのみでよく、これより、演
算増幅器を使用するICのチップ面積やコストが大となる
のを極力防止できる利点が得られる。
図面は本考案回路を示す回路図である。 Q1Q2Q12，Q3Q4，Q5Q6……電流ミラー回路、Q7Q8……差
動増幅回路、Q13Q14Q15Q16……プッシュプル増幅回路、
Z1Z2Z5……ツェナーダイオード。
動増幅回路、Q13Q14Q15Q16……プッシュプル増幅回路、
Z1Z2Z5……ツェナーダイオード。
Claims (2)
- 【請求項１】電流ミラー回路と、一方の入力に基準電圧
が印加され且つ他方の入力に比較電圧が印加され、前記
電流ミラー回路からのコモン電流が供給されることによ
って前記比較電圧の変化に応じた出力電圧が出力から得
られる差動増幅回路と、該差動増幅回路の出力電圧が印
加され、該差動増幅回路の両入力を一致させるための出
力電圧を該差動増幅回路の他方の入力に帰還するプッシ
ュプル増幅回路とが、第１電源と第２電源との間に設け
られ、前記電流ミラー回路、前記差動増幅回路及び前記
プッシュプル増幅回路は前記第１電源と前記第２電源と
の間の電位差を大きく設定した場合にコレクタエミッタ
間電圧が最大定格電圧を越えるトランジスタを各々含む
演算増幅器において、 前記トランジスタは各々コレクタエミッタ路と前記第１
電源との間又は当該トランジスタのコレクタエミッタ路
と前記第２電源との間の何れかに、当該トランジスタの
コレクタエミッタ間電圧が前記最大定格電圧を越えるの
を防止するツェナーダイオードを各々直列接続して設け
たことを特徴とする演算増幅器。 - 【請求項２】前記当該トランジスタのコレクタエミッタ
路と前記第１電源又は前記第２電源との間に直列接続さ
れる前記ツェナーダイオードは、少なくとも１個である
ことを特徴とする請求項１記載の演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990009088U JP2562776Y2 (ja) | 1990-01-31 | 1990-01-31 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990009088U JP2562776Y2 (ja) | 1990-01-31 | 1990-01-31 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101034U JPH03101034U (ja) | 1991-10-22 |
| JP2562776Y2 true JP2562776Y2 (ja) | 1998-02-16 |
Family
ID=31512692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990009088U Expired - Lifetime JP2562776Y2 (ja) | 1990-01-31 | 1990-01-31 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2562776Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4910744B2 (ja) * | 2007-02-09 | 2012-04-04 | ダイキン工業株式会社 | 空気調和装置の室内ユニット |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380350U (ja) * | 1976-12-06 | 1978-07-04 |
-
1990
- 1990-01-31 JP JP1990009088U patent/JP2562776Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03101034U (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3017242B2 (ja) | エラー増幅器及びそのシステム | |
| JP2840632B2 (ja) | 全波整流回路 | |
| US4965510A (en) | Integrated semiconductor circuit | |
| JPS61230411A (ja) | 電気回路 | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US4437023A (en) | Current mirror source circuitry | |
| US7113041B2 (en) | Operational amplifier | |
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JP2562776Y2 (ja) | 演算増幅器 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0450765B2 (ja) | ||
| US5568090A (en) | Amplifier circuit with dynamic output stage biasing | |
| JPS6286417A (ja) | 電圧調整回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US20010009389A1 (en) | Operational amplifier designed to have increased output range | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| US5473529A (en) | Circuit arrangement for rectifying an AC voltage signal with a plurality of differential amplifier stages | |
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| JPH0332096Y2 (ja) | ||
| JP3682122B2 (ja) | 全波整流回路 | |
| JPS646552Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JP2568690B2 (ja) | 定電流回路 | |
| US4450412A (en) | Balanced amplifier output stage |