JP2560701B2 - スイツチ素子駆動回路 - Google Patents
スイツチ素子駆動回路Info
- Publication number
- JP2560701B2 JP2560701B2 JP61259271A JP25927186A JP2560701B2 JP 2560701 B2 JP2560701 B2 JP 2560701B2 JP 61259271 A JP61259271 A JP 61259271A JP 25927186 A JP25927186 A JP 25927186A JP 2560701 B2 JP2560701 B2 JP 2560701B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- power supply
- drive circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】 〔概要〕 演算増幅器（今の場合比較器）を用いたトランジスタ
駆動回路において、該演算増幅器の正極側電源電圧とし
て出力に現れるオフセット電圧の絶対値よりも大きく、
かつ逆極性の電圧を与えることにより、該オフセット電
圧によるトランジスタのオン／オフ動作への影響をなく
し、入力信号に対応してトランジスタを確実にオン／オ
フ動作させるようにするものである。
駆動回路において、該演算増幅器の正極側電源電圧とし
て出力に現れるオフセット電圧の絶対値よりも大きく、
かつ逆極性の電圧を与えることにより、該オフセット電
圧によるトランジスタのオン／オフ動作への影響をなく
し、入力信号に対応してトランジスタを確実にオン／オ
フ動作させるようにするものである。
本発明は、ディジタル交換機の加入者回路に使用され
るスイッチ回路としてのスイッチ素子駆動回路の改良に
関するものである。
るスイッチ回路としてのスイッチ素子駆動回路の改良に
関するものである。
加入者回路には、加入者の電話機のオン・フック／オ
フ・フックを検出するため、該オン・フック／オフ・フ
ックに対応した直流ループを検出してオン／オフ動作を
行うスイッチ回路を、監視回路として設けている。そし
て交換機内のソフトウェア部で、加入者からの通話をす
るためのオフ・フックによる“0"又は“1"の信号を受け
てダイヤル信号を受信する準備をするが、オン／オフの
スイッチ動作が正確に行われていないと、オフ・フック
による信号が受けられず、ダイヤル信号を受信する準備
が出来ず、通話が出来ないことになる。
フ・フックを検出するため、該オン・フック／オフ・フ
ックに対応した直流ループを検出してオン／オフ動作を
行うスイッチ回路を、監視回路として設けている。そし
て交換機内のソフトウェア部で、加入者からの通話をす
るためのオフ・フックによる“0"又は“1"の信号を受け
てダイヤル信号を受信する準備をするが、オン／オフの
スイッチ動作が正確に行われていないと、オフ・フック
による信号が受けられず、ダイヤル信号を受信する準備
が出来ず、通話が出来ないことになる。
このためオン／オフのスイッチ動作は正確に行われる
ことが望ましい。
ことが望ましい。
第３図は従来例のトランジスタ駆動回路図である。
第３図において、比較器１′の出力を、抵抗Ｒを介し
てPNPトランジスタ（以下pnpTrと称する）２′のベース
に印加する。
てPNPトランジスタ（以下pnpTrと称する）２′のベース
に印加する。
比較器１′は正、負２つの入力端子を有し、例えば正
の入力端子には基準電圧Vthを、負の入力端子には入力
信号電圧を加える。入力信号電圧が基準電圧Vth（例え
ば−20V）より大の時、電源電圧の負の電圧（−Vbb、
例えば−24V）が比較器１′から出力され、pnpTr2′の
ベースの電圧が負となってpnpTr2′は順バイアス状態と
なりオンになって、負荷３に電流が流れる。
の入力端子には基準電圧Vthを、負の入力端子には入力
信号電圧を加える。入力信号電圧が基準電圧Vth（例え
ば−20V）より大の時、電源電圧の負の電圧（−Vbb、
例えば−24V）が比較器１′から出力され、pnpTr2′の
ベースの電圧が負となってpnpTr2′は順バイアス状態と
なりオンになって、負荷３に電流が流れる。
一方、入力信号電圧が基準電圧Vthよりも小の時、電
源電圧のアースの電圧が比較器１′から出力され、pn
pTr2′は逆バイアス状態となりオフになって、負荷３に
電流が流れなくなる。
源電圧のアースの電圧が比較器１′から出力され、pn
pTr2′は逆バイアス状態となりオフになって、負荷３に
電流が流れなくなる。
このようにして比較器１′の出力電圧により、pnpTr
2′をオン／オフしてスイッチ動作させていた。
2′をオン／オフしてスイッチ動作させていた。
尚、比較器１′の出力端子とpnpTr2′のベースの間に
抵抗Ｒを挿入しているのは、pnpTr2′がオンの時、pnpT
r2′のベースを通って比較器１′に流れ込む電流を制限
するためである。
抵抗Ｒを挿入しているのは、pnpTr2′がオンの時、pnpT
r2′のベースを通って比較器１′に流れ込む電流を制限
するためである。
しかしながら上述のトランジスタ駆動回路において
は、演算増幅器を比較器として用いた場合に比較器１′
の出力にオフセット電圧（負極性）が生じることがあ
り、入力の信号電圧が基準電圧より小の時でもオフセッ
ト電圧と、pnpTr2′のベース・エミッタ間電圧（Vbe）
の差の電圧が、抵抗Ｒの両端に発生し、微少なベース電
流（Ib）が流れるため、pnpTr2′の電流増幅率hFEが大
きい時、pnpTr2′のコレクタに流れる電流Ic（Ic＝hFE
×Ibと表される）が、無視できなくなる程大きくなる可
能性がある。
は、演算増幅器を比較器として用いた場合に比較器１′
の出力にオフセット電圧（負極性）が生じることがあ
り、入力の信号電圧が基準電圧より小の時でもオフセッ
ト電圧と、pnpTr2′のベース・エミッタ間電圧（Vbe）
の差の電圧が、抵抗Ｒの両端に発生し、微少なベース電
流（Ib）が流れるため、pnpTr2′の電流増幅率hFEが大
きい時、pnpTr2′のコレクタに流れる電流Ic（Ic＝hFE
×Ibと表される）が、無視できなくなる程大きくなる可
能性がある。
このためpnpTr2′はオンとなり、負荷に電流が流れる
という問題点があった。
という問題点があった。
上記問題点は第１図に示すように、二つの入力端子
と、二つの電源電圧印加端子を有し、一方の入力端子に
基準電圧を加え、他方の入力端子に入力信号を加え、第
一の電源電圧印加端子に0V、又は正の電圧を加え、第二
の電源電圧印加端子に負の電圧を加えた演算増幅器１の
出力電圧により、スイッチ素子２を駆動して、該スイッ
チ素子２にオン／オフのスイッチ動作を行わせるスイッ
チ素子駆動回路において、該第一の電源電圧印加端子
に、絶対値において該演算増幅器１の出力に現れるオフ
セット電圧値を越え、かつ該オフセット電圧と逆極性の
電圧を与える本発明のスイッチ素子駆動回路によって解
決される。
と、二つの電源電圧印加端子を有し、一方の入力端子に
基準電圧を加え、他方の入力端子に入力信号を加え、第
一の電源電圧印加端子に0V、又は正の電圧を加え、第二
の電源電圧印加端子に負の電圧を加えた演算増幅器１の
出力電圧により、スイッチ素子２を駆動して、該スイッ
チ素子２にオン／オフのスイッチ動作を行わせるスイッ
チ素子駆動回路において、該第一の電源電圧印加端子
に、絶対値において該演算増幅器１の出力に現れるオフ
セット電圧値を越え、かつ該オフセット電圧と逆極性の
電圧を与える本発明のスイッチ素子駆動回路によって解
決される。
第１図において、第一の電源電圧としてオフセット電
圧の絶対値を越え、かつオフセット電圧と逆極性の電圧
を与えることにより、入力信号電圧が基準電圧より小の
時、スイッチ素子２の入力は0V又は正極性となりスイッ
チ素子２はオフになって、負荷に電流が流れないように
することが出来る。
圧の絶対値を越え、かつオフセット電圧と逆極性の電圧
を与えることにより、入力信号電圧が基準電圧より小の
時、スイッチ素子２の入力は0V又は正極性となりスイッ
チ素子２はオフになって、負荷に電流が流れないように
することが出来る。
第２図は本発明の実施例のトランジスタ駆動回路図で
ある。
ある。
全図を通じて同一符号は同一対象物を示す。
第２図において、演算増幅器を比較器として用いた場
合に比較器１′の電源電圧として、アースの電位の代
わりにオフセット電圧（負極性、例えば−0.7V〜−1.5
V）の絶対値を越える正極性の電圧（＋Vcc、例えば5V）
を与えることにより、入力信号電圧が基準電圧Vthより
小の時、pnpTr2′のベースは0V又は正の電圧となり、pn
pTr2′は逆バイアス状態となりオフとなって、負荷３に
電流が流れることはない。
合に比較器１′の電源電圧として、アースの電位の代
わりにオフセット電圧（負極性、例えば−0.7V〜−1.5
V）の絶対値を越える正極性の電圧（＋Vcc、例えば5V）
を与えることにより、入力信号電圧が基準電圧Vthより
小の時、pnpTr2′のベースは0V又は正の電圧となり、pn
pTr2′は逆バイアス状態となりオフとなって、負荷３に
電流が流れることはない。
以上説明のように本発明のスイッチ素子駆動回路によ
れば、演算増幅器の正極側電源電圧として出力に現れる
オフセット電圧の絶対値を越え、かつ該オフセット電圧
と逆極性の電圧を与えることにより、トランジスタのオ
ン／オフのスイッチ動作を確実に行わせることが出来
る。
れば、演算増幅器の正極側電源電圧として出力に現れる
オフセット電圧の絶対値を越え、かつ該オフセット電圧
と逆極性の電圧を与えることにより、トランジスタのオ
ン／オフのスイッチ動作を確実に行わせることが出来
る。
第１図は本発明の原理図、 第２図は本発明の実施例のトランジスタ駆動回路図、 第３図は従来例のトランジスタ駆動回路図である。 図において １は演算増幅器、１′は比較器、 ２はスイッチ素子、２′はpnpTr、 ３は負荷、 を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 綾野 光俊 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 渋谷 清 川崎市中原区上小田中1015番地 富士通 株式会社内
Claims (1)
- 【請求項１】二つの入力端子と、二つの電源電圧印加端
子を有し、一方の入力端子に基準電圧を加え、他方の入
力端子に入力信号を加え、第一の電源電圧印加端子に0
V、又は正の電圧を加え、第二の電源電圧印加端子に負
の電圧を加えた演算増幅器（１）の出力電圧により、ス
イッチ素子（２）を駆動して、該スイッチ素子（２）に
オン／オフのスイッチ動作を行わせるスイッチ素子駆動
回路において、 該第一の電源電圧印加端子に、該演算増幅器（１）の出
力に現れる負のオフセット電圧値より絶対値で大きい正
の電圧を与えることを特徴とするスイッチ素子駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259271A JP2560701B2 (ja) | 1986-10-30 | 1986-10-30 | スイツチ素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259271A JP2560701B2 (ja) | 1986-10-30 | 1986-10-30 | スイツチ素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114317A JPS63114317A (ja) | 1988-05-19 |
| JP2560701B2 true JP2560701B2 (ja) | 1996-12-04 |
Family
ID=17331776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259271A Expired - Fee Related JP2560701B2 (ja) | 1986-10-30 | 1986-10-30 | スイツチ素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560701B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4158285B2 (ja) | 1998-08-28 | 2008-10-01 | 株式会社デンソー | 電気負荷の駆動装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256222A (ja) * | 1984-05-31 | 1985-12-17 | Mitsubishi Electric Corp | トランジスタのベ−ス駆動回路 |
-
1986
- 1986-10-30 JP JP61259271A patent/JP2560701B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256222A (ja) * | 1984-05-31 | 1985-12-17 | Mitsubishi Electric Corp | トランジスタのベ−ス駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114317A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2560701B2 (ja) | スイツチ素子駆動回路 | |
| EP0132863B1 (en) | Protection circuit | |
| IE41228B1 (en) | Improvements in or relating to relay circuits | |
| JPH0554072B2 (ja) | ||
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPS58131858A (ja) | ソリツド・ステ−ト・リレ− | |
| US3914626A (en) | Sampling circuit | |
| JPS6042520Y2 (ja) | 電流制限回路 | |
| JPS6325775Y2 (ja) | ||
| JP2697006B2 (ja) | 出力回路 | |
| JP3105682B2 (ja) | コンパレータ | |
| JPH0513064Y2 (ja) | ||
| JP2607314Y2 (ja) | スイッチング電源装置 | |
| JPH056931B2 (ja) | ||
| JP2909125B2 (ja) | スイッチ回路 | |
| SU1501188A1 (ru) | Устройство дл включени реле при пониженном напр жении питани | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH01137707A (ja) | 電流オン・オフ機能付ハイインピーダンス回路 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| KR19980066238A (ko) | 연산증폭기 응용회로에 사용되는 출력전압 제한회로 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS6269709A (ja) | Ｆｅｔ増幅回路 | |
| JPS6012631A (ja) | ラツチングリレ−の駆動回路 | |
| JPH0374925A (ja) | 信号検出回路 | |
| JPS62103804A (ja) | 磁気記憶装置の書込回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |