JP2559008Y2 - 厚膜ハイブリッドｉｃ - Google Patents
厚膜ハイブリッドｉｃInfo
- Publication number
- JP2559008Y2 JP2559008Y2 JP407592U JP407592U JP2559008Y2 JP 2559008 Y2 JP2559008 Y2 JP 2559008Y2 JP 407592 U JP407592 U JP 407592U JP 407592 U JP407592 U JP 407592U JP 2559008 Y2 JP2559008 Y2 JP 2559008Y2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- circuit block
- insulating substrate
- film hybrid
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、両面実装した厚膜ハイ
ブリッドＩＣに関するものである。
ブリッドＩＣに関するものである。
【０００２】
【従来の技術】絶縁基板の表裏両面に導体層を印刷配線
し、部品を搭載した両面実装構造のハイブリッドＩＣに
おいては、微小信号回路と大信号回路や高利得アンプ、
高インピーダンス回路などが同じ絶縁基板上に構成され
ている場合に、各回路間にリーク信号が流れて回路の特
性に悪影響することがある。そのため絶縁基板の裏面全
面にアース用導体層を印刷配線したものを２枚互いに貼
り合わせた構造や、グリーンシート内に予めアース用導
体層を設けて焼成した構造が採用されていた。
し、部品を搭載した両面実装構造のハイブリッドＩＣに
おいては、微小信号回路と大信号回路や高利得アンプ、
高インピーダンス回路などが同じ絶縁基板上に構成され
ている場合に、各回路間にリーク信号が流れて回路の特
性に悪影響することがある。そのため絶縁基板の裏面全
面にアース用導体層を印刷配線したものを２枚互いに貼
り合わせた構造や、グリーンシート内に予めアース用導
体層を設けて焼成した構造が採用されていた。
【０００３】
【考案が解決しようとする課題】上述の従来の絶縁基板
においては、電気的にはリーク信号の干渉を防止できる
が、絶縁基板の材料費が高価で、また組立工程が複雑に
なるなどが課題となっていた。
においては、電気的にはリーク信号の干渉を防止できる
が、絶縁基板の材料費が高価で、また組立工程が複雑に
なるなどが課題となっていた。
【０００４】
【課題を解決するための手段】本考案は上述の課題を解
決するため、絶縁基板の表裏両面に導体層を印刷配線し
た厚膜ハイブリッドＩＣにおいて、上記絶縁基板の表面
の左側に第１の回路ブロックを配置し、右側に第２の回
路ブロックを配置すると共に、該第１の回路ブロックと
第２の回路ブロックとを接続する連結導体層は、各々回
路ブロックの配線導体層よりも高インピーダンスパター
ンで形成され、かつ該連結導体層はアース用下層導体層
上に絶縁層を介して配置されていることを特徴とする厚
膜ハイブリッドＩＣである。
決するため、絶縁基板の表裏両面に導体層を印刷配線し
た厚膜ハイブリッドＩＣにおいて、上記絶縁基板の表面
の左側に第１の回路ブロックを配置し、右側に第２の回
路ブロックを配置すると共に、該第１の回路ブロックと
第２の回路ブロックとを接続する連結導体層は、各々回
路ブロックの配線導体層よりも高インピーダンスパター
ンで形成され、かつ該連結導体層はアース用下層導体層
上に絶縁層を介して配置されていることを特徴とする厚
膜ハイブリッドＩＣである。
【０００５】
【作用】上述の構成によって、絶縁基板の裏面から発生
したリーク信号は、アース用下層導体層によって連結導
体層に干渉するのを防止でき、第１の回路ブロックと第
２の回路ブロックが誤動作せず、特性劣化が生じない。
したリーク信号は、アース用下層導体層によって連結導
体層に干渉するのを防止でき、第１の回路ブロックと第
２の回路ブロックが誤動作せず、特性劣化が生じない。
【０００６】
【実施例】以下本考案を図１および図２に示す実施例に
より説明する。図１は厚膜ハイブリッドＩＣ用絶縁基板
の平面側から見た説明図、図２は図１の側面図である。
１はアルミナからなる絶縁基板で、表面にアース用下層
導体層２を印刷、焼成し、その上にガラス絶縁層３を印
刷、焼成し、該絶縁層３上に連結導体層４を印刷焼成す
る。この連結導体層４は、絶縁基板の表面の左側に形成
される第１の回路ブロック５と右側に形成される第２の
回路ブロック６とを接続するもので、第１の回路ブロッ
ク５と第２の回路ブロック６の各々配線導体層と同時に
印刷焼成して形成できる。そして両回路ブロック５，６
には、勿論抵抗体も印刷、焼成し形成され、絶縁基板１
の裏面側にも同様にして他の回路ブロック７が形成され
る。そして上記連結導体層４は細線、ジクザク配線など
により両回路ブロック５，６の配線導体層よりも高イン
ピーダンスパターンで形成されている。８は各回路ブロ
ックより導出した引出し端子で、上記アース用下層導体
層２からも引出し端子が導出される。
より説明する。図１は厚膜ハイブリッドＩＣ用絶縁基板
の平面側から見た説明図、図２は図１の側面図である。
１はアルミナからなる絶縁基板で、表面にアース用下層
導体層２を印刷、焼成し、その上にガラス絶縁層３を印
刷、焼成し、該絶縁層３上に連結導体層４を印刷焼成す
る。この連結導体層４は、絶縁基板の表面の左側に形成
される第１の回路ブロック５と右側に形成される第２の
回路ブロック６とを接続するもので、第１の回路ブロッ
ク５と第２の回路ブロック６の各々配線導体層と同時に
印刷焼成して形成できる。そして両回路ブロック５，６
には、勿論抵抗体も印刷、焼成し形成され、絶縁基板１
の裏面側にも同様にして他の回路ブロック７が形成され
る。そして上記連結導体層４は細線、ジクザク配線など
により両回路ブロック５，６の配線導体層よりも高イン
ピーダンスパターンで形成されている。８は各回路ブロ
ックより導出した引出し端子で、上記アース用下層導体
層２からも引出し端子が導出される。
【０００７】上述の実施例は回路ブロックが左右２つの
場合について述べたが、３つ以上の場合についても同様
に各回路ブロック間に連結導体層を形成することができ
る。
場合について述べたが、３つ以上の場合についても同様
に各回路ブロック間に連結導体層を形成することができ
る。
【０００８】
【考案の効果】以上のようにして本考案の厚膜ハイブリ
ッドＩＣは構成されるので、絶縁基板１の裏面側の回路
ブロック７から発生したリーク信号はアース用下層導体
層２によって連結導体層４に干渉するのを防止でき、第
１の回路ブロック５と第２の回路ブロック６とが互いに
誤動作せず、特性劣化が生ぜず、絶縁基板を分割する必
要もないので、小形化でき実用的価値が大きい。
ッドＩＣは構成されるので、絶縁基板１の裏面側の回路
ブロック７から発生したリーク信号はアース用下層導体
層２によって連結導体層４に干渉するのを防止でき、第
１の回路ブロック５と第２の回路ブロック６とが互いに
誤動作せず、特性劣化が生ぜず、絶縁基板を分割する必
要もないので、小形化でき実用的価値が大きい。
【図１】本考案の厚膜ハイブリッドＩＣの一実施例の平
面図である。
面図である。
【図２】本考案の厚膜ハイブリッドＩＣ基板の一実施例
の側面図である。
の側面図である。
１ 絶縁基板 ２ アース用下層導体層 ３ 絶縁層 ４ 連結導体層 ５ 第１の回路ブロック ６ 第２の回路ブロック
Claims (1)
- 【請求項１】 絶縁基板の表裏両面に導体層を印刷配線
した厚膜ハイブリッドＩＣにおいて、上記絶縁基板の表
面の左側に第１の回路ブロックを配置し、右側に第２の
回路ブロックを配置すると共に、該第１の回路ブロック
と第２の回路ブロックとを接続する連結導体層は、各々
回路ブロックの配線導体層よりも高インピーダンスパタ
ーンで形成され、かつ該連結導体層はアース用下層導体
層上に絶縁層を介して配置されていることを特徴とする
厚膜ハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP407592U JP2559008Y2 (ja) | 1992-01-08 | 1992-01-08 | 厚膜ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP407592U JP2559008Y2 (ja) | 1992-01-08 | 1992-01-08 | 厚膜ハイブリッドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0557853U JPH0557853U (ja) | 1993-07-30 |
| JP2559008Y2 true JP2559008Y2 (ja) | 1998-01-14 |
Family
ID=11574691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP407592U Expired - Fee Related JP2559008Y2 (ja) | 1992-01-08 | 1992-01-08 | 厚膜ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559008Y2 (ja) |
-
1992
- 1992-01-08 JP JP407592U patent/JP2559008Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0557853U (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2225129A1 (en) | Printed circuit board including crosstalk compensation | |
| JPH08124795A (ja) | 積層コンデンサ | |
| US7099131B2 (en) | Surge absorber and surge absorber array | |
| JP2559008Y2 (ja) | 厚膜ハイブリッドｉｃ | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JP2800864B2 (ja) | 積層電子部品 | |
| JPS5996791A (ja) | 配線板及びその製造方法 | |
| US6801439B2 (en) | Multiple network electronic component | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPS58148484A (ja) | 電磁シ−ルドがついたセラミツク厚膜基板 | |
| JPH0547598A (ja) | Ｃｒアレイ | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JP2562259Y2 (ja) | ベアチップを取付けたハイブリッドｉｃ | |
| JPH09199910A (ja) | ストリップ線路 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH0239878B2 (ja) | ||
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JPH051100Y2 (ja) | ||
| JPH04355193A (ja) | Ｉｃカード | |
| JPS63168074A (ja) | 電子回路基板の抵抗形成方法 | |
| JPS63198397A (ja) | 多層セラミツク配線基板 | |
| JPS62193797U (ja) | ||
| JPH1098310A (ja) | 高周波線路 | |
| JPH0855955A (ja) | 集積回路用多層基板及び集積回路用多層基板用内層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |