JPS63198397A - 多層セラミツク配線基板 - Google Patents
多層セラミツク配線基板Info
- Publication number
- JPS63198397A JPS63198397A JP3101187A JP3101187A JPS63198397A JP S63198397 A JPS63198397 A JP S63198397A JP 3101187 A JP3101187 A JP 3101187A JP 3101187 A JP3101187 A JP 3101187A JP S63198397 A JPS63198397 A JP S63198397A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- capacitor
- multilayer ceramic
- capacitors
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、層間を電気的に接続するバイア・ホール、抵
抗体パターン、積層型コンデンサ用電極および回路パタ
ーンが形成されたセラミック・グリーンシートを複数枚
積層し、焼成してなる多層セラミック配線基板に関する
。
抗体パターン、積層型コンデンサ用電極および回路パタ
ーンが形成されたセラミック・グリーンシートを複数枚
積層し、焼成してなる多層セラミック配線基板に関する
。
近年、混成ＩＣの一層の高密度化を図るために、多層化
、特に多層セラミック配線基板の開発が注目されている
。多層セラミック配線基板は、コンデンサ、抵抗、回路
配線パターンをセラミック基板内に三次元的に配するた
め、従来の混成ＩＣと比較して大幅な高密度化が達成で
きる。
、特に多層セラミック配線基板の開発が注目されている
。多層セラミック配線基板は、コンデンサ、抵抗、回路
配線パターンをセラミック基板内に三次元的に配するた
め、従来の混成ＩＣと比較して大幅な高密度化が達成で
きる。
Ｃ発明が解決しようとする問題点〕
上述した従来の多層セラミック配線基板では、高密度実
装故に各素子間の結合、特に積層型コンデンサを内蔵す
るものについては、比較的使用面積の大きいコンデンサ
電極間の結合によって高周波特性が劣化するという欠点
がある。
装故に各素子間の結合、特に積層型コンデンサを内蔵す
るものについては、比較的使用面積の大きいコンデンサ
電極間の結合によって高周波特性が劣化するという欠点
がある。
本発明の多層セラミック配線基板は、ある一つの積層型
コンデンサを形成するコンデンサ電極とこれと隣接する
他の積層型コンデンサ電極との間に一層以上に亘りアー
ス電位を形成する導体パターンが配されている。
コンデンサを形成するコンデンサ電極とこれと隣接する
他の積層型コンデンサ電極との間に一層以上に亘りアー
ス電位を形成する導体パターンが配されている。
（作 用）
したがって、両コンデンサ間の結合容量が減少し、高周
波特性を著しく改善することができる。
波特性を著しく改善することができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の多層セラミック配線基板の一実施例で
、導体パターンの拡大図である。
、導体パターンの拡大図である。
セラミック・グリーンシート１上に厚膜印刷法にて導体
ペーストが印刷形成された積層型コンデンサ６用電極２
と積層型コンデンサ７用電極３とが隣接して形成され、
同時にコンデンサ６用電極２とコンデンサ電極３とを分
離するようにアース％を位形成導電パターン（アース・
パターン）４が形成されている。なお、コンデンサ６用
電極２には本セラミック・グリーンシートの上下層を電
気的に接続するためのバイア・ホール５が設けられてい
る。
ペーストが印刷形成された積層型コンデンサ６用電極２
と積層型コンデンサ７用電極３とが隣接して形成され、
同時にコンデンサ６用電極２とコンデンサ電極３とを分
離するようにアース％を位形成導電パターン（アース・
パターン）４が形成されている。なお、コンデンサ６用
電極２には本セラミック・グリーンシートの上下層を電
気的に接続するためのバイア・ホール５が設けられてい
る。
第２図（ａ） 、 （ｂ）は第１図の導体パターンの等
価回路を従来と対比して示す回路図である。
価回路を従来と対比して示す回路図である。
このようにアース・パターン４を形成することにより、
第２図（ａ）の回路図のようにコンデンサ６（容量Ｃ＾
）とコンデンサ（容量Ｃａ）は各々アース８に結合コン
デンサ９（結合容量ＣＡＧ）および１０（結合容量Ｃａ
ａ）を介して接続され、コンデンサ６と７の結合は軽減
される。これに反してアース・パターン４がない場合に
は、第２図（ｂ）の回路図のように結合コンデンサＩＩ
（結合容量ＣＡＢ）のみの存在となり、結合度は深くな
る。
第２図（ａ）の回路図のようにコンデンサ６（容量Ｃ＾
）とコンデンサ（容量Ｃａ）は各々アース８に結合コン
デンサ９（結合容量ＣＡＧ）および１０（結合容量Ｃａ
ａ）を介して接続され、コンデンサ６と７の結合は軽減
される。これに反してアース・パターン４がない場合に
は、第２図（ｂ）の回路図のように結合コンデンサＩＩ
（結合容量ＣＡＢ）のみの存在となり、結合度は深くな
る。
第４図は第３図に示す高周波増幅回路に本発明を適用し
た例の周波数特性結果を示す図である。
た例の周波数特性結果を示す図である。
第４図破線はアース・パターン４を使用しない場合、実
線はアース・パターン４を使用した場合である。アース
・パターン４を使用しない場合は、トランジスタのベー
ス・エミッタ間の結合容量は約１０９Ｆとなり、約４５
０ＭＨｚで利得（Ｇａｉｎ）はＯｄＢとなった。アース
・パターン４を使用した場合には、結合容量は約２．５
９Ｆ 、利得ＯｄＢポイントは１００１００Ｏまで延び
ている。
線はアース・パターン４を使用した場合である。アース
・パターン４を使用しない場合は、トランジスタのベー
ス・エミッタ間の結合容量は約１０９Ｆとなり、約４５
０ＭＨｚで利得（Ｇａｉｎ）はＯｄＢとなった。アース
・パターン４を使用した場合には、結合容量は約２．５
９Ｆ 、利得ＯｄＢポイントは１００１００Ｏまで延び
ている。
なお、本アース・パターンは、隣接するコンデンサ間に
配するばかりでなく、搭載する電子部品の端子間、内蔵
する抵抗、コンデンサ間に配しても同様な効果が得られ
る。また、必要に応じて、アースパターンを電極または
端子の二方向、三方向および周囲全域に配してもよい。
配するばかりでなく、搭載する電子部品の端子間、内蔵
する抵抗、コンデンサ間に配しても同様な効果が得られ
る。また、必要に応じて、アースパターンを電極または
端子の二方向、三方向および周囲全域に配してもよい。
以上説明したように本発明は、アース・パターンを隣接
するコンデンサ電極間に配することにより、コンデンサ
間の結合容量を大巾に減少させることができ、高周波特
性を著しく改善できる効果がある。
するコンデンサ電極間に配することにより、コンデンサ
間の結合容量を大巾に減少させることができ、高周波特
性を著しく改善できる効果がある。
第１図は本発明の多層セラミックコンデンサの一実施例
で、導体パターンの拡大図、第２図は第１図および従来
品の等価回路図、第３図は本発明を適用した高周波増巾
回路図、第４図は第３図の高周波特性を示す図である。 １・・・セラミック・グリーンシート、２・・・コンデ
ンサ６用電極、 ３・・・コンデンサ７用電極、 ５・・・バイアー・ホール、 ６・・・コンデンサ、 ７・・・コンデンサ、８
…アース、 ９ 、１０． ＋１−・・結合容量ＣＡ６．ＣＢａ、Ｃ
Ａａ。 １七ラミツクク゛リーンンート 第１図 第３図 周波数（ＭＨｚ ）
で、導体パターンの拡大図、第２図は第１図および従来
品の等価回路図、第３図は本発明を適用した高周波増巾
回路図、第４図は第３図の高周波特性を示す図である。 １・・・セラミック・グリーンシート、２・・・コンデ
ンサ６用電極、 ３・・・コンデンサ７用電極、 ５・・・バイアー・ホール、 ６・・・コンデンサ、 ７・・・コンデンサ、８
…アース、 ９ 、１０． ＋１−・・結合容量ＣＡ６．ＣＢａ、Ｃ
Ａａ。 １七ラミツクク゛リーンンート 第１図 第３図 周波数（ＭＨｚ ）
Claims (1)
- 【特許請求の範囲】 層間を電気的に接続するバイア・ホール、抵抗体パタ
ーン、積層型コンデンサ用電極および回路配線パターン
が形成されたセラミック・グリーンシートを複数枚積層
し、焼成してなる多層セラミック配線基板において、 一つの積層型コンデンサを形成するコンデンサ電極とこ
れと隣接する他の積層型コンデンサ電極との間に一層以
上に亘りアース電位を形成する導体パターンが配されて
いることを特徴とする多層セラミック配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101187A JPS63198397A (ja) | 1987-02-13 | 1987-02-13 | 多層セラミツク配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101187A JPS63198397A (ja) | 1987-02-13 | 1987-02-13 | 多層セラミツク配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63198397A true JPS63198397A (ja) | 1988-08-17 |
Family
ID=12319612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101187A Pending JPS63198397A (ja) | 1987-02-13 | 1987-02-13 | 多層セラミツク配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63198397A (ja) |
-
1987
- 1987-02-13 JP JP3101187A patent/JPS63198397A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
| JP3328399B2 (ja) | 積層コンデンサアレイ | |
| JPH04299815A (ja) | 複合電子部品 | |
| WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
| JPS63198397A (ja) | 多層セラミツク配線基板 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPS62155585A (ja) | 電子機器 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2980629B2 (ja) | 混成集積回路部品の構造 | |
| JPS62108594A (ja) | 混成集積回路 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPH06349679A (ja) | 積層型貫通コンデンサ | |
| JP2982561B2 (ja) | チップ貫通コンデンサ | |
| JPH0338921U (ja) | ||
| JPH0230843Y2 (ja) | ||
| JPS59180470U (ja) | プリント基板の接続構造 | |
| JPH0582936A (ja) | リードレス部品搭載基板の電気回路 | |
| JPS58100482A (ja) | 積層コンデンサを内蔵する混成集積回路用基板 | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS60119771U (ja) | 混成集積回路基板 | |
| JPH0576096U (ja) | 積層集積部品の実装構造 | |
| JPS5988936U (ja) | アクテイブ・フイルタ | |
| JPH0160959B2 (ja) | ||
| JPH07220979A (ja) | チップ貫通コンデンサ |