JP2558294B2 - 増幅回路ｉｃ - Google Patents
増幅回路ｉｃInfo
- Publication number
- JP2558294B2 JP2558294B2 JP62244261A JP24426187A JP2558294B2 JP 2558294 B2 JP2558294 B2 JP 2558294B2 JP 62244261 A JP62244261 A JP 62244261A JP 24426187 A JP24426187 A JP 24426187A JP 2558294 B2 JP2558294 B2 JP 2558294B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- power supply
- package
- output pin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （１）発明の目的 ［産業上の利用分野］ 本発明は、高周波帯で安定な動作を確保できるように
した増幅回路ICに関するものである。
した増幅回路ICに関するものである。
［従来の技術］ 従来、広帯域高利得な増幅回路ICを実現する場合、第
３図に示すように各増幅段毎に電源を分割し、個別に電
源を供給することにより、従来のようなICチップ外の電
源供給用ボンディングワイヤ，ラインの寄生インダクタ
ンスの影響で、信号がICチップ内の電源ラインパタンを
介してまわり込むことができなくなり、発振などの不安
定動作に対して改善を図ることができる。
３図に示すように各増幅段毎に電源を分割し、個別に電
源を供給することにより、従来のようなICチップ外の電
源供給用ボンディングワイヤ，ラインの寄生インダクタ
ンスの影響で、信号がICチップ内の電源ラインパタンを
介してまわり込むことができなくなり、発振などの不安
定動作に対して改善を図ることができる。
特に発振の生じ易い高利得、高周波増幅回路ICでは、
電源を分割して供給することにより大きく安定性を確保
することができる（特開昭60−178657号公報参照）。同
図中１は入力端子、２は出力端子、３−１〜３−ｎは第
１の電圧源群、４−１〜４−ｎは第２の電圧源群、L11
〜L1n、L21〜L2nは各寄生インダクタンス、A1〜Anは各
増幅回路の各増幅段、αはICチップ、Vcc1〜Vccn,VEE1
〜VEEnは各増幅回路A1〜Anの電源用パッド群をそれぞれ
示す。
電源を分割して供給することにより大きく安定性を確保
することができる（特開昭60−178657号公報参照）。同
図中１は入力端子、２は出力端子、３−１〜３−ｎは第
１の電圧源群、４−１〜４−ｎは第２の電圧源群、L11
〜L1n、L21〜L2nは各寄生インダクタンス、A1〜Anは各
増幅回路の各増幅段、αはICチップ、Vcc1〜Vccn,VEE1
〜VEEnは各増幅回路A1〜Anの電源用パッド群をそれぞれ
示す。
次に具体的に第４図に示すバイポーラ増幅回路ICの特
性について述べる（特開昭62−78903号公報および「並
列帰還形高利得IGHz帯Siモノリシックリミッタ増幅回
路」、昭和62年信学会総合全国大会、NO.356参照）。
性について述べる（特開昭62−78903号公報および「並
列帰還形高利得IGHz帯Siモノリシックリミッタ増幅回
路」、昭和62年信学会総合全国大会、NO.356参照）。
第５図は、ICの利得周波数特性のシミュレーション結
果を示す。
果を示す。
但し、電源用パッドVcc1〜Vcc4には6V、VEE1〜VEE4に
はOVを印加する。利得39dB、3dB帯域が約2.2GHZの特性
が得られている。
はOVを印加する。利得39dB、3dB帯域が約2.2GHZの特性
が得られている。
以上述べた特性はセラミック基板上に電源安定化のた
めのバイパスコンデンサを出来るだけ大きく与え（数千
PF程度）で評価している。
めのバイパスコンデンサを出来るだけ大きく与え（数千
PF程度）で評価している。
一方、この増幅回路ICを使用する場合、パッケージ実
装した方がICが表面に露出せず信頼性の点ですぐれてい
るが、その場合次に述べる特性上の問題が生ずる。
装した方がICが表面に露出せず信頼性の点ですぐれてい
るが、その場合次に述べる特性上の問題が生ずる。
第６図は、第４図の増幅回路ICをパッケージβに実装
した状態を示す図で、L11〜L14,L21〜L24はボンディン
グワイヤのインダクタンス、L31〜L34はパッケージβ内
のラインのインダクタンス、C11〜C14は電源安定化のた
めのバイパスコンデンサ、５−１〜５−４はパッケージ
出力ピンである。ここでボンディングワイヤのインダク
タンスL11〜L14,L21〜L24＝0.5nH、パッケージ内ライン
のインダクタンスL31〜L34＝5nH、バイパスコンデンサC
11〜C14はパッケージβ内に実装できるチップコンデン
サの最大値として100PF程度を与えた。また入出力の取
り出し用のボンディングワイヤのインダクタンスLIN,Lo
ut＝1nHを与えた。
した状態を示す図で、L11〜L14,L21〜L24はボンディン
グワイヤのインダクタンス、L31〜L34はパッケージβ内
のラインのインダクタンス、C11〜C14は電源安定化のた
めのバイパスコンデンサ、５−１〜５−４はパッケージ
出力ピンである。ここでボンディングワイヤのインダク
タンスL11〜L14,L21〜L24＝0.5nH、パッケージ内ライン
のインダクタンスL31〜L34＝5nH、バイパスコンデンサC
11〜C14はパッケージβ内に実装できるチップコンデン
サの最大値として100PF程度を与えた。また入出力の取
り出し用のボンディングワイヤのインダクタンスLIN,Lo
ut＝1nHを与えた。
第７図にこの増幅回路ICの利得周波数特性を示す。
同図より200MHz付近で共振点が見られる。
これは主に実装の寄生インダクタンスL31〜L34及びバ
イパスコンデンサC11〜C14による共振のために生じてい
る。
イパスコンデンサC11〜C14による共振のために生じてい
る。
以上述べたようにパッケージβ内にバイパスコンデン
サC11〜C14を搭載し、増幅回路ICを実装した場合、利得
周波数特性において共振点が見られ、動作が不安定とな
る欠点を有していた。
サC11〜C14を搭載し、増幅回路ICを実装した場合、利得
周波数特性において共振点が見られ、動作が不安定とな
る欠点を有していた。
［発明が解決しようとする問題点］ 本発明は、利得周波数特性上に現われる共振点の影響
を小さくし、動作の安定を図った増幅回路ICを提供せん
とするものである。
を小さくし、動作の安定を図った増幅回路ICを提供せん
とするものである。
（２）発明の構成 ［問題点を解決するための手段］ 本発明の第１の特徴は、パッケージ化された増幅回路
ICにおいて、供給用電源に接続されるパッケージ出力ピ
ンと、前記増幅回路ICと同じパッケージ内に搭載され、
かつ前記増幅回路ICの電源用パッドと一端が接続される
とともに、他端が接地されたバイパスコンデンサと、前
記電源用パッドと前記パッケージ出力ピンとを接続した
電源供給用ラインと、前記パッケージ内に搭載され、前
記バイパスコンデンサと前記電源用パッドとの間に接続
された抵抗とを備えた増幅回路ICの構成採用にある。
ICにおいて、供給用電源に接続されるパッケージ出力ピ
ンと、前記増幅回路ICと同じパッケージ内に搭載され、
かつ前記増幅回路ICの電源用パッドと一端が接続される
とともに、他端が接地されたバイパスコンデンサと、前
記電源用パッドと前記パッケージ出力ピンとを接続した
電源供給用ラインと、前記パッケージ内に搭載され、前
記バイパスコンデンサと前記電源用パッドとの間に接続
された抵抗とを備えた増幅回路ICの構成採用にある。
本発明の第２の特徴は、パッケージ化された増幅回路
ICにおいて、供給用電源に接続されるパッケージ出力ピ
ンと、前記増幅回路ICと同じパッケージ内に搭載され、
かつ前記増幅回路ICの電源用パッドと一端が接続される
とともに、他端が抵抗を介して接地されたバイパスコン
デンサと、前記電源用パッドと前記パッケージ出力ピン
とを接続した電源供給用ラインとを備えた増幅回路ICの
構成採用にある。
ICにおいて、供給用電源に接続されるパッケージ出力ピ
ンと、前記増幅回路ICと同じパッケージ内に搭載され、
かつ前記増幅回路ICの電源用パッドと一端が接続される
とともに、他端が抵抗を介して接地されたバイパスコン
デンサと、前記電源用パッドと前記パッケージ出力ピン
とを接続した電源供給用ラインとを備えた増幅回路ICの
構成採用にある。
［実施例］ 以下、本発明に係る増幅回路ICを、実施例に基づいて
詳細に説明する。
詳細に説明する。
（第１実施例） 第１図は第１実施例の結線回路を示す。
図中１は入力端子、２は出力端子、３−１〜３−４は
電圧源端子群、５−１〜５−４はパッケージ出力ピン、
７−１〜７−４はリード線、A1〜Anは各増幅回路の各増
幅段、αはICチップ、Vcc1〜Vccn、VEE1〜VEEnは各増幅
回路A1〜Anの電源用パッド群、L11〜L14、L21〜L24はボ
ンディングワイヤの寄生インダクタンス、L31〜L34はパ
ッケージβ内電源供給用ライン６−１〜66−４の寄生イ
ンダクタンス、C11〜C14はバイパスコンデンサ、R11〜R
14は共振のＱを下げるため付加した抵抗を示す。
電圧源端子群、５−１〜５−４はパッケージ出力ピン、
７−１〜７−４はリード線、A1〜Anは各増幅回路の各増
幅段、αはICチップ、Vcc1〜Vccn、VEE1〜VEEnは各増幅
回路A1〜Anの電源用パッド群、L11〜L14、L21〜L24はボ
ンディングワイヤの寄生インダクタンス、L31〜L34はパ
ッケージβ内電源供給用ライン６−１〜66−４の寄生イ
ンダクタンス、C11〜C14はバイパスコンデンサ、R11〜R
14は共振のＱを下げるため付加した抵抗を示す。
抵抗R11〜R14は、増幅回路ICのパッケージβ内に搭載
され、バイパスコンデンサC11〜C14の前に直列に挿入介
接されている。このため抵抗R11〜R14での電圧降下がな
く、回路動作への悪影響がない。
され、バイパスコンデンサC11〜C14の前に直列に挿入介
接されている。このため抵抗R11〜R14での電圧降下がな
く、回路動作への悪影響がない。
（第２実施例） 第２図は第２実施例の結線回路を示す。
同図の記号は第１図と同じであるので、重複説明を省
略した。
略した。
本実施例の増幅回路ICは、抵抗R11〜R14をバイパスコ
ンデンサC11〜C14の後に直列に挿入介接させた点が、第
１実施例と異なる。
ンデンサC11〜C14の後に直列に挿入介接させた点が、第
１実施例と異なる。
以上説明した第１及び第２実施例の増幅回路ICによれ
ば、小さな抵抗をバイパスコンデンサC11〜C14の前後に
直列に付加するだけで共振のＱが下がり、増幅回路ICの
安定な動作が得られるという効果を奏する。
ば、小さな抵抗をバイパスコンデンサC11〜C14の前後に
直列に付加するだけで共振のＱが下がり、増幅回路ICの
安定な動作が得られるという効果を奏する。
（３）発明の効果 かくして本発明では、広帯域高利得の増幅回路ICの利
得周波数特性上に現れる共振点の影響を減少させるに当
たり、増幅回路ICのバイパスコンデンサの前後に抵抗を
付加する構成を採用している。したがって、電圧降下を
伴う動作電流にて集積回路の電源電圧が揺らぐことがな
く、当該増幅回路ICを安定に動作できるという優れた効
果を奏する。
得周波数特性上に現れる共振点の影響を減少させるに当
たり、増幅回路ICのバイパスコンデンサの前後に抵抗を
付加する構成を採用している。したがって、電圧降下を
伴う動作電流にて集積回路の電源電圧が揺らぐことがな
く、当該増幅回路ICを安定に動作できるという優れた効
果を奏する。
第１図は本発明の第１実施例の結線回路図、第２図は本
発明の第２実施例の結線回路図、第３図は従来の増幅回
路ICの実装状態の結線回路図、第４図はバイポーラ増幅
回路図、第５図は第３図示の回路の利得周波数特性のシ
ミュレーション曲線図、第６図乃至第７図はバイポーラ
増幅回路の実装状態の結線回路図とその利得周波数特性
のシミュレーション曲線図である。 A1〜An……増幅回路 C11〜C14……バイパスコンデンサ L11〜1n,L21〜2n,L31〜34……寄生インダクタンス R11〜R14……抵抗 Vcc1〜VccN,VEE1〜VEEn……電源用パッド α……ICチップ β……パッケージ １……入力端子 ２……出力端子 ３−１〜３−n,4−１〜４−ｎ……電圧源 ５−１〜５−４……パッケージ出力ピン ６−１〜６−４……電源供給用ライン ７−１〜７−４……リード線
発明の第２実施例の結線回路図、第３図は従来の増幅回
路ICの実装状態の結線回路図、第４図はバイポーラ増幅
回路図、第５図は第３図示の回路の利得周波数特性のシ
ミュレーション曲線図、第６図乃至第７図はバイポーラ
増幅回路の実装状態の結線回路図とその利得周波数特性
のシミュレーション曲線図である。 A1〜An……増幅回路 C11〜C14……バイパスコンデンサ L11〜1n,L21〜2n,L31〜34……寄生インダクタンス R11〜R14……抵抗 Vcc1〜VccN,VEE1〜VEEn……電源用パッド α……ICチップ β……パッケージ １……入力端子 ２……出力端子 ３−１〜３−n,4−１〜４−ｎ……電圧源 ５−１〜５−４……パッケージ出力ピン ６−１〜６−４……電源供給用ライン ７−１〜７−４……リード線
Claims (2)
- 【請求項１】パッケージ化された増幅回路ICにおいて、 供給用電源に接続されるパッケージ出力ピンと、 前記増幅回路ICと同じパッケージ内に搭載され、かつ前
記増幅回路ICの電源用パッドと一端が接続されるととも
に、他端が接地されたバイパスコンデンサと、 前記電源用パッドと前記パッケージ出力ピンとを接続し
た電源供給用ラインと、 前記パッケージ内に搭載され、前記バイパスコンデンサ
と前記電源用パッドとの間に接続された抵抗と、を備え
た、 ことを特徴とする増幅回路IC。 - 【請求項２】パッケージ化された増幅回路ICにおいて、 供給用電源に接続されるパッケージ出力ピンと、 前記増幅回路ICと同じパッケージ内に搭載され、かつ前
記増幅回路ICの電源用パッドと一端が接続されるととも
に、他端が抵抗を介して接地されたバイパスコンデンサ
と、 前記電源用パッドと前記パッケージ出力ピンとを接続し
た電源供給用ラインと、を備えた、 ことを特徴とする増幅回路IC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62244261A JP2558294B2 (ja) | 1987-09-30 | 1987-09-30 | 増幅回路ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62244261A JP2558294B2 (ja) | 1987-09-30 | 1987-09-30 | 増幅回路ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489707A JPS6489707A (en) | 1989-04-04 |
| JP2558294B2 true JP2558294B2 (ja) | 1996-11-27 |
Family
ID=17116120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62244261A Expired - Lifetime JP2558294B2 (ja) | 1987-09-30 | 1987-09-30 | 増幅回路ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558294B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501914B2 (en) | 2004-04-28 | 2009-03-10 | Mitsubishi Electric Corporation | Bias circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074467A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | Ｍｏｓ型集積回路 |
-
1987
- 1987-09-30 JP JP62244261A patent/JP2558294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489707A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553382B2 (ja) | トランジスタ増幅段 | |
| JPH05199048A (ja) | 高周波線形増幅器アセンブリ | |
| JP2558294B2 (ja) | 増幅回路ｉｃ | |
| EP0407778B1 (en) | Hybrid amplifier | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| EP0600694B1 (en) | Improved transistor device layout | |
| JPS6141444B2 (ja) | ||
| EP1227578A2 (en) | RF amplifier | |
| JP2624370B2 (ja) | 高周波集積回路 | |
| JPS6043682B2 (ja) | 信号増幅器 | |
| JP2002171144A (ja) | 高周波増幅器 | |
| JPH0525181B2 (ja) | ||
| JPH03131038A (ja) | 高周波高出力トランジスタ | |
| JP2005051062A (ja) | 半導体装置 | |
| JPH07336166A (ja) | 高周波増幅器 | |
| JP2000124741A (ja) | 増幅回路 | |
| JPH02210852A (ja) | 高周波ビデオ増幅装置 | |
| EP0579293A1 (en) | Hybrid amplifier | |
| JPH01284006A (ja) | トランジスタ装置 | |
| JPH1098137A (ja) | スイッチングノイズ低減パッケージ | |
| JPH03184367A (ja) | 高周波集積回路 | |
| JPH0476213B2 (ja) | ||
| JPS61272958A (ja) | 半導体集積回路装置 | |
| JPH06291501A (ja) | 高周波回路装置 | |
| JPH0254603A (ja) | 電源供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |