JP2554423Y2 - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JP2554423Y2 JP2554423Y2 JP14212088U JP14212088U JP2554423Y2 JP 2554423 Y2 JP2554423 Y2 JP 2554423Y2 JP 14212088 U JP14212088 U JP 14212088U JP 14212088 U JP14212088 U JP 14212088U JP 2554423 Y2 JP2554423 Y2 JP 2554423Y2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- port ram
- dual
- read
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14212088U JP2554423Y2 (ja) | 1988-10-31 | 1988-10-31 | メモリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14212088U JP2554423Y2 (ja) | 1988-10-31 | 1988-10-31 | メモリ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0265296U JPH0265296U (US20020051482A1-20020502-M00012.png) | 1990-05-16 |
JP2554423Y2 true JP2554423Y2 (ja) | 1997-11-17 |
Family
ID=31407796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14212088U Expired - Lifetime JP2554423Y2 (ja) | 1988-10-31 | 1988-10-31 | メモリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2554423Y2 (US20020051482A1-20020502-M00012.png) |
-
1988
- 1988-10-31 JP JP14212088U patent/JP2554423Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0265296U (US20020051482A1-20020502-M00012.png) | 1990-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
JP2554423Y2 (ja) | メモリ制御装置 | |
JPH0343804A (ja) | シーケンス制御装置 | |
JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
JPH0628307A (ja) | バス制御装置 | |
JPS6130300B2 (US20020051482A1-20020502-M00012.png) | ||
JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
JPH02211571A (ja) | 情報処理装置 | |
JPH0236016B2 (US20020051482A1-20020502-M00012.png) | ||
JP3323430B2 (ja) | 通信制御装置 | |
JP2610971B2 (ja) | 中央処理装置間ダイレクトメモリアクセス方式 | |
JPH03134712A (ja) | プログラマブルコントローラ | |
JPS6022383B2 (ja) | 入出力制御装置 | |
JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
JPH01251156A (ja) | デュアルポートメモリ回路 | |
JPS63279359A (ja) | マルチcpuのデ−タ受け渡し装置 | |
JPH0437946A (ja) | 通信方式 | |
JPH03219359A (ja) | インタフェース回路 | |
JPH02219105A (ja) | プログラマブルコントローラ | |
JPH0592856U (ja) | 1チップcpuの外部メモリへのdma転送制御装置 | |
JPS6068462A (ja) | マルチプロセッサ・システム | |
JPH01248264A (ja) | システムバス競合制御方式 | |
JPH04328667A (ja) | 2ポートramデータ送受方式及び装置 | |
JPS6127790B2 (US20020051482A1-20020502-M00012.png) | ||
JPH06175970A (ja) | データ通信制御回路 |