JP2552541B2 - 出力ドライバ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、出力ドライバ回路に関し、さらに特定的
には、フロッピィディスクを駆動させるブラシレスモー
タなどを駆動するための出力ドライバ回路に関する。

［従来の技術］ 第９図は従来の三相ブラシレスモータを駆動させる出
力ドライバ回路の一相を示す回路図である。図におい
て、上段ドライバ１は、トランジスタQ1〜Q₆および抵抗
R₁〜R₄により構成されている。トランジスタQ₁,Q₂,Q₃お
よびQ₆はNPNトランジスタであり、トランジスタQ₄およ
びQ₅はPNPトランジスタである。

トランジスタQ₁はベースが入力端子２に、エミッタが
出力端子３に各々接続され、入力端子２のH/Lに応じON/
OFFし、上段ドライバ１の動作／非動作を制御する。

トランジスタQ₂およびQ₃はトランジスタQ₂を基準とし
たカレントミラー回路を構成する。これらのトランジス
タのエミッタは各々抵抗R₁およびR₂を介しトランジスタ
Q₁のコレクタに接続されている。そしてトランジスタQ₂
のコレクタは電源電圧V_ccに接続されている。

トランジスタQ₄およびQ₅はトランジスタQ₄を基準とし
たカレントミラー回路を構成する。そしてトランジスタ
Q₄のコレクタはトランジスタQ₃のコレクタに、エミッタ
は抵抗R₃を介し電源電圧V_ccに各々接続されている。ま
たトランジスタQ₅のエミッタは電源電圧V_ccに接続され
ている。

トランジスタQ₆はパワートランジスタであり、ベース
がトランジスタQ₅のコレクタに、かつ抵抗R₄を介し出力
端子３に接続され、コレクタが電源電圧V_ccに、エミッ
タが出力端子３に各々接続されている。なお、出力端子
３は、発振および逆起電力防止のための外付けコンデン
サＣを介しGND10に接続されている。

下段ドライバ４は、トランジスタQ₇〜Q₁₂および抵抗R
₅〜R₈により構成されている。そして、トランジスタQ₈,
Q₉およびQ₁₂はNPNトランジスタ、トランジスタQ₇,Q₁₀お
よびQ₁₁はPNPトランジスタである。

トランジスタQ₇はベースが入力端子２に、エミッタが
出力端子３に各々接続され、入力端子２のH/Lに応じOFF
/ONし、下段ドライバ４の非動作／動作を制御する。す
なわちトランジスタQ₁およびQ₇はプッシュプル構成とな
っている。

トランジスタQ₈およびQ₉はトランジスタQ₈を基準とし
たカレントミラー回路を構成する。これらのトランジス
タのエミッタは各々抵抗R₅およびR₆を介してGND10に接
続されている。そしてトランジスタQ₈のコレクタはトラ
ンジスタQ₇のコレクタに接続されている。

トランジスタQ₁₀およびQ₁₁はトランジスタQ₁₀を基準
としたカレントミラー回路を構成する。そしてトランジ
スタQ₁₀のエミッタは抵抗R₇を介し、トランジスタQ₁₁の
エミッタは直接に電源電圧V_ccに接続されている。また
トランジスタQ₁₀のコレクタはトランジスタQ₉のコレク
タに接続されている。

トランジスタQ₁₂はパワートランジスタであり、ベー
スがトランジスタQ₁₁のコレクタに、かつ抵抗R₈を介しG
ND10に接続され、コレクタが出力端子３に、エミッタが
GND10に各々接続されている。

次に、動作について説明する。今、図示していないホ
ールアンプから第10図に示すように位相が120゜ずつず
れた三相差動波形が第９図に示す回路と同様の回路であ
る３つの相（Ｕ相,V相,W相）の入力端子２に入力された
とする。なお、三相差動入力波形の電位は常に電源電圧
V_ccとGND10の電位の間にあるものとする。たとえばＵ相
に中点電V_refより高い電圧V_UH、Ｖ相に中点電位V_refよ
り低い電圧V_VL、Ｗ相に中点電位V_refと同じ電圧V_WMが各
々の層の入力端子２に入力されたとき、Ｕ相においては
トランジスタQ₁がONすることにより上段ドライバ１を構
成するその他のトランジスタQ₂〜Q₅がONし、トランジス
タQ₆のベースに電流を供給し、トランジスタQ₆がONし、
トランジスタQ₆のエミッタ電流を出力端子３に接続され
ている図示していないＵ相のモータコイルに供給する。
なお、この場合トランジスタQ₇はOFFしているため下段
ドライバ４は動作しない。

Ｖ相では、トランジスタQ₇がONすることにより下段ド
ライバ４を構成するその他のトランジスタQ₈〜Q₁₁がON
し、トランジスタQ₁₂のベースに電流を供給し、トラン
ジスタQ₁₂がONし、出力端子３に接続されている図示し
ていないＶ相のモータコイルから流れる電流がトランジ
スタQ₁₂のコレクタに供給され、GND10に流れていく。な
お、この場合トランジスタQ₁はOFFしているため上段ド
ライバ１は動作しない。

Ｗ相には中点電位V_refが入力されるため、トランジス
タQ₁およびQ₇は共にOFFし、Ｗ相の上段および下段ドラ
イバ１および４は動作しない。

すなわち、上述の場合では、Ｕ相のモータコイルに供
給された電流はＶ相のモータコイルへ流れる。

このようにして三相差動入力が（V_UH,V_VL,V_WM）→（V
_UH,V_VM,V_WL）→（V_UM,V_VH,V_WL）→（V_UL,V_WH,V_WM）→
（V_UL,V_VM,V_WH）→（V_UM,V_VL,V_WH）と移り変わるごとに
電流は、（Ｕ相からＶ相）→（Ｕ相からＷ相）→（Ｖ相
からＷ相）→（Ｖ相からＵ相）→（Ｗ相からＵ相）→
（Ｗ相からＶ相）へと流れモータを駆動する。そして、
前記三相差動波形の振幅を変化させることにより、モー
タのドライブ能力を制御する。

次に、入力端子２に入力される三相差動波形がフル・
スウィング（三相差動波形の振幅が大きくなり“H"の電
位が電源電圧V_ccに、“L"の電位がGND10に近似し、モー
タの駆動能力が落ちてくる寸前の状態）したときの上段
および下段ドライバ１および４のサチュレーション電圧
Ｖ_{CE（sat）上}およびＶ_{CE（sat）下}（モータドライブ回
路が最大の駆動能力を発揮する場合で、モータドライブ
回路で最大の電圧降下）を求める。以下、トランジスタ
Q₁,Q₆,Q₇,のベース・エミッタ間電圧を各々V_BE1,V_BE6,V
_BE7とし、トランジスタQ₅,Q₁₂のコレクタ・エミッタ間
電圧を各々V_CE5,V_CE12とし、 V_BE1≒V_BE6≒V_BE7≒V_BE ……（１） V_BE＞V_CE5,V_BE＞V_CE12 ……（２） なる関係が成立するものとする。

まず上段ドライバ１のサチュレーション電圧Ｖ
_{CE（sat）上}を求める。三相差動波形のフルスウィング
時には“H"の電位が電源電圧V_ccに近似することを考慮
すると、出力端子３と入力端子２の電位差はV_BE1,出力
端子３と電源電圧V_ccとの電位差はV_BE6＋V_CE5であるの
で、（１）式，（２）式より V_BE1＜V_BE6＋V_CE5 ……（３） となる。したがって、上段ドライバ１が動作するための
条件、つまりトランジスタQ₁,Q₅,およびQ₆をONするため
のサチュレーション電圧Ｖ_{CE（sat）上}は Ｖ_{CE（sat）上}＝V_BE6＋V_CE5 ……（４） となる。

次に下段ドライバ４のサチュレーション電圧Ｖ
_{CE（sat）下}を求める。三相差動波形のフルスウィング
時には、“L"の電位はGND10の電位に近似することを考
慮すると、出力端子３と入力端子２の電位差はV_BE7、出
力端子３とGND10の電位差はV_CE12であるので、（１）
式，（２）式より V_BE7＞V_CE12 ……（５） となる。したがって、下段ドライバ４が動作するための
条件、つまりトランジスタQ₇,Q₁₂がONするためのサチュ
レーション電圧Ｖ_{CE（sat）下}は Ｖ_{CE（sat）下}＝V_BE7 ……（６） となる。よって各相の出力端子３に接続されている図示
していないモータコイルの両端にかかる電圧は、 V_cc−（Ｖ_{CE（sat）上}＋Ｖ_{CE（sat）下}） ＝V_cc−V_BE6−V_CE5−V_BE7 ……（７） となる。

［発明が解決しようとする課題］ 従来の出力ドライバ回路は以上のように構成されてい
るので、上段および下段のドライバ１および４のサチュ
レーション電圧Ｖ_{CE（sat）上}およびＶ_{CE（sat）下}が比
較的大きく、モータコイル両端にかかる電圧が小さくな
るため、モータドライブ能力が小さいという問題点があ
った。

また、従来の出力ドライバ回路は、モータコイルから
の逆起電力が生じた場合、上段パワートランジスタQ₆の
エミッタ電位または下段パワートランジスタQ₁₂のコレ
クタ電位が逆転するため、パワートランジスタQ₆または
Q₁₂にベース電流が供給できなくなり、出力波形にノイ
ズが発生するという問題点もあった。

この発明は上記のような問題点を解消するためになさ
れたもので、出力ドライバ回路での電圧降下が小さく、
ドライブ能力が大きい出力ドライバ回路を提供すること
を目的とする。

この発明の他の目的は、モータコイルからの逆起電力
を吸収し、出力波形ノイズを減少させ得るような出力ド
ライバ回路を提供することである。

［課題を解決するための手段］ 請求項１に係る発明は、入力端子に接続された制御電
極を有し、この制御電極に入力される信号のレベルに応
じた電流が流れる第１のトランジスタと、第１のトラン
ジスタの第１の電極と第１の電源間に接続され、第１の
トランジスタに流れる電流に応じた電流を発生する電流
発生手段と、出力端子と第１の電源間に接続され、電流
発生手段からの電流が制御電極に与えられ、この電流に
応じた電流を出力する第２のトランジスタと、第１の電
源の電位が低下しても、第１のトランジスタを動作させ
るためのレベルシフト手段と、レベルシフト手段と第２
の電源との間に接続され、前記第１のトランジスタとレ
ベルシフト手段とに等しい電流を流すための定電流供給
手段と、第１のトランジスタの第２の電極と第２の電源
との間に接続され、定電流供給手段からの電流に応じて
第１のトランジスタに定電流供給手段からの電流に相当
する電流を流すための第３のトランジスタとを備えて構
成される。

請求項２に係る発明は、請求項１における第１のトラ
ンジスタと電流発生手段と第２のトランジスタとレベル
シフト手段と定電流供給手段と第３のトランジスタとを
備えるとともに、さらに第２の電源と第３のトランジス
タとの間に接続され、第３のトランジスタを起動するた
めの定電流源と、第２の電源と第３のトランジスタとの
間に接続され、第３のトランジスタおよび第１のトラン
ジスタに流れる電流とレベルシフト手段に流れる電流を
等しくするためのカレントミラー回路を備えて構成され
る。

請求項３に係る発明では、請求項１および２の構成に
加えて、さらにレベルシフト手段および第３のトランジ
スタと第２の電源との間に接続され、入力される信号に
応じた電流を第３のトランジスタに流して定電流源によ
る電流のアンバランスを防止するための第２のカレント
ミラー回路を備えて構成される。

請求項４に係る発明は、請求項１の第１のトランジス
タと電流発生手段と第２のトランジスタとレベルシフト
手段と定電流供給手段と第３のトランジスタとを備える
とともに、さらに出力端子の出力電圧と予め定める基準
電圧とを比較する比較手段と、その比較結果に応じて第
２のトランジスタのベース電流を制御する制御手段とを
備えて構成される。

［作用］ 請求項１に係る本発明のレベルシフト手段は、第１の
トランジスタの制御電極の電位を出力端子の電位よりも
高くしても、出力ドライバ回路内での電圧降下を小さく
し、出力端子に接続されている付加の両端にかかる電圧
を大きくする。また、第１のトランジスタに電流が流れ
た場合、その電流は電流発生手段と第１のトランジスタ
と第３のトランジスタを介して第１の電源と第２の電源
間に流れ、第２のトランジスタの制御電極には電流発生
手段から第１のトランジスタに流れる電流に応じた電流
が与えられ、第２のトランジスタはこの電流に応じた電
流を出力端子に出力する。

請求項２に係る発明では、請求項１の作用に加えて、
さらに定電流源により第３のトランジスタを起動しかつ
カレントミラー回路によって第３のトランジスタおよび
第１のトランジスタに流れる電流とレベルシフト手段に
流れる電流を等しくさせる。さらに、定電流供給手段
は、カレントミラー回路によって温度上昇，電源電圧変
動あるいは負荷変動に関わりなく、第１および第３のト
ランジスタとレベルシフト手段のそれぞれに常に一定の
電流を供給することにより、レベルシフト手段に流れる
電流を少なくでき、むだな電流が流れるのを防止でき
る。

請求項３に係る発明では、入力される信号に応じた電
流を第３のトランジスタに流し、定電流源を設けたこと
により電流のアンバランスを防止する。

請求項４に係る発明では、さらに、出力端子の出力電
圧と予め定める基準電圧とを比較し、その比較結果に応
じて第２のトランジスタの制御電極に流れる電流を制御
することにより、負荷からの逆起電力を吸収し、出力波
形ノイズを減少させる。

［実施例］ 第８図は本願と同一出願人により先に出願されたこの
発明の一実施例であり、出力ドライバ回路をモータドラ
イブ回路に用いた場合の一相あたりを示す回路図であ
る。図において、従来との相違点は、トランジスタQ₇,Q
₁のエミッタと出力端子３との間にレベルシフト用のダ
イオードD₁,D₂を設け、入力端子２とトランジスタQ₁の
ベース間にレベルシフトダイオードD₃を設けたことであ
る。ダイオードD₁のカソードは出力端子３に、アノード
は抵抗R₉を介し電源電圧V_ccに接続され、かつトランジ
スタQ₇のエミッタにも接続されている。ダイオードD₂の
アノードは出力端子３に接続され、カソードは抵抗R₁₀
を介しGND10に接続されるとともに、トランジスタQ₁の
エミッタにも接続されている。ダイオードD₃はアノード
が入力端子２に、カソードがトランジスタQ₁のベースに
各々接続されている。他の構成は第９図の従来回路と同
様である。

次に動作について説明する。図示していないホールア
ンプから第10図に示すように位相が120゜ずつずれた三
相差動波形が各相の入力端子２に入力され、回転電流が
各相のモータコイルに流れ、モータが駆動される動作は
従来と同様である。この場合、トランジスタQ₁がONする
と、トランジスタQ₁,抵抗R₁₀に流れる電流に応じた電流
がカレントミラー回路を介し、トランジスタQ₅のコレク
タよりトランジスタQ₆のベースに供給され、この電流に
応じた電流が出力端子３に出力される。一方、トランジ
スタQ₇がONすると、トランジスタQ₇,抵抗R₉に流れる電
流に応じた電流がカレントミラー回路を介しトランジス
タQ₁₁のコレクタよりトランジスタQ₁₂のベースに供給さ
れ、この電流に応じた電流が出力端子３に出力される。
この場合、トランジスタQ₅あるいはQ₁₁のコレクタ電流
の基準となる電流、つまり、トランジスタQ₁あるいはQ₇
に流れる電流は抵抗R₉あるいはR₁₀により制限されてい
る。

次に入力端子２に入力される三相差動波形がフルスウ
ィングしたときの上段および下段ドライバ１および４の
サチュレーション電圧Ｖ_{CE（sat）上}およびＶ
_{CE（sat）下}を求める。以下、ダイオードD₁の順方向電
圧降下をV_D1とし、 V_D1≒V_BE ……（８） とする。その他の条件は従来例と同様である。

まず上段ドライバ１のサチュレーション電圧Ｖ
_{CE（sat）上}は従来例で示した（４）式と同様である。

次に、下段ドライバ４のサチュレーション電圧Ｖ
_{CE（sat）下}を求める。三相差動波形がフルスウィング
時には“L"の電位がGND10の電位に近似することを考慮
すると、出力端子３と入力端子２の電位差はV_D1−
V_BE7、出力端子３とGND5との電位差はV_CE12であるので
（１）式より V_D1−V_BE7≒V_BE−V_BE＝０ ……（９） となり、 V_D1−V_BE7＜V_CE12 ……（10） となる。したがって、下段ドライバ４が動作するための
条件、つまりトランジスタQ₇,Q₁₂がONするためのサチュ
レーション電圧Ｖ_{CE（sat）下}は、 Ｖ_{CE（sat）下}＝V_CE12 ……（11） となる。よって、各相の出力端子３に接続されているモ
ータコイルの両端にかかる電圧は V_cc−（Ｖ_{CE（sat）上}＋Ｖ_{CE（sat）下}） ＝V_cc−V_BE6−V_CE5−V_BE12 ……（12） となる。（７）式と（12）式を（１），（２）式の条件
下において比較すると、本実施例の方が出力ドライブ回
路内での電圧降下（Ｖ_{CE（sat）上}＋Ｖ_{CE（sat）下}）が
小さく、モータコイルの両端にかかる電圧が大きいこと
になる。その結果、モータドライブ能力が高くなるとい
う効果がある。

この場合、出力端子３とトランジスタQ₁のエミッタ間
にレベルシフト用ダイオードD₂を設け、かつ、入力端子
２とトランジスタQ₁のベース間にダイオードD₂の電圧降
下を相殺すべくレベルシフト用ダイオードD₃を設けるこ
とにより、トランジスタQ₁のエミッタ電位が出力端子３
よりもV_BEだけ低く、トランジスタQ₇のエミッタ電位がV
_BEだけ高くなるため、上段ドライバ１動作時のトランジ
スタQ₁〜Q₅および下段ドライバ４動作時のQ₇〜Q₁₁は電
位的に余裕ができ、電源電圧V_ccが低電位でも動作可能
となる。

しかし、第８図の実施例において、より多くの出力電
流を得ようとしてもトランジスタQ₆,Q₁₂の導通度を決定
する基準となる電流が前述したように抵抗R₉,R₁₀により
制限されている。したがって、より多くの出力電流を得
るため、予め抵抗R₉,R₁₀の抵抗値を小さくしておくと、
出力ドライバ回路自身に流れる電流が増加し消費電力が
増大するという不都合がある。

第７図はこのような不都合を解消するための、この発
明の他の実施例である出力ドライバ回路を示す回路図で
ある。図において、第８図に示す出力ドライバ回路との
相違点は、ダイオードD₁,D₂をダイオード接続されたNPN
トランジスタQ_D1,PNPトランジスタQ_D2に置換えたこと、
そして抵抗R₉とトランジスタQ₇のエミッタ間にトランジ
スタQ₁₃を設けるとともに、出力端子３とトランジスタQ
_D1の間にダイオード接続されたレベルシフト用PNPトラ
ンジスタQ_D4を新たに設けたこと、および抵抗R₁₀とトラ
ンジスタQ₁のエミッタ間にトランジスタQ₁₄を新たに設
けるとともに、ダイオードD₃をなくしたことである。ト
ランジスタQ₁₃は、NPNトランジスタであり、ベースが抵
抗R₉とトランジスタQ_D1のコレクタとの共通接続点に、
コレクタが電源電圧V_ccに、エミッタがトランジスタQ₇
のエミッタに各々接続されている。そして、トランジス
タQ₁₃は抵抗R₉によりバイアスされており、トランジス
タQ₇が導通すると、トランジスタQ₁₃を介し電流が流れ
る。トランジスタQ₁₃を新たに設けたことでトランジス
タQ₇が導通すべきベース電圧が1V_BE低くなるのでこれを
相殺すべくトランジスタQ_D4を設けている。トランジス
タQ_D4は、ベースが出力端子３に、エミッタがトランジ
スタQ_D1のエミッタに、コレクタが出力端子に各々接続
されている。

トランジスタQ₁₄はPNPトランジスタであり、ベースが
トランジスタQ_D2のコレクタと抵抗R₁₀の接続点に、コレ
クタがGND10に、エミッタがトランジスタQ₁のエミッタ
に各々接続されている。そして、トランジスタQ₁₄は抵
抗R₁₀によりバイアスされており、トランジスタQ₁が導
通すると、トランジスタQ₁₄を介し電流が流れる。トラ
ンジスタQ₁₄を新たに設けたことで、トランジスタQ₁が
導通すべきベース電位が1V_BE高くなるので、これを相殺
すべく、ダイオードD₃を削除している。その他の構成は
第８図に示す回路と同様である。

動作において、図示していないホールアンプから第10
図に示すような波形が各相の入力端子２に入力され、モ
ータが駆動される動作は従来と同様であり、この場合、
出力ドライブ回路内での電圧降下が小さく、出力端子３
に接続されたモータコイルの両端にかかる電圧が大きく
なるという効果が得られるのは前記の実施例と同様であ
る。

上記動作において、トランジスタQ₁が導通すると、ト
ランジスタQ₁にはトランジスタQ₁₄を介し電流が流れ、
この電流がトランジスタQ₂,Q₃およびQ₄,Q₅により構成さ
れるカレントミラー回路を介しトランジスタQ₆のベース
に供給される。この場合、第８図に示した回路のよう
に、トランジスタQ₆の導通度を決定する基準となる電流
が抵抗Q₁₀の抵抗値で制限されることはない。したがっ
て、より大きい出力電流を得ることができる。また、ト
ランジスタQ₇が導通すると、トランジスタQ₇にはトラン
ジスタQ₁₃を介し電流が流れ、この電流がトランジスタQ
₈,Q₉およびQ₁₀,Q₁₁により構成されるカレントミラー回
路を介しトランジスタQ₁₂のベースに供給される。この
場合、第８図に示した回路のようにトランジスタQ₁₂の
導通度を決定する基準となる電流が抵抗R₉の抵抗値で制
限されることはない。したがって、より大きい出力電流
を得ることができる。また、前述したようにトランジス
タQ₆,Q₂の導通度を決定する基準となる電流が抵抗R₉,R
₁₀の抵抗値により制限されないので、抵抗R₉,R₁₀の抵抗
値を大きくすることにより出力ドライバ回路内の電流を
小さくすることができ消費電力の軽減も図れる。

今、第７図に示す回路において、温度が上昇すると、
トランジスタの負の温度係数により、トランジスタのベ
ース・エミッタ間電圧が小さくなる一方、抵抗R₉,R₁₀の
正の温度係数により抵抗値が大きくなる。この場合、ベ
ース・エミッタ間電圧V_BE1,V_BE14,V_BE7,V_BE13,V_BED1,V
_BED2,V_BED4の温度変化による変化分は互いに相殺する。
しかし、トランジスタQ_D1,Q_D2,Q_D4に流れる電流は抵抗R
₉,R₁₀の抵抗値の変化分も影響し、このことによって生
じるベース・エミッタ間電圧V_BE1,V_BE14,V_BE7,V_BE13,V
_BED1,V_BED2,V_BED4の変化分は相殺されない。その結果、
次のような不都合がある。つまり、前述したようにトラ
ンジスタQ₁とQ₇が導通すべきベース電位の差ΔV_BEを1V
_BEに保っており、ΔV_BEと温度との関係は、 ΔV_BE＝V_BE(25)＋α（Ｔ−25℃） ……（13） α：負の温度係数（−2mV/℃） T:温度℃ V_BE(25):25℃のときのベース・エミッタ間電圧 となる。そして、（13）式よりΔV_BEが０になるまで、
トランジスタQ₁,Q₇は同時にONしない。しかし、温度が
上昇すると、前述したように相殺されない電圧の変化に
より、トランジスタQ₁,Q₇が同時に導通するまでの余裕
が小さくなる。

また、電源電圧V_ccが変動した場合、あるいは出力端
子３に接続されている負荷が変動した場合、トランジス
タQ_D1,Q_D2,Q_D4に流れる電流とトランジスタQ₇,Q₁₃ある
いはQ₁,Q₁₄に流れる電流値が変化する。そのため、トラ
ンジスタQ₁が導通するベース電位が低くなる一方、トラ
ンジスタQ₇が導通するベース電位が高くなり、トランジ
スタQ₁,Q₇が同時に導通するまでの余裕が少なくなる。

以上のような場合、入力信号レベルによっては、トラ
ンジスタQ₁,Q₇が同時に導通し、トランジスタQ₆,Q₁₂間
に貫通電流が流れる場合があるという不都合がある。

第１図はこのような不都合を解消するためのこの発明
の他の実施例である出力ドライバ回路を示す回路図であ
る。図において、第７図に示す回路との相違点は、トラ
ンジスタQ_D1,Q_D2,Q_D4をバイアスしている抵抗R₉,R₁₀を
なくし、トランジスタQ₁₅およびQ₁₆,Q₁₇およびQ₁₈より
なるカレントミラー回路を設け、さらに回路を初期起動
させるための定電流源5,6を新たに設けたことである。

トランジスタQ₁₅,Q₁₆はエミッタ面積の等しいPNPトラ
ンジスタである。トランジスタQ₁₅,Q₁₆は、エミッタが
各々抵抗R₁₁,R₁₂を介し電源電圧V_ccに、コレクタが各々
トランジスタQ₁₃,Q_D1のコレクタに接続されている。抵
抗R₁₁,R₁₂の抵抗値を等しく設定している。

トランジスタQ₁₇,Q₁₈はエミッタ面積の等しいNPNトラ
ンジスタである。トランジスタQ₁₇,Q₁₈は、エミッタが
各々抵抗R₁₃,R₁₄を介しGND10に、コレクタが各々トラン
ジスタQ₁₄,Q_D2のコレクタに接続されている。抵抗R₁₃,R
₁₄の抵抗値は等しく設定している。

定電流源５はトランジスタQ_D1のベースと電源電圧V_cc
と間に接続され、定電流源６はトランジスタQ_D2のベー
スとGND10の間に接続されている。その他の構成は第７
図に示す回路と同様である。

動作において、図示しないホールアンプから第10図に
示すような波形が入力端子２に入力された場合の動作は
第７図の回路と同様である。

この動作時に、温度が上昇したとする。すると、一般
にトランジスタの負の温度係数のためトランジスタのベ
ース・エミッタ間電圧が小さくなる一方、抵抗の正の温
度係数のため抵抗値は大きくなる。トランジスタQ₁,Q₇,
Q₁₃,Q₁₄,Q_D1,Q_D2,Q_D4のベース・エミッタ間電圧も変化
するが、これらの変化分は前述したように相殺される。
また、抵抗R₁₁,R₁₂,R₁₃,R₁₄の抵抗値を等しくしたこと
により、温度上昇による抵抗値の変化分も相殺される。
そのため、温度が上昇しても、トランジスタQ₁₅,Q₁₆よ
りなるカレントミラー回路があるので、トランジスタQ
₁₃,Q₇に流れる電流とトランジスタQ_D1,Q_D4に流れる電流
は常に等しくなる。また、トランジスタQ₁₇,Q₁₈よりな
るカレントミラー回路があるのでトランジスタQ₁,Q₁₄に
流れる電流とトランジスタQ_D2に流れる電流は常に等し
くなる。

また、電源電圧V_ccが変動した場合、あるいは出力端
子３に接続されている負荷が変動した場合においても、
トランジスタQ₁₅,Q₁₆がカレントミラー回路を構成して
いることおよびトランジスタQ₁₇,Q₁₈がカレントミラー
回路を構成していることによりトランジスタQ₁₃,Q₇に流
れる電流とトランジスタQ_D1,Q_D4に流れる電流、および
トランジスタQ₁,Q₁₄に流れる電流とトランジスタQ_D2に
流れる電流とは常に等しくなる。

上記の結果、トランジスタQ₁が導通するベース電位
と、トランジスタQ₇が導通するベース電位とが変化する
ことがなく、いかなる入力信号が与えられても、トラン
ジスタQ₁,Q₇が同時に導通することにより、トランジス
タQ₆,Q₁₂間に貫通電流が流れることはない。

しかし、このような不都合がある。トランジスタQ_D1
のコレクタ電流をI_D1、定電流源５の電流をI₅（微小電
流）とすると、トランジスタQ_D1,Q_D4に流れる電流はI_D1
＋I₅となる。トランジスタQ₁₃のコレクタ電流をI₁₃とす
ると、トランジスタQ₁₃とQ_D1がカレントミラー回路とな
っていることから、I₁₃＝I_D1なる関係が成立するので、
トランジスタQ₁₃,Q₇に流れる電流のトランジスタQ_D1,Q
_D4に流れる電流とにI₅の差ができる。また、トランジス
タQ_D2のコレクタ電流をI_D2、定電流源６の電流をI₆（微
小電流）とすると、トランジスタQ_D2に流れる電流はI_D2
＋I₆となる。トランジスタQ₁₄のコレクタ電流をI₁₄とす
ると、トランジスタQ₁₄とQ_D2がカレントミラーとなって
いることからI₁₄＝I_D2が成立するので、トランジスタ
Q₁,Q₁₄に流れる電流と、トランジスタQ_D2に流れる電流
とにI₆の差ができる。以上のような微小な電流差によ
り、トランジスタQ₁が導通すべき入力信号レベルとトラ
ンジスタQ₇が導通すべき入力信号のレベル差の余裕が小
さくなり、トランジスタQ₁,Q₇が同時に導通するまでの
温度上昇の幅が第７図に示した回路よりも少し狭くなる
という不都合がある。

第２図はこのような不都合を解消するためのこの発明
のさらに他の実施例である出力ドライバ回路を示す回路
図である。図において、第１図に示す出力ドライバ回路
との相違点は、トランジスタQ₈とQ₉、トランジスタQ₁₇
とQ₁₈ならびにトランジスタQ₁₀とQ₁₁よりなるカレント
ミラー回路および定電流源６をなくし、新たにトランジ
スタQ₁₅,Q₁₆とカレントミラー回路を構成するトランジ
スタQ₁₉を設けたこと、および新たにトランジスタQ₂₀,Q
₂₁,Q₂₂を設け、これらのトランジスタをトランジスタQ
₂₀を基準としたカレントミラー構成とし、トランジスQ
₂₀のコレクタに入力されるコントロール信号I_CTLに比例
した電流をトランジスタQ₁₄,Q_D2に流すようにしたこと
である。

トランジスタQ₁₉はトランジスタQ₁₅とエミッタ面積が
等しいPNPトランジスタである。トランジスタQ₁₉のエミ
ッタは電圧電源V_ccに、コレクタはトランジスタQ₁₂のベ
ースに各々接続されている。また、トランジスタQ₇のコ
レクタはGND10に接続されている。

トランジスタQ₂₀,Q₂₁,Q₂₂はNPNトランジスタである。
トランジスタQ₂₀,Q₂₁,Q₂₂のエミッタは各々GND10に接続
されている。トランジスタQ₂₀,Q₂₁,Q₂₂のコレクタは各
々コントロール信号入力端子12、トランジスタQ₁₄のコ
レクタ、トランジスタQ_D2のコレクタに接続されてい
る。コントロール入力端子12には入力端子２に入力され
る入力信号のレベルに比例したコントロール信号I_CTLが
入力される。なお、Q₁₄とQ_D2,Q₇とQ_D4,Q₁₃とQ_D1,Q₁₅とQ
₁₆,Q₂₁とQ₂₂のエミッタ面積は等しいものとする。その
他の構成は第１図に示した回路と同様である。

次に動作について説明する。動作において図示しない
ホールアンプから第10図に示すような波形が入力端子２
に入力された場合の動作は第１図の回路と同様である。
また、温度が上昇した場合、トランジスタQ₁,Q₇,Q₁₃,Q
₁₄,Q_D1,Q_D2,Q_D4のベース・エミッタ間電圧の変化分が相
殺されることおよび抵抗R₁₁,R₁₂の抵抗値の変化分が相
殺されることによって、また、電源電圧V_ccの変動ある
いは出力端子３に接続されている負荷変動によってトラ
ンジスタQ₁が導通するベース電位とトランジスタQ₇が導
通するベース電位との差が大幅には小さくならないこと
は第１図の動作の場合と同様である。

この回路においては、コントロール信号入力端子12か
らコントロール信号I_CTLが入力されると、トランジスタ
Q₂₀,Q₂₁,Q₂₂によるカレントミラー回路より、トランジ
スタQ₁₄,Q_D2に等しい電流が供給される。このように定
電流源６をなくしているので、トランジスタQ₁とQ₇が導
通するベース電位の差は定電流源６の定電流I₆だけ余裕
ができることになる。そのため、温度上昇に伴ないトラ
ンジスタQ₁,Q₇が同時に導通するまでの温度、つまり（1
3）式でΔV_BE＝０となるまでの温度の幅が第１図に示し
た回路より広くなるという効果がある。

なお、上記実施例では、コントロール信号I_CTLが入力
信号レベルに比例した信号である場合について説明した
が、必ずしも入力信号のレベルに比例する必要はなく、
入力端子２に信号が入力されている場合にのみコントロ
ール信号が与えられるようにすればコントロール信号は
いかなる信号であってもよい。

また、上記実施例では下段ドライバ回路４にコントロ
ール信号I_CTLを与える場合について説明したが、上段ド
ライバ１を下段ドライバ４と同様にコントロール信号I
_CTLを用いて電流を流す構成にしてもよく、さらに、上
段ドライバ１および下段ドライバ４双方をコントロール
信号I_CTLを用いて電流を流す構成にしても同様の効果が
得られる。

第３図はモータコイルによる正の逆起電力を吸収する
ための補正回路を付加したこの発明の一実施例の出力ド
ライバ回路を示す回路図である。図において、出力端子
３はコンパレータ11の＋側入力端に接続される。このコ
ンパレータ11の−側入力端には基準電圧印加端子９が接
続される。この基準電圧印加端子９には基準電圧V
_ref（＝V_cc−V_BE）が印加されている。コンパレータ11
の出力はPNPトランジスタQ₂₄のベースに与えられる。こ
のトランジスタQ₂₄のエミッタは電源電圧V_ccに接続され
ている。また、トランジスタQ₂₄のコレクタとGND10との
間には、定電流源８が接続されている。PNPトランジス
タQ₂₅およびQ₂₆はトランジスタQ₂₅を基準としたカレン
トミラー回路を構成する。これらのトランジスタのエミ
ッタは、上段ドライバ１におけるトランジスタQ₄のコレ
クタ，ベースおよびトランジスタQ₅のベースに接続され
ている。また、トランジスタQ₂₅のコレクタはトランジ
スタQ₂₄のコレクタに接続されるとともに、トランジス
タQ₂₅およびQ₂₆の各ベースに接続されている。トランジ
スタQ₂₆のコレクタはGND10に接続されている。以上が補
正回路の構成である。その他の構成は、第２図に示す実
施例と同様である。

次に、第３図に示す実施例の動作を説明する。今、ト
ランジスタQ₂₄のベース電流をI_8a,定電流源８の電流をI
_7a,トランジスタQ₂₅のコレクタ電流とベース電流および
トランジスタQ₂₆のベース電流の和をI_3a,トランジスタQ
₂₅およびQ₂₆のエミッタに流れ込む電流をI_4a,上段パワ
ートランジスタQ₆のベース電流をI_5aとし、基準電圧印
加端子９にV_ref＝V_cc−V_BEなる電圧を印加したとする。

まず、出力電子３の電位V_outがモータコイルの正の逆
起電力によりV_out＞V_refとなった場合、コンパレータ11
の出力はＨレベル状態となり、トランジスタQ₂₄のベー
ス電流I_8aは流れず、トランジスタQ₂₄はOFF状態とな
る。このとき、定電流源８はI_3a＝I_7aなる電流を流す。
そして、トランジスタQ₂₅とQ₂₆とによって構成されるカ
レントミラー回路は、それぞれのエミッタ面積比で決定
される電流I_4aをトランジスタQ₄のコレクタおよびベー
スとトランジスタQ₅のベースとから引き込む。その結
果、トランジスタQ₄,Q₅のカレントミラーによって上段
パワートランジスタQ₆ベースに電流I_5aが供給される。
したがって、上段パワートランジスタQ₆がONし、出力端
子３の電位V_outが低下する。このように、帰還をかける
ことによって出力電位V_outはV_refより高い電圧になるこ
とはない。

次に、出力端子３の電位V_outがV_out≦V_refのとき、コ
ンパレータ11の出力はＬレベル状態となり、トランジス
タQ₂₄のベース電流I_8aを流し、トランジスタQ₂₄はON状
態となる。定電流源８はトランジスタQ₂₄のコレクタ電
流を定電流I_7aで引き込む。したがって、トランジスタQ
₂₅のコレクタ電流とベース電流およびトランジスタQ₂₆
のベース電流の和の電流I_3aは流れず、トランジスタ
Q₂₅,Q₂₆はOFF状態となる。その結果、電流I_4aは流れ
ず、上段ドライバ１は、補正回路がない状態、すなわち
第２図に示す実施例と同様の動作を行なう。

第４図は、モータコイルによる正の逆起電力を吸収す
るための補正回路を付加したこの発明の他の実施例の出
力ドライバ回路を示す回路図である。図において、出力
端子３の出力電圧は、ダイオード接続されたPNPトラン
ジスタQ₂₃,基準電圧補正用抵抗R₁₅およびR₁₆を介してト
ランジスタQ₂₄のベースに与えられる。抵抗R₁₅とR₁₆と
の接続点GND10との間には、定電流源７が接続される。
トランジスタQ₂₄のエミッタ基準電圧印加端子９に接続
される。その他の構成は、第３図に示す実施例と同様で
ある。

次に、第４図に示す実施例の動作を説明する。今、抵
抗R₁₅に流れる電流をI_1a,抵抗R₁₆に流れる電流をI_2aと
し、定電流源７による定電流をI_6aとする。

まず、出力端子３の出力電位V_outがモータコイルの正
の逆起電力によりV_out＞V_refになったとき、I_1a＝I_6aに
なる電流が流れ、抵抗R₁₆には電流I_2aは流れない。した
がって、トランジスタQ₂₄はOFF状態となり、定電流源８
はI_3a＝I_7aとなる電流を流す。そして、トランジスタQ
₂₅とQ₂₆により構成されるカレントミラー回路は、それ
ぞれのトランジスタのエミッタ面積比で決定される電流
I_4aをトランジスタQ₄およびQ₅により構成されるカレン
トミラー回路から引き込む。したがって、トランジスタ
Q₄およびQ₅のカレントミラー回路によって上段パワート
ランジスタQ₆のベースに電流I_5aが供給される。このよ
うに帰還をかけることによって出力端子３の出力電位V
_outは基準電圧V_refよりも高い電圧にはならない。

次に、出力端子３の出力電圧V_outがV_out≦V_refのと
き、抵抗R₁₅には電流I_2aが流れず、抵抗R₁₆にはI_2a＝I
_6aなる電流が流れる。したがって、トランジスタQ₂₄がO
N状態となる。このとき、定電流源８は、トランジスタQ
₂₄のコレクタ電流を定電流I_7aで引き込む。そのため、
トランジスタQ₂₅のコレクタ電流とベース電流およびト
ランジスタQ₂₆のベース電流の和の電流I_3aは流れず、ト
ランジスタQ₂₅,Q₂₆はOFF状態となる。その結果、トラン
ジスタQ₄,Q₅のカレントミラー回路には電流I_4aが流れ
ず、上段ドライバ１は補正回路のない状態と同様の動作
をする。

なお、第３図および第４図に示す実施例では、モータ
コイルによる正の逆起電力を吸収するための補正回路を
示したが、負の逆起電力に対しても同じような構成にす
れば第３図および第４図に示す実施例と同様の効果を奏
する。そのような実施例を第５図および第６図に示す。

第５図は、モータコイルによる負の逆起電力を吸収す
るための補正回路を付加したこの発明の一実施例の出力
ドライバ回路を示す回路図である。図において、出力端
子３はコンパレータ11の正側入力端に接続される。コン
パレータ11の負側入力端は、GND10に接続される。した
がって、この実施例ではGND10の電位が基準電圧として
コンパレータ11に与えられる。コンパレータ11の出力は
トランジスタQ₂₄のベースに与えられる。トランジスタQ
₂₄のコレクタと電源電圧V_ccとの間には定電流源８が接
続される。また、トランジスタQ₂₄のエミッタはGND10に
接続される。トランジスタQ₂₅とQ₂₆はトランジスタQ₂₅
を基準とするカレントミラー回路を構成している。トラ
ンジスタQ₂₅,Q₂₆の各エミッタは、下段パワートランジ
スタQ₁₂のベースに接続される。トランジスタQ₂₅のコレ
クタおよびベースと、トランジスタQ₂₆のベースはトラ
ンジスタQ₂₄のコレクタに接続される。トランジスタQ₂₆
のコレクタは電源電圧V_ccに接続される。

次に、第５図に示す実施例の動作を説明する。まず、
モータコイルの負の逆起電力により出力端子３の出力電
位V_outが基準電圧（GND10の電位）より小さくなった場
合、コンパレータ11の出力がＬレベルとなり、トランジ
スタQ₂₄がOFF状態となる。その結果、トランジスタQ₂₅
に定電流源８の定電流I₈が流れ、トランジスタQ₂₆にお
いて電流増幅され、下段パワートランジスタQ₁₂のベー
ス電流が供給される。一方、出力端子３の出力電位V_out
が基準電圧GNDより大きくなった場合、コンパレータ11
の出力がＨレベルとなり、トランジスタQ₂₄がON状態と
なり、トランジスタQ₂₅,Q₂₆がOFF状態となる。そのた
め、補正回路は働かず、下段ドライバ４は通常動作を行
なう。

第６図は第５図に示す実施例の具体的回路構成の一例
を示す図である。図において、出力端子３はダイオード
接続されたPNPトランジスタQ₂₃,抵抗R₁₅およびR₁₆を介
してトランジスタQ₂₄のベースに接続される。また、抵
抗R₁₅と抵抗R₁₆との接続点と電源電圧V_ccとの間には定
電流源７が設けられる。その他の構成は、第５図に示す
実施例と同様である。

上記第６図の実施例の動作は第５図に示す実施例と同
様であるが、第５図に示すコンパレータ11のスレッショ
ルドレベルの調整は、抵抗R₁₅,R₁₆の抵抗値と定電流源
７の定電流I_6aを変えることによって行なう。

なお、以上説明した実施例では、差動入力が三相の場
合について説明したが、二相，四相などの任意の多相入
力でもこの発明を適用することができ、上記実施例と同
様の効果が得られる。

［発明の効果］ 以上のように、この発明によれば、レベルシフト手段
を設けて、第１のトランジスタの制御電極の電位を出力
端子の電位よりも高くしても、出力ドライバ回路内での
電圧降下を小さくし、出力端子に接続されている負荷の
両端にかかる電圧を大きくすることができ、ドライブ能
力を高めることができる。

また、第１のトランジスタに電流が流れた場合、その
電流は電流発生手段と第１のトランジスタと第３のトラ
ンジスタとを介して第１の電源と第２の電源間に流れる
ようにしたので、抵抗などによる制限を受けることな
く、電流発生手段から第３のトランジスタの制御電極に
電流が供給されるため、十分に大きな出力電流を得るこ
とができる。

さらに、第１および第３のトランジスタとレベルシフ
ト手段とに等しい電流を流すための定電流供給手段を設
けたので、第１のトランジスタが導通すべき制御電極の
電位は常に一定であり、温度上昇，電源電圧変動あるい
は負荷変動に起因し、第１のトランジスタが導通するの
を防止することができる。特に、入力端がプッシュプル
構成の場合、温度上昇，電源電圧変動あるいは負荷変動
に起因して第２のトランジスタに流れる貫通電流の発生
をある程度まで抑えることができる。

また、負荷に発生した逆起電圧により出力端子の電位
が変動しても、その変動を検知して第２のトランジスタ
の制御電極に流れる電流を制御するようにしたので、負
荷からの起電力を吸収し、出力波形ノイズを減少させる
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図である。 第２図はこの発明の他の実施例を示す回路図である。 第３図はモータコイルによる正の逆起電力を吸収するた
めの補正回路を付加したこの発明の一実施例の出力ドラ
イバ回路を示す回路図である。 第４図はモータコイルによる正の逆起電力を吸収するた
めの補正回路を付加したこの発明の他の実施例の出力ド
ライバ回路を示す回路図である。 第５図はモータコイルによる負の逆起電力を吸収するた
めの補正回路を内蔵したこの発明の一実施例の出力ドラ
イバ回路を示す回路図である。 第６図は第５図に示す実施例の具体的な回路構成例を示
す図である。 第７図および第８図は第９図に示す従来回路の改良発明
を示す回路図である。 第９図は従来の出力ドライバ回路を示す回路図である。 第10図は三相差動入力を示す波形図である。 図において、１は上段ドライバ、２は入力端子、３は出
力端子、４は下段ドライバ、Q₆は上段パワートランジス
タ、Q₁₂は下段パワートランジスタ、９は基準電圧印加
端子、11はコンパレータを示す。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】入力端子に接続された制御電極を有し、前
   記制御電極に入力される信号のレベルに応じた電流が流
   れる第１のトランジスタと、 前記第１のトランジスタの第１の電極と、第１の電源間
   に接続され、前記第１のトランジスタに流れる電流に応
   じた電流を発生する電流発生手段と、 出力端子と前記第１の電源間に接続され、前記電流発生
   手段からの電流が制御電極に与えられ、この電流に応じ
   た電流を出力する第２のトランジスタと、 前記第１の電源の電位が低下しても前記第１のトランジ
   スタを動作させるためのレベルシフト手段と、 前記レベルシフト手段と第２の電源との間に接続され、
   前記第１のトランジスタと前記レベルシフト手段とに一
   定の電流を流すための定電流供給手段と、 前記第１のトランジスタの第２の電極と前記第２の電源
   との間に接続され、前記定電流供給手段からの電流に応
   じて前記第１のトランジスタに該定電流供給手段からの
   電流に相当する電流を流すための第３のトランジスタと
   を備えた、出力ドライバ回路。
2. 【請求項２】入力端子に接続された制御電極を有し、前
   記制御電極に入力される信号のレベルに応じた電流が流
   れる第１のトランジスタと、 前記第１のトランジスタの第１の電極と、第１の電源間
   に接続され、前記第１のトランジスタに流れる電流に応
   じた電流を発生する電流発生手段と、 出力端子と前記第１の電源間に接続され、前記電流発生
   手段からの電流が制御電極に与えられ、この電流に応じ
   た電流を出力する第２のトランジスタと、 前記第１の電源の電位が低下しても前記第１のトランジ
   スタを動作させるためのレベルシフト手段と、 前記レベルシフト手段と第２の電源との間に接続され、
   前記第１のトランジスタと前記レベルシフト手段とに一
   定の電流を流すための定電流供給手段と、 前記第１のトランジスタの第２の電極と前記第２の電源
   との間に接続され、前記定電流供給手段からの電流に応
   じて、前記第１のトランジスタに該定電流供給手段から
   の電流に相当する電流を流すための第３のトランジスタ
   と、 前記第１の電源と前記第３のトランジスタとの間に接続
   され、前記第３のトランジスタを起動するための定電流
   源と、 前記第１の電源と前記第３のトランジスタとの間に接続
   され、前記第３のトランジスタおよび前記第１のトラン
   ジスタに流れる電流と前記レベルシフト手段に流れる電
   流を等しくするためのカレントミラー回路とを備えた、
   出力ドライバ回路。
3. 【請求項３】入力端子に接続された制御電極を有し、前
   記制御電極に入力される信号のレベルに応じた電流が流
   れる第１のトランジスタと、 前記第１のトランジスタの第１の電極と、第１の電源間
   に接続され、前記第１のトランジスタに流れる電流に応
   じた電流を発生する電流発生手段と、 出力端子と前記第１の電源間に接続され、前記電流発生
   手段からの電流が制御電極に与えられ、この電流に応じ
   た電流を出力する第２のトランジスタと、 前記第１の電源の電位が低下しても前記第１のトランジ
   スタを動作させるためのレベルシフト手段と、 前記レベルシフト手段と第２の電源との間に接続され、
   前記第１のトランジスタと前記レベルシフト手段とに一
   定の電流を流すための定電流供給手段と、 前記第１のトランジスタの第２の電極と前記第２の電源
   との間に接続され、前記定電流供給手段からの電流に応
   じて、前記第１のトランジスタに該定電流供給手段から
   の電流に相当する電流を流すための第３のトランジスタ
   と、 前記第１の電源と前記第３のトランジスタとの間に接続
   され、前記第３のトランジスタを起動するための定電流
   源と、 前記第１の電源と前記第３のトランジスタとの間に接続
   され、前記第３のトランジスタおよび前記第１のトラン
   ジスタに流れる電流と前記レベルシフト手段に流れる電
   流を等しくするための第１のカレントミラー回路と、 前記レベルシフト手段および前記第３のトランジスタと
   前記第２の電源との間に接続され、前記入力される信号
   に応じた電流を前記第３のトランジスタに流して前記定
   電流源による電流のアンバランスを防止するための第２
   のカレントミラー回路とを備えた、出力ドライバ回路。
4. 【請求項４】入力端子に接続された制御電極を有し、前
   記制御電極に入力される信号のレベルに応じた電流が流
   れる第１のトランジスタと、 前記第１のトランジスタの第１の電極と、第１の電源間
   に接続され、前記第１のトランジスタに流れる電流に応
   じた電流を発生する電流発生手段と、 出力端子と前記第１の電源間に接続され、前記電流発生
   手段からの電流が制御電極に与えられ、この電流に応じ
   た電流を出力する第２のトランジスタと、 前記第１の電源の電位が低下しても前記第１のトランジ
   スタを動作させるためのレベルシフト手段と、 前記レベルシフト手段と第２の電源との間に接続され、
   前記第１のトランジスタと前記レベルシフト手段とに一
   定の電流を流すための定電流供給手段と、 前記第１のトランジスタの第２の電極と前記第２の電源
   との間に接続され、前記定電流供給手段からの電流に応
   じて、前記第１のトランジスタに該定電流供給手段から
   の電流に相当する電流を流すための第３のトランジスタ
   と、 前記出力端子の出力電圧と予め定める基準電圧とを比較
   する比較手段と、 前記比較手段の比較結果に応じて、前記第２のトランジ
   スタのベース電流を制御する制御手段とを備えた、出力
   ドライバ回路。