KR0112748Y1 - 전파 정류 회로 - Google Patents

Abstract

전파 정류 회로는 입력 전압의 극성 여부에 관계 없이 저항(RL)의 양단에는 정전압이 나타나고, 이 정전압은 콘덴서(C)에 의해 평활되므로 전파 정류된 출력 전압을 얻을 수 있고, 또한 소비 전류가 적으며 감전압 특성이 양호하다.

Description

전파 정류 회로

제1도는 본 고안의 회로를 도시한 회로도.

제2도는 종래 기술의 회로를 도시한 회로도.

* 도면의 주요부분에 대한 부호의 설명

1,2 : 정전류원

본 고안은 전파 전류 회로에 관한 것이다.

제2도는 종래 기술의 전파 정류 회로를 도시한 회로도이다.

제2도에 있어서, 트랜지스터(Q₁및 Q₂)는 차동 증폭기를 구성하고 있고, 트랜지스터(Q₁)의 베이스에는 기준 전압(V_ref)가 인가되고, 트랜지스터(Q₂)의 베이스에는 저항(R)을 통해 입력 전압(V_IN)이 인가된다.

여기에서, 트랜지스터(Q₂)의 베이스에는 트랜지스터(Q₇및 Q₈)의 에미터 출력이 전귀환되어 가상 접지점이 되어 있고, 또한 입력 전압(V_IN)은 저항(R)에 의해 전류 변환되어 트랜지스터(Q₂)의 베이스에 인가된다. 이에 의해, 저항(R)을 흐르는 전류는 V_IN/R로 나타나게 되지만, 이 전류는 가상 접지점에 대한 입력 전압의 극성에 따라서 전류의 방향이 바뀐다. 결국, 입력 전압(V_IN)이 기준 전압(V_ref)보다 클 때, 상기 전류는 트랜지스터(Q₈)에 공급되고, 입력 전압(V_IN)이 기준 전압(V_ref)보다 작을 때, 상기 전류는 트랜지스터(Q₇)로부터 공급된다. 따라서, 전압(V_IN)의 극성에도 불구하고 저항(R_L)의 양단에는 정전압이 나타나고, 이 정전압이 콘덴서(C)에 의해서 평활되어, 전파 정류된 출력 전압(V_OUT)이 얻어진다.

그러나, 상기 종래 기술의 경우, 입력 전압(V_IN)이 기준 전압(V_ref)보다 큰 경우, 트랜지스터(Q₈)의 에미터 전류는 증대된다, 따라서, 트랜지스터(Q₈)의 베이스에는 최대 입력 전압(V_IN)에 따른 베이스 전류를 정전류원(1)에 의해 항상 공급하여야 한다. 따라서, 소비 전류가 커지는 문제점이 있었다.

또한, 전원 전압(V_CC)은

V_CC=V_REF+V_SAT+2V_BE

이 되고, 여기에서 V_SAT: 트랜지스터(Q₄)의 포화 전압이고, V_BE: 트랜지스터(Q₅및 Q₇)의 베이스·에미터 사이의 전압이며, 제2도의 회로를 소형 기기 등에 사용한 경우, 감전압 특성이 악화되는 문제점이 있었다.

그래서, 본 고안의 목적은 소비 전류를 작게 하고, 또한 감전압 특성이 양호한 전파 정류 회로를 제공하기 위한 것이다.

본 고안은 상기 문제점을 해결하기 위한 것으로서, 한 쪽의 입력에 기준 전압이 인가되고 또 다른 한 쪽의 입력에 입력 전압이 인가되는 제1 차동 증폭기(Q₁,Q₂), 입력 및 동작 전류원이 상기 제1 차동 증폭기의 입력 및 동작 전류원과 공통 접속된 제2 차동 증폭기(Q₃,Q₄), 상기 입력 전압을 전류 변환하는 저항(R), 상기 제1 차동 증폭기의 출력 전류를 제어하는 제1 제어 트랜지스터(Q₉), 상기 제2 차동 증폭기의 출력 전류를 제어하기 위해 상기 제1 제어 트랜지스터와 상보적으로 동작하는 제2 제어 트랜지스터(Q₁₀), 및 상기 입력 전압의 변화에 응답하는 상기 제1 및 제2 제어 트랜지스터의 출력 전류에 기인해서 상기 입력 전압의 전파 정류를 행하는 정류 회로(C)를 포함하고, 상기 제1 및 제2 제어 트랜지스터(Q₉및 Q₁₀)의 출력 전류에 기초하는 전류가 상기 제1 및 제2 차동 증폭기(Q₁,Q₂및 Q₃,Q₄)의 다른쪽 입력으로 전귀환되는 것을 특징으로 한다.

본 고안에 의하면, 전파 정류 회로에서, 소비 전류가 종래에 비해 작아지고, 또한 감전압 특성도 종래에 비하여 양호해진다.

본 고안의 상세한 설명을 첨부한 도면을 참조하여 구체적으로 이하 설명한다.

제1도는 본 고안의 회로를 도시한 회로도이다.

제1도에 있어서, 트랜지스터(Q₁및 Q₂)는 제1 차동 증폭기를 구성하고, 트랜지스터(Q₁)의 베이스에는 기준 전압(V_ref)이 인가되고, 트랜지스터(Q₂)의 베이스에는 저항(R)을 통해 입력 전압(V_IN)이 인가된다. 트랜지스터(Q₃및 Q₄)는 제2 차동 증폭기를 구성하며, 이 트랜지스터(Q₃및 Q₄)의 베이스 및 에미터는 상기 트랜지스터(Q₁및 Q₂)의 베이스와 에미터에 공통 접속된다. 여기에서, 트랜지스터(Q₂및 Q₄)의 베이스는 트랜지스터(Q₁₄및 Q₁₅)의 에미터 출력이 전귀환되어 가상 접지점이 되고, 또한 입력 전압(V_IN)은 저항(R)에 의해서 전류 변환되어 트랜지스터(Q₂및 Q₄)의 베이스에 인가된다. 이로 인해, 저항(R)을 흐르는 전류는 V_IN/R로 나타나게 되지만, 이 전류는 가장 접지점에 대한 입력 전압(V_IN)의 극성에 따라서 전류의 방향이 바뀌게 된다. 결국, 입력 전압(V_IN)이 기준 전압(V_ref)보다 클 때, 상기 전류는 트랜지스터(Q₁₅)에 공급되고, 입력 전압(V_IN)이 기준 전압(V_ref)보다 작을 때, 상기 전류를 트랜지스터(Q₁₄)로부터 공급된다. 따라서, 입력 전압(V_IN)의 극성에도 불구하고 저항(R)의 양단에는 정전압이 나타나고, 이 정전압이 콘덴서(C)에서 평활화되어 전파 정류된 출력 전압(V_OUT)이 얻어진다.

지금부터, 동작에 대해서 구체적으로 설명하겠다.

입력 전압(V_IN)이 기준 전압(V_ref)보다 클 경우, 트랜지스터(Q₂및 Q₄)의 베이스가 부귀환에 의해서 가장 접지로 되어 있기 때문에, 저항(R)에서 전류 변환된 전류는 트랜지스터(Q₁₅)의 에미터 전류로서 공급되게 된다. 트랜지스터(Q₁₅)의 베에스에는 에미터 전류에 따른 베이스 전류가 발생하고, 이 베이스 전류는 트랜지스터(Q₉,Q₁₁,Q₁₂)를 통해 제1 차동 증폭기를 구성하는 트랜지스터(Q₁및 Q₂)의 출력으로부터 공급된다. 이때, 트랜지스터(Q₁₀및 Q₁₄)는 오프된다.

한편, 입력 전압(V_IN)이 기준 전압(V_ref)보다 작은 경우, 저항(R)에서 전류 변환된 전류는 트랜지스터(Q₁₄)로부터 공급되게 된다. 트랜지스터(Q₁₄)의 베이스에는 에미터 전류에 따른 베이스 전류가 발생하고, 이 베이스 전류는 트랜지스터(Q₁₀)을 통해 제2 차동 증폭기를 구성하는 트랜지스터(Q₃및 Q₄)의 출력으로부터 공급된다. 이때, 트랜지스터(Q₉,Q₁₁,Q₁₂및 Q₁₅)는 오프된다.

이와 같이, 트랜지스터(Q₉및 Q₁₀)가 상보적으로 동작하게 되어, 입력 전압(V_IN)에 따른 전류가 트랜지스터(Q₁₉)의 콜렉터로 흐르고, 이 콜렉터 전류에 따른 저항(R_L)의 양단 전압이 콘덴서(C)에 의해 형활화하며, 이로 인해 전파 정류된 출력 전압(V_OUT)이 얻어진다.

이에 반하여, 무신호시에는, 트랜지스터(Q₉및 Q₁₀)에는 부귀환에 의해 일정한 미소 전류 밖에는 흐르지 않는다. 즉, 무신호시에는 부귀환로가 존재하기 때문에, 제1도의 회로가 평형 상태가 되고, 그 결과, 트랜지스터(Q₁및 Q₂)의 베이스 전압과, 트랜지스터(Q₂및 Q₄)의 베이스 전압은 대략 동일하게 된다. 이 때문에, 트랜지스터(Q₁∼Q₄)의 콜렉터 전류가 대략 동일하게 되고, 트랜지스터(Q₁및 Q₂)의 콜렉터 전류가 전류차와, 트랜지스터(Q₃및 Q₄)의 콜렉터 전류와의 전류차는, 각각 0으로 대략 동일한 전류가 된다. 이에 의해, 트랜지스터(Q₉및 Q₁₀)의 베이스 전류는 0으로 대략 동일한 전류가 되어, 트랜지스터(Q₉및 Q₁₀)의 콜렉터 전류는 미소 전류가 된다.

상술한 바와 같이, 제1도의 회로를 참조하면, 입력 전압(V_IN)의 레벨의 변화에 따른 전류 소비가 발생하게 되고, 또한 무신호시에는 트랜지스터(Q₉및 Q₁₀)에는 부귀환에 의해 일정한 미소 전류밖에 흐르지 않기 때문에, 종래에 비해 소비 전류가 적어질 수 있다. 또한, 전원 전압(V_CC)는

V_CC=Vref+Vsat+V_BE이 된다. 여기에서, V_Sat: 트랜지스터(Q₁₀)의 포화 전압이고, V_BE: 트랜지스터(Q₁₄)의 베이스·에미터 사이의 전압이며, 감전압 특성이 종래에 비해 V_BE만큼 개선되게 된다. 또한, 제1도의 회로는 IC화에 적합하다.

본 고안에 의하면, 입력 전압의 변화에 따른 전류 소비를 행하고, 또한 무신호시에는 제1 및 제2 제어 트랜지스터에 수반되는 전류 소비를 무시할 수 있기 때문에, 소비 전류를 절약할 수 있고, 또한 감전압 특성의 개선도 가능해지는 등 이점을 얻을 수 있다.

Claims (3)

1. 한 쪽의 입력에 기준 전압이 인가되고 또 다른 한 쪽의 입력에 입력 전압이 인가되는 제1 차동 증폭기(Q1,Q2), 입력 및 동작 전류원이 상기 제1 차동 증폭기의 입력 및 동작 전류원과 공통 접속된 제2 차동 증폭기(Q3,Q4), 상기 입력 전압을 전류 변환하는 저항(R), 상기 제1 차동 증폭기의 출력 전류를 제어하는 제1 제어 트랜지스터(Q₉), 상기 제2 차동 증폭기의 출력 전류를 제어하기 위해 상기 제1 제어 트랜지스터와 상보적으로 동작하는 제2 제어 트랜지스터(Q₁₀), 및 상기 입력 전압의 변화에 응답하는 상기 제1 및 제2 제어 트랜지스터의 출력 전류에 기인해서 상기 입력 전압의 전파 정류를 행하는 정류 회로(C)를 포함하고, 상기 제1 및 제2 제어 트랜지스터(Q₉및 Q₁₀)의 출력 전류에 기초하는 전류가 상기 제1 및 제2 차동 증폭기(Q₁,Q₂및 Q₃,Q₄)의 다른 쪽 입력으로 전귀환되는 것을 특징으로 하는 전파 정류 회로.
2. 제1항에 있어서, 상기 정류 회로가 상기 제1 제어 트랜지스터와 접속되는 제1 전류 미러 회로 및 상기 제2 제어 트랜지스터와 접속되는 제2 전류 미러 회로를 포함하는 것을 특징으로 하는 전파 정류 회로.
3. 제2항에 있어서, 최소 동작 전압이 기준 전압, 상기 제2 전류 미러 회로를 구성하는 트랜지스터의 베이스와 에미터 사이의 전압 및 상기 제2 제어 트랜지스터의 포화 전압을 가산한 값으로 정해지는 것을 특징으로 하는 전파 정류 회로.