JP2549072B2 - 波形異常検出回路 - Google Patents
波形異常検出回路Info
- Publication number
- JP2549072B2 JP2549072B2 JP61295786A JP29578686A JP2549072B2 JP 2549072 B2 JP2549072 B2 JP 2549072B2 JP 61295786 A JP61295786 A JP 61295786A JP 29578686 A JP29578686 A JP 29578686A JP 2549072 B2 JP2549072 B2 JP 2549072B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- waveform
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体スイッチング素子を構成要素とするイ
ンバータ（又はコンバータ）装置の出力波形の異常を検
出する検出回路に関するもので、上記装置の故障時に運
転を停止させる等の保護動作を行なわせるために用いる
ものである。
ンバータ（又はコンバータ）装置の出力波形の異常を検
出する検出回路に関するもので、上記装置の故障時に運
転を停止させる等の保護動作を行なわせるために用いる
ものである。
電子計算機用電源装置や放送用無停電電源装置などに
はインバータ装置が広く使われている。
はインバータ装置が広く使われている。
インバータ装置の出力電圧制御には種々の方式がある
が、方形波出力のパルス幅（導通幅）を変えるいわゆる
PWM（パルス幅制御）方式を採用したものが、入力電圧
変動や負荷変動等に対し応答が早く安定性に優れている
ので一般に用いられている。また最近ではこのインバー
タを高周波化（例えば20〜200kHzで駆動）し、インバー
タトランスや出力側に接続する交流フィルタの小形・軽
量化をはかることが行なわれている。
が、方形波出力のパルス幅（導通幅）を変えるいわゆる
PWM（パルス幅制御）方式を採用したものが、入力電圧
変動や負荷変動等に対し応答が早く安定性に優れている
ので一般に用いられている。また最近ではこのインバー
タを高周波化（例えば20〜200kHzで駆動）し、インバー
タトランスや出力側に接続する交流フィルタの小形・軽
量化をはかることが行なわれている。
ところで、上記インバータ装置には、その主回路を構
成する半導体素子に故障が生じたり、負荷側で短絡事故
や過負荷が発生した場合に備えて種々な保護回路が設け
られている。
成する半導体素子に故障が生じたり、負荷側で短絡事故
や過負荷が発生した場合に備えて種々な保護回路が設け
られている。
第３図はインバータ装置を用いた安定化電源装置の一
構成例を示すブロック図である。図において１は交流入
力の入力端子、２は交流入力開閉器、３は交流入力を整
流する整流回路、４は平滑用の直流フィルタ、５はイン
バータ、６はインバータトランス、７はインバータ制御
部、８は交流フィルタ、９は出力開閉器、10は出力端子
である。11は保護回路で、出力端子10につながる負荷側
の事故等によりインバータ装置の出力が定格値を逸脱し
た場合の保護対策（バックアップ電源との切替、過負荷
の原因となる負荷の切離し等）や、インバータ装置自身
の故障時にその運転を停止する役割をはたすものであ
る。12が出力異常検出回路で、装置や負荷側の異常を検
出した時に保護回路11に異常検出信号を与える。
構成例を示すブロック図である。図において１は交流入
力の入力端子、２は交流入力開閉器、３は交流入力を整
流する整流回路、４は平滑用の直流フィルタ、５はイン
バータ、６はインバータトランス、７はインバータ制御
部、８は交流フィルタ、９は出力開閉器、10は出力端子
である。11は保護回路で、出力端子10につながる負荷側
の事故等によりインバータ装置の出力が定格値を逸脱し
た場合の保護対策（バックアップ電源との切替、過負荷
の原因となる負荷の切離し等）や、インバータ装置自身
の故障時にその運転を停止する役割をはたすものであ
る。12が出力異常検出回路で、装置や負荷側の異常を検
出した時に保護回路11に異常検出信号を与える。
従来の出力異常検出回路12は例えば第４図に示すよう
な回路構成になっている。
な回路構成になっている。
第４図に見られるように、インバータトランス６から
出力の一部を監視用の信号として取り出し、 それを整流器13で整流し、フィルタ用コンデンサ14で
平滑して得た検出値と、ツェナーダイオード15で発生し
た基準値とを比較器16で比較して、異常を発見した時に
異常検出信号を出力するようにしている。
出力の一部を監視用の信号として取り出し、 それを整流器13で整流し、フィルタ用コンデンサ14で
平滑して得た検出値と、ツェナーダイオード15で発生し
た基準値とを比較器16で比較して、異常を発見した時に
異常検出信号を出力するようにしている。
上述したように従来の異常検出回路は、検出信号を整
流し、フィルタによって平滑化して検出値を求めている
ため、動作遅れ（例えば50kHzで駆動している場合＋数
μｓ）が生じる。従って異常の検出速度が遅く、インバ
ータの主回路半導体素子（スイッチング用トランジス
タ）の保護がむづかしく、場合によっては半導体素子が
破損することがある。
流し、フィルタによって平滑化して検出値を求めている
ため、動作遅れ（例えば50kHzで駆動している場合＋数
μｓ）が生じる。従って異常の検出速度が遅く、インバ
ータの主回路半導体素子（スイッチング用トランジス
タ）の保護がむづかしく、場合によっては半導体素子が
破損することがある。
また、検出値が波形の導通幅により変化するため、検
出値の異常が出力短絡や過負荷（この時は検出値が小さ
くなる）などの負荷側の故障によるものか、インバータ
装置自身の故障によるものかの判別ができず、保護対策
を施こす上に不都合が生じる。すなわち、故障が負荷側
にある場合には、負荷側で対策をすればよいにもかかわ
らずインバータ装置の運転を停止させてしまうという不
都合が生じる。
出値の異常が出力短絡や過負荷（この時は検出値が小さ
くなる）などの負荷側の故障によるものか、インバータ
装置自身の故障によるものかの判別ができず、保護対策
を施こす上に不都合が生じる。すなわち、故障が負荷側
にある場合には、負荷側で対策をすればよいにもかかわ
らずインバータ装置の運転を停止させてしまうという不
都合が生じる。
本発明の目的は上記の問題点を解消し、インバータ装
置自身の故障、特にインバータ制御部（高周波発振・制
御回路）により制御される主回路で発生した異常を単独
にかつ高速に検出できるようにした出力波形の異常検出
回路を提供することにある。
置自身の故障、特にインバータ制御部（高周波発振・制
御回路）により制御される主回路で発生した異常を単独
にかつ高速に検出できるようにした出力波形の異常検出
回路を提供することにある。
上記の目的を達成するために、本発明の検出回路は、
インバータ装置の出力波形（パルス幅）が、主回路駆動
用の制御信号波形と比較して異常がないかどうかを監視
するようにした。そしてその回路をディジタル化構成し
て、異常を高速に検出できるようにした。
インバータ装置の出力波形（パルス幅）が、主回路駆動
用の制御信号波形と比較して異常がないかどうかを監視
するようにした。そしてその回路をディジタル化構成し
て、異常を高速に検出できるようにした。
すなわち、本発明の波形異常検出回路は、主回路駆動
用制御信号の波形整形を行なってインバータの出力と比
較するための制御入力信号を作る制御信号整形部と、イ
ンバータの出力電圧信号の波形整形を行なって上記制御
入力信号と比較するためのインバータ出力信号を作るイ
ンバータ出力信号整形部と、上記各整形部で作られた制
御入力信号とインバータ出力信号の排他的論理和を求め
て正常・異常の判別信号を作る信号対比部と、上記判別
信号の波形を整形し異常検出信号を出力する波形整形部
とを備えて構成した。
用制御信号の波形整形を行なってインバータの出力と比
較するための制御入力信号を作る制御信号整形部と、イ
ンバータの出力電圧信号の波形整形を行なって上記制御
入力信号と比較するためのインバータ出力信号を作るイ
ンバータ出力信号整形部と、上記各整形部で作られた制
御入力信号とインバータ出力信号の排他的論理和を求め
て正常・異常の判別信号を作る信号対比部と、上記判別
信号の波形を整形し異常検出信号を出力する波形整形部
とを備えて構成した。
本発明の波形異常検出回路は従来の出力異常検出回路
と異なり、インバータの制御信号と出力信号のパルス幅
を比較しているため、インバータ装置が負荷側の事故で
短絡電流を含む大電流を流すことがあっても、インバー
タ装置自身に故障が生じないかぎり正常な波形（パルス
の欠落やパルス幅に異常が生じていないもの）が検出で
きる。すなわち負荷の状態とは無関係に、制御信号と出
力信号を対比させることによりインバータ装置の異常発
生を監視することができる。
と異なり、インバータの制御信号と出力信号のパルス幅
を比較しているため、インバータ装置が負荷側の事故で
短絡電流を含む大電流を流すことがあっても、インバー
タ装置自身に故障が生じないかぎり正常な波形（パルス
の欠落やパルス幅に異常が生じていないもの）が検出で
きる。すなわち負荷の状態とは無関係に、制御信号と出
力信号を対比させることによりインバータ装置の異常発
生を監視することができる。
次に本発明を実施例によって説明する。
第１図は本発明の一実施例を示す回路図である。図に
おいて前出（第３図）のものと同一符号のものは同一又
は均等部分を示すものとする。パルス発生回路17と増幅
器18はインバータ制御部７が備えているものである。19
は波形異常検出回路であり、制御信号整形部20とインバ
ータ出力信号整形部21と信号対比部22と波形整形部23を
備えている。
おいて前出（第３図）のものと同一符号のものは同一又
は均等部分を示すものとする。パルス発生回路17と増幅
器18はインバータ制御部７が備えているものである。19
は波形異常検出回路であり、制御信号整形部20とインバ
ータ出力信号整形部21と信号対比部22と波形整形部23を
備えている。
第２図は本発明の波形異常検出回路（第１図）の各部
分における波形を示したもので、以下この波形図を参照
しながら第１図の回路の構成と動作を説明する。
分における波形を示したもので、以下この波形図を参照
しながら第１図の回路の構成と動作を説明する。
制御信号整形部20は、パルス発生回路17からインバー
タの主回路を駆動する制御信号S1の信号波形における、
インバータ５に正極性の電圧を出力させる部分に同期し
た正極性信号S1pと、負極性の電圧を出力させる部分に
同期した負極性信号S1nを受け、比較器24,25でそれぞれ
基準電圧Vrと比較して雑音を除去した後の信号S1p′とS
1n′を排他的論理和（Exclusive OR）回路26で加算し信
号S3を作る。さらに正極性信号S3の極性を排他的論理和
回路27で反転して比較検査用の制御入力信号S4を作る。
タの主回路を駆動する制御信号S1の信号波形における、
インバータ５に正極性の電圧を出力させる部分に同期し
た正極性信号S1pと、負極性の電圧を出力させる部分に
同期した負極性信号S1nを受け、比較器24,25でそれぞれ
基準電圧Vrと比較して雑音を除去した後の信号S1p′とS
1n′を排他的論理和（Exclusive OR）回路26で加算し信
号S3を作る。さらに正極性信号S3の極性を排他的論理和
回路27で反転して比較検査用の制御入力信号S4を作る。
インバータ出力信号整形部21は、インバータトランス
６の三次巻線からインバータの出力電圧信号S2を受け、
それを整流回路28で全波整流し、分圧したものを比較器
29に入れて基準電圧Vrと比較して、比較検査用のインバ
ータ出力信号S5を作る。
６の三次巻線からインバータの出力電圧信号S2を受け、
それを整流回路28で全波整流し、分圧したものを比較器
29に入れて基準電圧Vrと比較して、比較検査用のインバ
ータ出力信号S5を作る。
信号対比部22は、排他的論理和回路で構成されてお
り、制御入力信号S4とインバータ出力信号S5を受けて両
信号の排他的論理和を求め、正常・異常の判別信号S6を
作る。
り、制御入力信号S4とインバータ出力信号S5を受けて両
信号の排他的論理和を求め、正常・異常の判別信号S6を
作る。
波形整形部23は、排他的論理和回路30を用いて判別信
号S6の波形に生じた乱れ（主として比較検査用の信号S4
とS5の時間のずれによって生じる）を除去し、整形され
た異常検出信号S7を作り、その信号を波形異常検出回路
19の出力として保護回路11へ送る。
号S6の波形に生じた乱れ（主として比較検査用の信号S4
とS5の時間のずれによって生じる）を除去し、整形され
た異常検出信号S7を作り、その信号を波形異常検出回路
19の出力として保護回路11へ送る。
以上説明した実施例では、排他的論理和回路を各部分
に使用しているが、それは複数個の排他的論理和回路を
一つのパッケージに納めたものが市販されていて安価に
回路が組めるからで、本発明の回路構成は特にこれに限
定するものではなく、他の論理回路素子を使って同様の
機能をはたす波形異常検出回路を実現できることは言う
までもないことである。
に使用しているが、それは複数個の排他的論理和回路を
一つのパッケージに納めたものが市販されていて安価に
回路が組めるからで、本発明の回路構成は特にこれに限
定するものではなく、他の論理回路素子を使って同様の
機能をはたす波形異常検出回路を実現できることは言う
までもないことである。
以上説明したように、本発明の検出回路はインバータ
の制御信号と出力信号の波形を比較しているので、負荷
側における短絡等の出力過電流事故を検出することな
く、装置自身の故障のみが検出できる。
の制御信号と出力信号の波形を比較しているので、負荷
側における短絡等の出力過電流事故を検出することな
く、装置自身の故障のみが検出できる。
また、上記両信号をディジタル的に波形比較している
ので、検出遅れ時間が短かく、例えば50kHzで駆動して
いる場合の遅れは３μｓ程度になる。
ので、検出遅れ時間が短かく、例えば50kHzで駆動して
いる場合の遅れは３μｓ程度になる。
従って装置自身に異常が生じた場合には高速に検出が
でき、主回路の半導体素子の確実な保護が可能になる。
でき、主回路の半導体素子の確実な保護が可能になる。
さらにまた、インバータ出力信号整形部においては、
インバータの出力電圧信号を整流した後の波形が基準電
圧と比較されるので、インバータ制御部により駆動・制
御される主回路の他に、この主回路の入力側の電圧異常
も検出できる。
インバータの出力電圧信号を整流した後の波形が基準電
圧と比較されるので、インバータ制御部により駆動・制
御される主回路の他に、この主回路の入力側の電圧異常
も検出できる。
第１図は本発明の実施例の回路図、第２図は本発明の波
形異常検出回路（第１図）の各部分における波形を示し
た波形図、第３図は安定化電源装置の一構成例を示した
ブロック図、第４図は従来の出力異常検出回路の回路図
である。 ５……インバータ、６……インバータトランス、７……
インバータ制御部、11……保護回路、12……出力異常検
出回路、17……パルス発生回路、19……波形異常検出回
路、20……制御信号整形部、21……インバータ出力信号
整形部、22……信号対比部、23……波形整形部。
形異常検出回路（第１図）の各部分における波形を示し
た波形図、第３図は安定化電源装置の一構成例を示した
ブロック図、第４図は従来の出力異常検出回路の回路図
である。 ５……インバータ、６……インバータトランス、７……
インバータ制御部、11……保護回路、12……出力異常検
出回路、17……パルス発生回路、19……波形異常検出回
路、20……制御信号整形部、21……インバータ出力信号
整形部、22……信号対比部、23……波形整形部。
Claims (2)
- 【請求項１】パルス発生回路を内蔵したインバータ制御
部からの制御信号によって駆動されるインバータと、１
次側コイルに入力した前記インバータの出力を２次側コ
イルから送出するインバータトランスとによって構成し
たインバータ装置の出力の波形異常を検出する波形異常
検出回路であって、 上記パルス発生回路から出力される上記制御信号波形
の、インバータに正極性の電圧を出力させる部分に同期
した正極性信号と、負極性の電圧を出力させる部分に同
期した負極性信号とを入力してそれぞれ基準電圧と比較
し、雑音を除去したうえで上記２つの正極性信号と負極
性信号を加算して生成した信号の極性を反転させて比較
検査用の制御入力信号を生成する制御信号整形部と、 上記インバータトランスの２次側コイルから検出したイ
ンバータの出力電圧信号を整流したうえで上記基準電圧
と比較して比較検査用のインバータ出力信号を生成する
インバータ出力信号整形部と、 上記各整形部で生成された制御入力信号とインバータ出
力信号との排他的論理和を求め正常・異常の判別信号を
生成する信号対比部と、 上記判別信号の波形を整形して異常検出信号を出力する
波形整形部と、 を備えて構成したことを特徴とする波形異常検出回路。 - 【請求項２】前記正極性信号と負極性信号を加算して生
成した信号を作るための加算と、前記制御入力信号を作
るための極性反転と、前記判別信号を作るための信号の
対比と、前記判別信号の波形整形は、いずれも排他的論
理和回路を用いて行なうものである特許請求の範囲第１
項に記載の波形異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61295786A JP2549072B2 (ja) | 1986-12-12 | 1986-12-12 | 波形異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61295786A JP2549072B2 (ja) | 1986-12-12 | 1986-12-12 | 波形異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63148871A JPS63148871A (ja) | 1988-06-21 |
| JP2549072B2 true JP2549072B2 (ja) | 1996-10-30 |
Family
ID=17825138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61295786A Expired - Fee Related JP2549072B2 (ja) | 1986-12-12 | 1986-12-12 | 波形異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5389686B2 (ja) * | 2010-02-09 | 2014-01-15 | 富士通テレコムネットワークス株式会社 | 電源装置 |
-
1986
- 1986-12-12 JP JP61295786A patent/JP2549072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63148871A (ja) | 1988-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02231922A (ja) | モータ駆動装置における瞬時停電回復時の突入電流防止制御方式 | |
| JP2549072B2 (ja) | 波形異常検出回路 | |
| JP2645058B2 (ja) | 無停電電源装置 | |
| JP3543692B2 (ja) | オゾン発生装置 | |
| JPS604654B2 (ja) | 直流回路付電力変換装置の短絡保護装置 | |
| JP3851576B2 (ja) | 電力変換装置 | |
| JP2004135392A (ja) | 三相電源欠相検出装置 | |
| JPH08111986A (ja) | 電圧形インバータ | |
| JPH02272365A (ja) | 開閉器制御装置の位相検出回路 | |
| JP2684290B2 (ja) | 電源装置 | |
| JP2548738B2 (ja) | Ｐｗｍコンバータ装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| KR100218944B1 (ko) | 인버터회로의 전원감시장치 및 그 방법 | |
| JPS6112469B2 (ja) | ||
| JPH07106027B2 (ja) | インバータ装置の保護回路 | |
| JPS6323567A (ja) | コンバ−タの制御装置 | |
| JP2003164162A (ja) | インバータ回路の欠相検出方法及び電力変換装置 | |
| JPS5943834Y2 (ja) | 電流形インバ−タの転流失敗検出装置 | |
| JPH10239360A (ja) | 過電流検出回路 | |
| JPS6162393A (ja) | インバ−タ装置 | |
| JP2007135285A (ja) | インバータ装置 | |
| JP2917531B2 (ja) | 回生電力処理装置の故障検出回路 | |
| JP2001078443A (ja) | 異常電力保護回路を有するスイッチング電源装置 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 | |
| JPS622865A (ja) | 電流形インバ−タの保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |