JP2546653B2

JP2546653B2 - 画像処理による被検出面の位置検出方法

Info

Publication number: JP2546653B2
Application number: JP61210259A
Authority: JP
Inventors: 八束中村; 泰不破
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-09-06
Filing date: 1986-09-06
Publication date: 1996-10-23
Anticipated expiration: 2011-10-23
Also published as: JPS6365305A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は特定の被検出面内において傷等の特異点を画
像処理によって検出する際の当該被検出面の位置検出方
法に関する。

〔従来技術及びその問題点〕

従来より撮像装置によって製品表面における特定の被
検出面を撮像し、画像処理によって被検出面内における
特異点を検出する方法が知られている。なお、被検出面
は通常予めメモリに記憶したプログラム設定によるマス
クによって区画され、このマスクは任意に選択設定され
る。

また、特異点の一般的な検出方法としては撮像装置か
らの画像データを一旦画像メモリに記憶し、この記憶さ
れたデータをソフトウェアによって処理する方法が用い
られている。しかし、この方法は処理速度が遅く、製造
工程等のように高速化を要請される分野にはほとんど使
用されない。

一方、高速化及びコストダウンを図るため、いわゆる
８近傍抽出方式による画像処理装置も提案されている。
この方式は第４図に示す画素パターンのように、中央画
素とこの中央画素を取巻く８近傍画素を抽出し、各画素
（計９画素）を二値化することにより白黒パターンを形
成し、このパターンによって画像認識を行うものであ
り、例えば白パターン８個、黒パターン１個の場合は傷
と判定する。

しかし、この方法も製造工程で製品の表面傷や汚れを
検査する場合には演算処理が複雑となり、高速化の点で
不十分である。また、照明による影等も傷や汚れとして
誤認してしまうなど正確性、信頼性に欠ける。しかも、
傷や汚れの位置をリアルタイムで検出することができ
ず、結局この場合には画像メモリに１フィールドの全画
素を記憶した後にサーチする必要があり、高速化に対応
できない問題がある。

また、このように正確性に欠け、精度が出ないことか
ら、被検出面の位置を正確に設定（位置決め）すること
が難しく、この位置合わせに時間がかかる問題がある。

〔問題点を解決するための手段及び作用〕

本発明は上述した従来技術に存在する諸問題を解決し
た画像処理による被検出面の位置検出方法の提供を目的
とするもので、以下に示す方法によって達成される。

即ち、本発明に係る被検出面の位置検出方法は、ま
ず、被検出面Ａを撮像して得た画素情報における現走査
線H1上のｎ番目の第一画素S1とｎ−１番目の第二画素S2
及び直前走査線H0上のｎ番目の第三画素S3を検出して各
画素の明るさに対応した画素データD1〜D3を得るととも
に、各画素データD1〜D3をパラメータとした検出データ
DSを得、この検出データDSと予め設定した設定データDO
の比較により第一画素S1を特異点として検出する。

また、検出した特異点に対し、スリット31、32を有す
る位置検出用のマスク情報を加えて特異検出点Ｐ…を検
出する一方、水平同期信号Hsおよび垂直同期信号Vsによ
ってそれぞれカウントアップされる水平用クロック信号
Hcおよび垂直用クロック信号Vcのカウンタ値から水平方
向および垂直方向のアドレスを得、特異検出点Ｐ…を検
出したタイミングのアドレスを特異検出点Ｐ…の位置と
して検出する。この場合、特異検出点Ｐ…の位置は、特
異検出点Ｐ…をリアルタイムで検出したタイミングでア
ドレスをファーストインファーストアウト回路に記憶
し、この記憶したアドレスから検出できる。

これにより、当該アドレスから検出した位置データと
予め設定した基準位置データを比較処理すれば、そのズ
レを検出でき、以て所定の位置補正を行うことができ
る。また、各特異検出点Ｐ、Ｐ間の長さ等を演算するこ
とにより、被検出面Ａの寸法、面積等を測定できる。

〔実施例〕

以下には本発明に係る好適な実施例を図面に基づき詳
細に説明する。

第１図は本発明に係る被検出面の位置検出方法を実施
する特異点検出装置のブロック回路図、第２図（ａ）、
（ｂ）は本発明方法に利用するマスクパターン図、第３
図は特異点の検出方法を説明する画素パターン図であ
る。

まず、本発明に係る被検出面の位置検出方法に利用で
きる特異点検出装置１の構成及び機能を第１図を参照し
て説明する。

Ｃは撮像装置であり、ビデオ信号を出力するテレビカ
メラである。このビデオ信号は同期信号と画像信号を分
離する同期分離回路３に供給され、分離された水平同期
信号と垂直同期信号はカウンタ回路４に供給されるとと
もに、同期信号を除した画像信号はA/D（アナログ−デ
ィジタル）変換器５に供給される。カウンタ回路４は水
平同期信号によって分離回路３に内蔵する発振器から得
るクロック信号をカウントアップする水平カウンタと、
垂直同期信号によって水平同期信号をカウントアップす
る垂直カウンタを備え、さらに、制御用クロック信号を
各部へ付与することにより、全体のタイミングをとる。

また、A/D変換器５はアナログ信号である画像信号を
その大きさ（明るさ）に対応した４ビットディジタル信
号（16階調）に変換する。この場合、ディジタル信号は
画素単位で変換されたシリアルデータである。

一方、ディジタル化された画像信号は、順次、ラッチ
部６にラッチされ、画素データD1としてROM（リードオ
ンリメモリ）７に付与される。また、同信号はラッチ部
８、ラッチ部９にそれぞれ順次ラッチされ画素データD2
としてROM7に付与される。さらにまた、同信号はゲート
部10を介してRAM（ランダムアクセスメモリ）11へ付与
され、このRAM11から読み出されたデータがラッチ部12
にラッチされ、画素データD3としてROM7へ付与される。
これら各回路の機能をさらに具体的に記せば次のように
なる。

今、第３図のパターンが撮像され、走査点が現走査線
H1のｎ番目の画素S1に有るものと想定する。この場合、
この画素S1に対応する画素データD1はROM7に直接付与さ
れ、また、ラッチ部８にラッチされるとともに、ゲート
部10を介してRAM11に書き込まれる。ところで、ラッチ
部６はラッチ部９に対して１データ（１画素）ずつ遅れ
て画像データを付与するため、この時点ではラッチ部９
を介して１画素前、つまり現走査線H1のｎ−１番目の画
素S2に対応する画素データD2がROM7に付与される。ま
た、RAM11は１ライン前である直前走査線H0を常に記憶
するラインバッファであり、１ライン遅れて読み出した
データ、つまり直前走査線H0のｎ番目の画素S3に対応す
る画素データD3がラッチ部12でラッチされROM7に付与さ
れる。よって、ROM7には各画素データD1〜D3が同じタイ
ミングで取り込まれることになる。

一方、ROM7では各データD1〜D3をパラメータとして対
応する検出データDSを出力する。つまり、演算処理を行
う。この演算は、例えば、中心画素である画素データD1
と近傍画素である画素データD2、D3をそれぞれ比較し、
その差を出力することができる。

即ち、具体例で記せば、今、ROM7に、（D1−D2）＋
（D1−D3）…（ａ）の演算式に基づく演算結果をデータ
テーブルとして記憶したものとする。ROM7のアドレスポ
ートに入力するアドレスは、同時に入力する各画素デー
タD1、D2、D3の大きさで決定されるため、予め任意の画
素データD1、D2、D3における演算式（ａ）の演算結果を
求め、その演算結果を当該任意の画素データD1、D2、D3
に対応するアドレスに書き込んでおけば、任意の画素デ
ータD1、D2、D3をROM7のアドレスポートに直接並列デー
タとして付与するのみで、ROM7からは演算式（ａ）の演
算結果（検出データDS）を読み出すことができる。この
例では、中心画素S1が特異点であり、他の画素S2及びS3
よりも明るい又は暗いとき、即ち、画素データD1の大き
さの絶対値が他の画素データD2及びD3よりも大きいとき
は、検出データDSの絶対値が大きくなり、他方、中心画
素S1が特異点ではなく、画素データD1と他の画素データ
D2及びD3の大きさの差が小さいときは、検出データDSの
絶対値が零または零に近い値となる。したがって、ROM7
からは、画素データD1（中心画素S1）が特異点であるほ
ど絶対値が大きい値を出力させることができる。

よって、ROM7は見掛上、演算式（ａ）の演算処理を実
行したことになり、著しい高速処理が可能になるととも
に、CPU等が不要のため回路の著しい簡略化を図れる。

一方、検出データDSはラッチ部13でラッチされ、比較
回路14に付与される。比較回路14には設定部15で予め設
定された設定データDOが付与され、この設定データDOと
検出データDSが比較処理される。設定データDOは、例え
ば、検出データDSが表面傷等の特異点か、或は影等の外
乱によるものかを判別したり、或は小さい傷、目立たな
い傷等のように無視できる場合のレベルを決定するもの
で、任意に可変設定できる。よって、比較回路14による
比較処理により目的の特異点を検出できる。

また、21はマスク部であり、カウンタ回路４の出力で
ある水平カウンタの出力及び垂直カウンタの出力からア
ドレスを演算して被検出面Ａを区画する。このマスク部
21は多数の異なるマスク情報を記憶し、必要により外部
メモリから任意のマスク情報を加えることができる。こ
のマスク部21には、後述する本発明方法に使用する第２
図（ｂ）に示すスリット31、32を有するマスク情報も格
納されている。このマスク情報は比較回路14に付与され
る。この場合、比較回路14にはAND回路が内蔵されてお
り、検出された特異点に対してマスク情報が加えられ
る。即ち、特異点とマスク情報はAND論理により出力
し、この出力はOR回路を介してカウンタ16へ付与される
とともに、FIFO（ファーストイン−ファーストアウト回
路）2a、2bにそれぞれ付与される。

カウンタ16は検出された特異点（特異検出点Ｐ…）の
数をカウントするもので、このカウントされた数は表示
装置によって表示したり、所定の数に達したなら製品不
良としてアラームランプを点灯し、さらに所定の制御信
号として利用する。

さらにまた、FIFO2aと2bには前記カウンタ回路４から
水平カウンタの出力（水平方向アドレス）と垂直カウン
タの出力（垂直方向アドレス）がそれぞれラッチ部19と
20を介して付与され、特異点（特異検出点Ｐ…）を検出
したタイミングによってFIFO2aには水平方向アドレス
が、またFIFO2bには垂直方向アドレスが書き込まれる。
なお、ラッチ部19、20はFIFO2a、2bに書き込むデータを
安定させるものである。また、FIFO2a、2bは早く書き込
んだデータから規則正しく、且ついつでも読み出せる機
能を有し、出力側にコンピュータ等を接続することによ
り、容易に特異検出点Ｐ…（特異点）を検出し、その位
置を表示或は記録できる。また、FIFO2a、2bが有する状
態出力端子（エンプティ端子）を利用すれば、一個でも
データが書き込まれることによって同端子の出力電位が
変わるため、特異点（特異検出点Ｐ…）の有無を容易に
確認できる。

他方、22は制御部であり、前記マスク部21におけるマ
スク情報の指定、前記設定データDOの設定、ROM7での演
算処理方法の指定等をインプットできる。さらにまた、
23は画素作成部であり、例えば、検出した傷等の特異点
部分を拡大表示したり、或は目立つ色調で表示するため
のものである。

次に、本発明に係る被検出面Ａの位置検出方法につい
て説明する。なお、実施例は、被検出面Ａとして、第２
図に示す皿等の円形の製品を例示する。

この場合、撮像装置Ｃは第２図（ａ）に示す被検出面
Ａを撮像するため、制御部22の指令によりマスク部21に
おいて、第２図（ｂ）に示すような被検出面Ａの縁部に
交差する一対の縦スリット31、32を有する位置検出用の
マスク30を選択する。なお、被検出面Ａは正規の面Aoに
対し位置ズレがあるものとする。

今、撮像装置Ｃにより被検出面Ａを撮像すれば、特異
点検出装置１において、第２図に示す円形の製品の周縁
部のみが特異点として検出される。即ち、第２図（ｂ）
において、例えば、黒の背景に白の皿を置き、スリット
31、32を除くマスク30が黒に設定されているものとすれ
ば、第２図（ｂ）における左上の特異点（特異検出点
Ｐ）は、第３図において画素S1が白，画素S2が黒，画素
S3が黒として検出される。このような一定の関係は検出
すべき特異点のみで生じるため、この関係を有する画素
データD1〜D3がROM7に入力したなら特異点を表す検出デ
ータDSが出力するように、予めROM7に記憶するデータを
設定しておけばよい。なお、この特異点は最終的に比較
回路14における設定データDOと検出データDSの比較処理
により検出される。

一方、比較回路14にはマスク部21からスリット31、32
を有するマスク情報が付与されているため、比較回路14
に内蔵するAND回路により、第２図（ｂ）に示すスリッ
ト31、32の位置（アドレス）と一致する位置（アドレ
ス）を有する四つの特異検出点Ｐ…のみが出力する。そ
して、この特異検出点Ｐ…の各位置は、前述した特異点
検出装置１におけるFIFO2a、2bによって即座に検出され
る。この場合、第２図（ｂ）の特異検出点Ｐ…は第３図
の画素S1に相当する。

よって、被検出面Ａの絶対位置を容易に検出できるた
め、この検出結果によって被検出面Ａの寸法、面積等の
情報も容易に演算処理できる。また、この位置に対する
正規位置を予め制御部22等に記憶し、この記憶された正
規位置と上記検出位置を比較演算すれば、被検出面Ａの
ズレを容易に知ることができ、このズレを補正するマス
クの選択、または被検出面側、つまり製品側の変位調整
によって被検出面の位置合わせも容易かつ正確に行うこ
とができる。このように、本発明方法はマスクの選択と
特異点検出装置１の機能によって達成できるため、実施
装置の簡略化、小型化、低コスト化を図れるとともに、
高速処理化を図れる。

以上、実施例について詳細に説明したが本発明はかか
る実施例に限定されるものてはなく、細部の構成、手法
等において本発明方法の要旨を逸脱しない範囲において
任意に変更実施できる。

〔発明の効果〕

このように、本発明に係る画像処理による被検出面の
位置検出方法は、被検出面を撮像して得た画像情報にお
ける現走査線上のｎ番目の第一画素とｎ−１番目の第二
画素及び直前走査線上のｎ番目の第三画素を検出して各
画素の明るさに対応した画素データを得るとともに、各
画素データをパラメータとした検出データを得、この検
出データと予め設定した設定データの比較により第一画
素を特異点として検出するとともに、検出した特異点に
対し、スリットを有する位置検出用のマスク情報を加え
て特異検出点を検出する一方、水平同期信号および垂直
同期信号によってそれぞれカウントアップされる水平用
クロック信号および垂直用クロック信号のカウンタ値か
ら水平方向および垂直方向のアドレスを得、前記特異検
出点を検出したタイミングのアドレスを前記特異検出点
の位置として検出するようにしたため、次のような著効
を得る。

リアルタイムで被検出面の位置を検出し、しかも正
確な位置情報が得られるため、検出速度の高速化、高精
度化による信頼性向上を達成できる。

被検出面の高速かつ正確な位置情報によって被検出
面の位置決めを容易に行うことができる。

方法が簡略化されるため、この方法を実施する装置
も簡略化でき、装置の小型化、低コスト化を達成でき
る。

【図面の簡単な説明】

第１図：本発明に係る被検出面の位置検出方法を実施す
る特異点検出装置のブロック回路図、第２図（ａ），（ｂ）：本発明方法に利用するマスクパ
ターン図、第３図：本発明方法に利用する特異点の検出方法を説明
する画素パターン図、第４図：従来の特異点検出方法を説明する画素パターン
図、尚図面中、 2a,2b:FIFO、A:被検出面 31,32:スリット、Gs:ビデオ信号 Hs:水平同期信号、Vs:垂直同期信号 Hc:水平用クロック信号、Vc:垂直用クロック信号 P:特異検出点、HO:直前走査線 H1:現走査線、S1:第一画素 S2:第二画素、S3:第三画素 D1,D2,D3:画素データ、DS:検出データ DO:設定データ

Claims

(57)【特許請求の範囲】

【請求項１】被検出面（Ａ）を撮像して得た画像情報に
おける現走査線（H1）上のｎ番目の第一画素（S1）とｎ
−１番目の第二画素（S2）及び直前走査線（H0）上のｎ
番目の第三画素（S3）を検出して各画素の明るさに対応
した画素データ（D1）〜（D3）を得るとともに、各画素
データ（D1）〜（D3）をパラメータとした検出データ
（DS）を得、この検出データ（DS）と予め設定した設定
データ（DO）の比較により第一画素（S1）を特異点とし
て検出するとともに、検出した特異点に対し、スリット
（31）、（32）を有する位置検出用のマスク情報を加え
て特異検出点（Ｐ）…を検出する一方、水平同期信号
（Hs）および垂直同期信号（Vs）によってそれぞれカウ
ントアップされる水平用クロック信号（Hc）および垂直
用クロック信号（Vc）のカウンタ値から水平方向および
垂直方向のアドレスを得、前記特異検出点（Ｐ）…を検
出したタイミングのアドレスを前記特異検出点（Ｐ）…
の位置として検出することを特徴とする画像処理による
被検出面の位置検出方法。
【請求項２】前記特異検出点（Ｐ）…をリアルタイムで
検出したタイミングでアドレスをファーストインファー
ストアウト回路に記憶し、この記憶したアドレスを前記
特異検出点（Ｐ）…の位置として検出することを特徴と
する特許請求の範囲第１項記載の画像処理による被検出
面の位置検出方法。