JP2545075B2 - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JP2545075B2 JP2545075B2 JP62043269A JP4326987A JP2545075B2 JP 2545075 B2 JP2545075 B2 JP 2545075B2 JP 62043269 A JP62043269 A JP 62043269A JP 4326987 A JP4326987 A JP 4326987A JP 2545075 B2 JP2545075 B2 JP 2545075B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- collector
- transistors
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は周波数応答を改善するのに有効な回路デバイ
スを組込んだ広帯域増幅器に関する。
スを組込んだ広帯域増幅器に関する。
とくにこの広帯域増幅器は絶縁コレクタ垂直pnpトラ
ンジスタからなる形式のものである。
ンジスタからなる形式のものである。
有効なことに、この増幅器は、ｎエピタキシャルに対
し端子を設けた絶縁コレクタ垂直pnp形のトランジスタ
と、エミッタ同志が結合されたトランジスタの相補対か
らなる最終段を有する出力回路と、を含んでいる。
し端子を設けた絶縁コレクタ垂直pnp形のトランジスタ
と、エミッタ同志が結合されたトランジスタの相補対か
らなる最終段を有する出力回路と、を含んでいる。
とくに本発明による増幅器の改善周波数応答は、ゲイ
ン回路に組込まれた垂直pnpトランジスタの寄生結合キ
ャパシタンスを最小にする回路デバイスにより達成され
る。
ン回路に組込まれた垂直pnpトランジスタの寄生結合キ
ャパシタンスを最小にする回路デバイスにより達成され
る。
既知のように、pnpトランジスタはその使用により設
計か簡単になるので、もしその周波数応答特性が良好で
あったならば、実際は広帯域増幅に広く利用されるとろ
である。
計か簡単になるので、もしその周波数応答特性が良好で
あったならば、実際は広帯域増幅に広く利用されるとろ
である。
最近の技術が、良好な周波数応答特性を有するいわゆ
る絶縁コレクタ垂直npnトランジスタを利用可能とし
た。しかしながら、コレクタから接地側を見たときの全
体の寄生結合キャパシタンスが大きいので、絶縁垂直pn
pトランジスタを使用したとき、これが高周波応答特性
を妨害するという点でなお大きな制約因子となる。
る絶縁コレクタ垂直npnトランジスタを利用可能とし
た。しかしながら、コレクタから接地側を見たときの全
体の寄生結合キャパシタンスが大きいので、絶縁垂直pn
pトランジスタを使用したとき、これが高周波応答特性
を妨害するという点でなお大きな制約因子となる。
とくに寄生キャパシタンスは、信号の増幅をある周波
数以下に制限する傾向にある。
数以下に制限する傾向にある。
絶縁コレクタ垂直pnpトランジスタの物理構造は、コ
レクタから接地側に向って２つの顕著なキャパシタンス
をもつ外観を呈する。これらキャパシタンスとは： p+ドープ（不純物注入）層と、コレクタをトランジス
タの接地ｐ基板から絶縁するｎエピタキシャル層との間
に存在する第１の結合キャパシタンスSC1と；および ｎエピタキシャル層と前記ｐ基板との間に存在する第
２の寄生結合キャパシタンスSC2と； である。
レクタから接地側に向って２つの顕著なキャパシタンス
をもつ外観を呈する。これらキャパシタンスとは： p+ドープ（不純物注入）層と、コレクタをトランジス
タの接地ｐ基板から絶縁するｎエピタキシャル層との間
に存在する第１の結合キャパシタンスSC1と；および ｎエピタキシャル層と前記ｐ基板との間に存在する第
２の寄生結合キャパシタンスSC2と； である。
このような結合の程度と、高度にドープされたｐ領域
のために、このようなキャパシタンスはＯボルトにおい
てそれぞれ約7pFおよび6pFという大きさになる。
のために、このようなキャパシタンスはＯボルトにおい
てそれぞれ約7pFおよび6pFという大きさになる。
従来技術とその問題点 このような寄生キャパシタンスを最小にする既知の技
術的方法は、たとえばｎエピタキシャル層に端子を設け
てそれをトランジスタコレクタに結合する方法で、これ
によりキャパシタンスSC1は短絡できるがSC2はそのまま
残る。
術的方法は、たとえばｎエピタキシャル層に端子を設け
てそれをトランジスタコレクタに結合する方法で、これ
によりキャパシタンスSC1は短絡できるがSC2はそのまま
残る。
他の既知の方法は、ｎエピタキシャル層端子を供給電
源の正確に結合する方法であるが、これによりキャパシ
タンスSC2の効果は相殺できるがSC1からの影響はなお保
持している。
源の正確に結合する方法であるが、これによりキャパシ
タンスSC2の効果は相殺できるがSC1からの影響はなお保
持している。
上記の従来方法はいずれも、寄生結合キャパシタンス
の全体の値は低下できるが、この値を使用値以下に低下
することができないという欠点があり、とくに後者の従
来方法は、バイヤス電圧をかけたとき、たとえ低電圧値
でもエピタキシャル層とpnpトランジスタコレクタとの
間の結合の絶縁破壊を起しやすいという他の不利があ
る。
の全体の値は低下できるが、この値を使用値以下に低下
することができないという欠点があり、とくに後者の従
来方法は、バイヤス電圧をかけたとき、たとえ低電圧値
でもエピタキシャル層とpnpトランジスタコレクタとの
間の結合の絶縁破壊を起しやすいという他の不利があ
る。
イタリヤ特許出願第22913−A/85号に開示されている
第３の従来方法は、エミッタおよびベース端子がそれぞ
れ、絶縁コレクタトランジスタのエピタキシャル層およ
びコレクタに結合されるようにしたエミッチフォロワー
垂直pnpトランジスタからなるいわゆる「ブートストラ
ップ、（自己保持形）」回路を提供する。
第３の従来方法は、エミッタおよびベース端子がそれぞ
れ、絶縁コレクタトランジスタのエピタキシャル層およ
びコレクタに結合されるようにしたエミッチフォロワー
垂直pnpトランジスタからなるいわゆる「ブートストラ
ップ、（自己保持形）」回路を提供する。
このような回路は寄生キャパシタンスの低下という目
的をほぼ達成するが、低振幅信号は適切に動作可能であ
るが、高振幅信号の場合はちょうど信号の負の半波パタ
ーンだけしか正確にフォローできないという欠点がこれ
にはある。
的をほぼ達成するが、低振幅信号は適切に動作可能であ
るが、高振幅信号の場合はちょうど信号の負の半波パタ
ーンだけしか正確にフォローできないという欠点がこれ
にはある。
発明の概要 本発明の基本となる問題は、広帯域増幅器に組込まれ
ている絶縁コレクタ垂直pnpトランジスタの全寄生キャ
パシタンスを、同様に増幅器に組込んだ回路デバイスに
より最小にし、これにより高振幅信号の両半波のフォロ
ー可能とし、したがって従来技術による上記の欠点を克
服することにある。
ている絶縁コレクタ垂直pnpトランジスタの全寄生キャ
パシタンスを、同様に増幅器に組込んだ回路デバイスに
より最小にし、これにより高振幅信号の両半波のフォロ
ー可能とし、したがって従来技術による上記の欠点を克
服することにある。
この問題は本発明により、 周波数応答を改善するのに有効であり、ｎエピタキシ
ャル層に対し端子を設けた絶縁コレクタ垂直pnp形トラ
ンジスタからなるゲイン回路と、エミッタ同志が結合さ
れ相補対をなすnpn形およびpnp形トランジスタからなる
最終段を有する出力回路と、を含む形式の回路デバイス
を有する広帯域増幅において： 前記出力回路内でパワーが与えられ； 相互に結合されたエミッタであって、導線を介して、
ゲイン回路を組込まれたpnpトランジスタの前記ｎエピ
タキシャル層端子に結合されるエミッタを有する； ようにしたトランジスタからなる追加の相補対を有する
ことを特徴とする広帯域増幅器により解決される。
ャル層に対し端子を設けた絶縁コレクタ垂直pnp形トラ
ンジスタからなるゲイン回路と、エミッタ同志が結合さ
れ相補対をなすnpn形およびpnp形トランジスタからなる
最終段を有する出力回路と、を含む形式の回路デバイス
を有する広帯域増幅において： 前記出力回路内でパワーが与えられ； 相互に結合されたエミッタであって、導線を介して、
ゲイン回路を組込まれたpnpトランジスタの前記ｎエピ
タキシャル層端子に結合されるエミッタを有する； ようにしたトランジスタからなる追加の相補対を有する
ことを特徴とする広帯域増幅器により解決される。
本発明によるデバイスの特徴および利点は、図による
下記の実施例の説明から明らかになるが、実施例は別添
図面に限定されるものではない。
下記の実施例の説明から明らかになるが、実施例は別添
図面に限定されるものではない。
実施例 図によると、広帯域増幅器１は３つの部分、すなわ
ち、差動増幅器２と、ゲイン回路３と、および低インピ
ーダンス出力回路４とからなる。
ち、差動増幅器２と、ゲイン回路３と、および低インピ
ーダンス出力回路４とからなる。
とくに出力回路４内に本発明によるデバイスが含まれ
ている。
ている。
前記差動増幅器２は通常の設計で差電圧を増幅する。
この目的のために差動増幅器２は、対をなすトランジス
タT1,T2のベースB1,B2にそれぞれ結合される一対の入力
端子を有し、トランジスタT1,T2は構造的に同一でnpn形
であり、トランジスタT1,T2のエミッタE1,E2は相互に結
合され、それらのコレクタC1,C2は同値の抵抗器R1,R2を
介してそれぞれ供給電源Vcとの正確に結合される。
この目的のために差動増幅器２は、対をなすトランジス
タT1,T2のベースB1,B2にそれぞれ結合される一対の入力
端子を有し、トランジスタT1,T2は構造的に同一でnpn形
であり、トランジスタT1,T2のエミッタE1,E2は相互に結
合され、それらのコレクタC1,C2は同値の抵抗器R1,R2を
介してそれぞれ供給電源Vcとの正確に結合される。
前記エミッタE1,E2は、また、バイヤス発生器といわ
れる通常設計の定電流発生器I1を介して接地される。
れる通常設計の定電流発生器I1を介して接地される。
差動増幅器２自体は略機能結線5,6により前記ゲイン
回路３に結合され、結線5,6はそれぞれ、前記コレクタC
1をトランジスタT3のエミッタE3、また前記コレクタC2
をトランジスタT4のエミッタE4に接続する。前記トラン
ジスタT3、T4のそれぞれのベースB3,B4は相互に結合さ
れている。
回路３に結合され、結線5,6はそれぞれ、前記コレクタC
1をトランジスタT3のエミッタE3、また前記コレクタC2
をトランジスタT4のエミッタE4に接続する。前記トラン
ジスタT3、T4のそれぞれのベースB3,B4は相互に結合さ
れている。
前記トランジスタT3 T4は、高しゃ断周波数、絶縁コ
レクタ、垂直pnpである。トランジスタT4のエミッタE4
はその構造が図示されていないｐドープ領域に結合さ
れ、そのベースB4はn+領域に結合され、およびそのコレ
クタC4はP+領域に結合される。さらにT4は第２図に示す
ように、トランジスタのｎエピタキシャル層に結合され
る端子Ｎを備えている。
レクタ、垂直pnpである。トランジスタT4のエミッタE4
はその構造が図示されていないｐドープ領域に結合さ
れ、そのベースB4はn+領域に結合され、およびそのコレ
クタC4はP+領域に結合される。さらにT4は第２図に示す
ように、トランジスタのｎエピタキシャル層に結合され
る端子Ｎを備えている。
トランジスタT4のベースB4は、電圧源Vpを介して給電
電源の極Vcに、また電流源I2を介して接地に結合され、
前記源はバイヤス発生器を形成する。
電源の極Vcに、また電流源I2を介して接地に結合され、
前記源はバイヤス発生器を形成する。
トランジスタT3、T4のコレクタC3,C4はそれぞれを対
をなすnpn形のトランジスタT5,T6のコレクタC5,C6に接
続され、したがってこのように接続されたトランジスタ
T5,T6はいわゆる鏡像電流を形成する。
をなすnpn形のトランジスタT5,T6のコレクタC5,C6に接
続され、したがってこのように接続されたトランジスタ
T5,T6はいわゆる鏡像電流を形成する。
前記トランジスタT5,T6のベースB5,B6は相互に結合さ
れて、トランジスタT5のベースB5とコレクタC5ともまた
短絡している。さらにこれら両トランジスタのエミッタ
E5,E6はそれぞれ抵抗器R5,R6を介して接地される。
れて、トランジスタT5のベースB5とコレクタC5ともまた
短絡している。さらにこれら両トランジスタのエミッタ
E5,E6はそれぞれ抵抗器R5,R6を介して接地される。
とくに第２図に示す実施例をみると、本発明により、
トランジスタT4は、コレクタのp+領域とｎエピタキシャ
ル層との間に第１の結合寄生キャパシタンスSC1を有
し、接地絶縁p+領域と同一ｎエピタキシャル層との間に
第２の寄生キャパシタンスSC2を有する。
トランジスタT4は、コレクタのp+領域とｎエピタキシャ
ル層との間に第１の結合寄生キャパシタンスSC1を有
し、接地絶縁p+領域と同一ｎエピタキシャル層との間に
第２の寄生キャパシタンスSC2を有する。
コレクタC4とC6との間で電気的に一致する点にノード
Ａがあり、ノードＡは広域増幅器１の前記低インピーダ
ンス出力回路４に対する入力端子を形成する。
Ａがあり、ノードＡは広域増幅器１の前記低インピーダ
ンス出力回路４に対する入力端子を形成する。
前記ノードＡは導線７により、npn形のトランジスタT
7のベースB7に結合され、トランジスタT7のコレクタC7
は供給電源Vcに結合されている導線８に結合され、その
エミッタE7はバイヤス電流発生器I4を中間に挟んで導線
９、したがってアースに結合される。
7のベースB7に結合され、トランジスタT7のコレクタC7
は供給電源Vcに結合されている導線８に結合され、その
エミッタE7はバイヤス電流発生器I4を中間に挟んで導線
９、したがってアースに結合される。
前記ベースB7はpnp形のトランジスタT8のベースB8に
結合され、トランジスタT8のコレクタC8は導線９を介し
て接地され、そのエミッタE8はバイヤス電流発生器I3を
介して、前記導線８に結合される。
結合され、トランジスタT8のコレクタC8は導線９を介し
て接地され、そのエミッタE8はバイヤス電流発生器I3を
介して、前記導線８に結合される。
トランジスタT9、T10はそれぞれnpn形およびpnp形で
あって一対の相補デバイスを形成し、これらのエミッタ
E9,E10は本発明により相互に結合され、したがってこの
相補対デバイスは出力回路４の最終段においてパワーを
与えられる第１の相補トランジスタ対を形成する。
あって一対の相補デバイスを形成し、これらのエミッタ
E9,E10は本発明により相互に結合され、したがってこの
相補対デバイスは出力回路４の最終段においてパワーを
与えられる第１の相補トランジスタ対を形成する。
トランジスタT9のベースB9はエミッタE8と、npn形ト
ランジスタT11のベースB11とに結合され、トランジスタ
T11は従来技術により出力回路４の最終段を形成するト
ランジスアT11,T12からなる第２の相補トランジスタ対
の第１の部材である。
ランジスタT11のベースB11とに結合され、トランジスタ
T11は従来技術により出力回路４の最終段を形成するト
ランジスアT11,T12からなる第２の相補トランジスタ対
の第１の部材である。
トランジスタT10のベースB10はエミッタE7と、pnp形
トランジスタT12のベースB12とに結合される。
トランジスタT12のベースB12とに結合される。
トランジスタT9のコレクタC9は前記導線８に結合さ
れ、一方トランジスタT10のコレクタC10は導線９を介し
て接地される。
れ、一方トランジスタT10のコレクタC10は導線９を介し
て接地される。
エミッタE9,E10は本発明により相互に結合され、これ
らは導線10を介してゲイン回路３に組込まれるトランジ
スタT4のｎエピタキシャル層に結合される。
らは導線10を介してゲイン回路３に組込まれるトランジ
スタT4のｎエピタキシャル層に結合される。
最後に相補トランジスタ対T11,T12のエミッタE11,E12
は相互に結合されて、出力端子Ｕに接合され、コレクタ
C11,C12はそれぞれ導線8,9に結合される。
は相互に結合されて、出力端子Ｕに接合され、コレクタ
C11,C12はそれぞれ導線8,9に結合される。
本発明のデバイスの動作は下記のとおりである。カス
ケード結合された差動増幅器２とゲイン回路３とは、入
力端子ES1,ES2に出現した電圧信号の振幅が約80dbだけ
で増幅された電圧信号をノードＡに発生する。
ケード結合された差動増幅器２とゲイン回路３とは、入
力端子ES1,ES2に出現した電圧信号の振幅が約80dbだけ
で増幅された電圧信号をノードＡに発生する。
ゲイン回路３は、高しゃ断周波数、絶縁コレクタ、垂
直pnp形のトランジスタT3,T4を含む。したがってこの電
圧増幅はかなり広範囲の周波数にわたり達成されるが、
トランジスタT4の寄生キャパシタンスSC1,SC2のために
高周波においては減衰を発生するという制限がある。
直pnp形のトランジスタT3,T4を含む。したがってこの電
圧増幅はかなり広範囲の周波数にわたり達成されるが、
トランジスタT4の寄生キャパシタンスSC1,SC2のために
高周波においては減衰を発生するという制限がある。
出力回路は、出力端子Ｕにおいて、ノードＡに発生さ
れた電圧を十分に低いインピーダンスで利用可能にす
る。
れた電圧を十分に低いインピーダンスで利用可能にす
る。
前記出力回路４においてパワーが与えられる相補トラ
ンジスタ対T9,T10を有する本発明のデバイスは、ノード
Ａに現われた電圧と同一電圧をエミッタE9,E10上に出現
させ、この電圧は導線10を介してゲイン回路３のトラン
ジスタT4のｎエピタキシャル層に供給される。
ンジスタ対T9,T10を有する本発明のデバイスは、ノード
Ａに現われた電圧と同一電圧をエミッタE9,E10上に出現
させ、この電圧は導線10を介してゲイン回路３のトラン
ジスタT4のｎエピタキシャル層に供給される。
このように結合キャパシタンスSC1の両端間に一つの
同一電圧が印加され、SC1からの影響がこれを相殺す
る。
同一電圧が印加され、SC1からの影響がこれを相殺す
る。
ここに開示される本発明による回路を使用するとき、
キャパシタンスSC2を充電するのに必要な電流は、ノー
ドＡ上に置かれたキャパシタンスCXを充電するのに必要
な電流に等しく、その値はSC2の値をpxnで除した値に等
しく、ここでｎはnpnトランジスタT9の電流ゲイン、ｐ
はpnpトランジスタT10の電流ゲインである。
キャパシタンスSC2を充電するのに必要な電流は、ノー
ドＡ上に置かれたキャパシタンスCXを充電するのに必要
な電流に等しく、その値はSC2の値をpxnで除した値に等
しく、ここでｎはnpnトランジスタT9の電流ゲイン、ｐ
はpnpトランジスタT10の電流ゲインである。
この方法によりSC2からノードＡへの影響は、本発明
による回路を使用しない場合に比べてpxnで除した値に
減少される。
による回路を使用しない場合に比べてpxnで除した値に
減少される。
本発明によるデバイスにより、広帯域増幅器の全体性
能はかなり改善される。とくに絶縁コレクタ垂直pnpト
ランジスタが比較的高周波にも応答可能であるという高
性能は、これらの寄生キャパシタンスを減少することに
より最善に利用可能なのである。
能はかなり改善される。とくに絶縁コレクタ垂直pnpト
ランジスタが比較的高周波にも応答可能であるという高
性能は、これらの寄生キャパシタンスを減少することに
より最善に利用可能なのである。
さらにこのデバイスを利用することにより、高周波信
号のときでも、ノードＡにおける電圧変化割合で100％
まで改善される。
号のときでも、ノードＡにおける電圧変化割合で100％
まで改善される。
T9,T10はSC2で表わされる負荷を駆動するだけでよい
ので占有面積も最小であり、したがって所用空間同様回
路の複雑さの増加は実際に無視できる。T10のコレクタ
は接地されているので、T10はコレクタが基板から絶縁
されてないpnp形トランジスタとすることも可能であ
る。
ので占有面積も最小であり、したがって所用空間同様回
路の複雑さの増加は実際に無視できる。T10のコレクタ
は接地されているので、T10はコレクタが基板から絶縁
されてないpnp形トランジスタとすることも可能であ
る。
第１図は垂直pnp形トランジスタからなる広帯域増幅器
の略図、および 第２図は、本発明のデバイスの増幅器結合を示す詳細図
である。 １……広域増幅器 ２……差動増幅器 ３……ゲイン回路 ４……出力回路 5,6,7,8,9,10……導線
の略図、および 第２図は、本発明のデバイスの増幅器結合を示す詳細図
である。 １……広域増幅器 ２……差動増幅器 ３……ゲイン回路 ４……出力回路 5,6,7,8,9,10……導線
Claims (1)
- 【請求項１】ｎエピタキシャル層に対し端子（Ｎ）を設
けた絶縁コレクタ縦形pnpトランジスタを有するゲイン
回路（３）と、エミッタ同士が結合されたnpn形およびn
pn形トランジスタにより形成される相補対からなる最終
段を有する出力回路（４）とを含むタイプの広帯域増幅
器において、 前記出力回路（４）内でパワーが与えられ、エミッタ
（E9,E10）同士が結合された２つのトランジスタ（T9,T
10）からなる相補対を更に有し、 該相補対のエミッタ（E9、E10）が、導線（10）を介し
て、ゲイン回路（３）に組込まれたpnpトランジスタ（T
4）の前記ｎエピタキシャル層の端子（Ｎ）に結合され
ている ことを特徴とする広帯域増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT19595A/86 | 1986-02-28 | ||
| IT19595/86A IT1190074B (it) | 1986-02-28 | 1986-02-28 | Amplificatore a banda larga comprendente un dispositivo circuitale per migliorare la risposta in frequenza |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62206911A JPS62206911A (ja) | 1987-09-11 |
| JP2545075B2 true JP2545075B2 (ja) | 1996-10-16 |
Family
ID=11159327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62043269A Expired - Fee Related JP2545075B2 (ja) | 1986-02-28 | 1987-02-27 | 広帯域増幅器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4751474A (ja) |
| JP (1) | JP2545075B2 (ja) |
| DE (1) | DE3705154C2 (ja) |
| FR (1) | FR2595172B1 (ja) |
| GB (1) | GB2187350B (ja) |
| IT (1) | IT1190074B (ja) |
| NL (1) | NL8700010A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888562A (en) * | 1987-09-09 | 1989-12-19 | National Semiconductor Corporation | Low noise, high speed current or voltage amplifier |
| US5420542A (en) * | 1994-05-16 | 1995-05-30 | Elantec, Inc. | Varactor compensation in amplifier circuits |
| US5736900A (en) * | 1996-06-19 | 1998-04-07 | Maxim Integrated Products | Method and apparatus for amplifying an electrical signal |
| EP0838104A4 (en) * | 1995-06-30 | 2001-11-21 | Maxim Integrated Products | METHOD AND DEVICE FOR AMPLIFYING AN ELECTRICAL SIGNAL |
| US5754066A (en) * | 1996-06-19 | 1998-05-19 | Maxim Integrated Products | Output stage for buffering an electrical signal and method for performing the same |
| US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729685A (en) * | 1971-01-28 | 1973-04-24 | Motorola Inc | Self-compensated low voltage operational amplifier |
| US4211941A (en) * | 1978-08-03 | 1980-07-08 | Rca Corporation | Integrated circuitry including low-leakage capacitance |
| JPS60136249A (ja) * | 1983-12-23 | 1985-07-19 | Toshiba Corp | 半導体装置 |
| IT1186377B (it) * | 1985-11-20 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo per minimizzare le capacita' parassite di giunzione di un transistor pnp verticale a collettore isolato |
-
1986
- 1986-02-28 IT IT19595/86A patent/IT1190074B/it active
- 1986-12-10 GB GB8629484A patent/GB2187350B/en not_active Expired
- 1986-12-22 US US06/944,584 patent/US4751474A/en not_active Expired - Lifetime
-
1987
- 1987-01-06 NL NL8700010A patent/NL8700010A/nl not_active Application Discontinuation
- 1987-02-18 DE DE3705154A patent/DE3705154C2/de not_active Expired - Fee Related
- 1987-02-26 FR FR8702579A patent/FR2595172B1/fr not_active Expired - Fee Related
- 1987-02-27 JP JP62043269A patent/JP2545075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2187350A (en) | 1987-09-03 |
| DE3705154C2 (de) | 1995-08-03 |
| DE3705154A1 (de) | 1987-09-03 |
| GB2187350B (en) | 1989-11-15 |
| FR2595172B1 (fr) | 1993-09-10 |
| FR2595172A1 (fr) | 1987-09-04 |
| US4751474A (en) | 1988-06-14 |
| GB8629484D0 (en) | 1987-01-21 |
| IT8619595A1 (it) | 1987-08-28 |
| JPS62206911A (ja) | 1987-09-11 |
| IT1190074B (it) | 1988-02-10 |
| IT8619595A0 (it) | 1986-02-28 |
| NL8700010A (nl) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227734A (en) | Broadband bipolar transistor distributed amplifier | |
| JPH08274546A (ja) | ハイダイナミックレンジの光学式トランスインピーダンス増幅器 | |
| JP2545075B2 (ja) | 広帯域増幅器 | |
| KR930003521B1 (ko) | 증폭기회로 | |
| JP4019439B2 (ja) | Ｃｃｄ型電荷転送読出し用レジスタの電荷／電圧変換装置 | |
| EP0853379B1 (en) | Low noise amplifier | |
| EP0652635B1 (en) | A differential gain stage for use in standard bipolar ECL processes | |
| JPH05315862A (ja) | 増幅回路 | |
| US4227157A (en) | Frequency compensated high frequency amplifiers | |
| US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
| US4935796A (en) | Device for minimizing parasitic junction capacitances in an insulated collector vertical P-N-P transistor | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| US4051443A (en) | Differential amplifier | |
| JPS5830787B2 (ja) | 信号処理回路 | |
| JPS6228087Y2 (ja) | ||
| JPH0121643B2 (ja) | ||
| JP3038723B2 (ja) | 半導体回路装置 | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JPH0691384B2 (ja) | 半導体集積回路装置 | |
| US4716379A (en) | Differential amplifier including balanced two terminal series RC network | |
| EP0091916A4 (en) | OPERATIONAL AMPLIFIER. | |
| JP3043398B2 (ja) | 高周波光電フロントエンド | |
| JP2982188B2 (ja) | 差動増幅回路 | |
| JPH0570325B2 (ja) | ||
| JPH03211873A (ja) | 広帯域増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |