JP2543865Y2 - シールド装置 - Google Patents
シールド装置Info
- Publication number
- JP2543865Y2 JP2543865Y2 JP5154391U JP5154391U JP2543865Y2 JP 2543865 Y2 JP2543865 Y2 JP 2543865Y2 JP 5154391 U JP5154391 U JP 5154391U JP 5154391 U JP5154391 U JP 5154391U JP 2543865 Y2 JP2543865 Y2 JP 2543865Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- power supply
- substrate
- ground
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、バイパスコンデンサに
係り、ＩＣまたはＬＳＩのグランドピンと電源ピン間に
バイパスコンデンサを挿入する装置に関する。
係り、ＩＣまたはＬＳＩのグランドピンと電源ピン間に
バイパスコンデンサを挿入する装置に関する。
【０００２】
【従来の技術】従来、電子機器が広く使用されている
が、それに伴って電子機器にＩＣおよびＬＳＩ等の半導
体装置が多量に使用されている。電子機器は電磁波を放
出したり、機器内の直流電源ラインにノイズが重畳した
りする。このようなノイズは電子機器に使用している回
路素子を誤動作させたり、他の機器に電磁障害を与えた
りする等の問題があった。そのために電子機器に使用し
ているＩＣおよびＬＳＩ等の半導体装置の電源ラインと
グランドライン間にはバイパスコンデンサを挿入してノ
イズ等を減衰させている。ＩＣにバイパスコンデンサを
実装する場合、ＩＣの電源パターンとグランドパターン
間で最短距離になるようにするのが理想である。しかし
配線が複雑になる等の理由でバイパスコンデンサを装着
する電源パターンおよびグランドパターンとＩＣの電源
ピンおよびグランドピン間の距離が比較的長くなる場合
が生じる。このような場合バイパスコンデンサの効果が
充分でなくなる等の問題が生じる。
が、それに伴って電子機器にＩＣおよびＬＳＩ等の半導
体装置が多量に使用されている。電子機器は電磁波を放
出したり、機器内の直流電源ラインにノイズが重畳した
りする。このようなノイズは電子機器に使用している回
路素子を誤動作させたり、他の機器に電磁障害を与えた
りする等の問題があった。そのために電子機器に使用し
ているＩＣおよびＬＳＩ等の半導体装置の電源ラインと
グランドライン間にはバイパスコンデンサを挿入してノ
イズ等を減衰させている。ＩＣにバイパスコンデンサを
実装する場合、ＩＣの電源パターンとグランドパターン
間で最短距離になるようにするのが理想である。しかし
配線が複雑になる等の理由でバイパスコンデンサを装着
する電源パターンおよびグランドパターンとＩＣの電源
ピンおよびグランドピン間の距離が比較的長くなる場合
が生じる。このような場合バイパスコンデンサの効果が
充分でなくなる等の問題が生じる。
【０００３】
【考案が解決しようとする課題】本考案は、上記従来の
問題点に鑑みなされたもので、バイパスコンデンサをシ
ールド基板に装着してプリント配線基板に装着したＩＣ
の上部を覆うように固定し、同シールド基板の４本の支
柱を介して配線基板のＩＣのグランドパターンと電源パ
ターンに半田付けしてＩＣの電源ラインに重畳するノイ
ズを軽減する。
問題点に鑑みなされたもので、バイパスコンデンサをシ
ールド基板に装着してプリント配線基板に装着したＩＣ
の上部を覆うように固定し、同シールド基板の４本の支
柱を介して配線基板のＩＣのグランドパターンと電源パ
ターンに半田付けしてＩＣの電源ラインに重畳するノイ
ズを軽減する。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に本考案では、ＩＣまたはＬＳＩを覆う形の基板上に第
１パターンと第２パターンを形成し、第１パターンは基
板の一部に形成し、第２パターンは基板の残りの部分に
形成し、前記第１パターンと第２パターン間にコンデン
サを接続し、前記基板の４隅に導電性の支柱を設け該支
柱を第１パターンもしくは第２パターンに接続するよう
にし、このように構成した基板をプリント基板に装着し
たＩＣまたはＬＳＩの上部を覆う形でプリント基板に装
着し、該ＩＣまたはＬＳＩのグランドパターンおよび電
源パターンに前記基板の支柱を半田付けしたシールド装
置を提供するものである。
に本考案では、ＩＣまたはＬＳＩを覆う形の基板上に第
１パターンと第２パターンを形成し、第１パターンは基
板の一部に形成し、第２パターンは基板の残りの部分に
形成し、前記第１パターンと第２パターン間にコンデン
サを接続し、前記基板の４隅に導電性の支柱を設け該支
柱を第１パターンもしくは第２パターンに接続するよう
にし、このように構成した基板をプリント基板に装着し
たＩＣまたはＬＳＩの上部を覆う形でプリント基板に装
着し、該ＩＣまたはＬＳＩのグランドパターンおよび電
源パターンに前記基板の支柱を半田付けしたシールド装
置を提供するものである。
【０００５】
【作用】上記構成によれば、長方形のシールド基板上に
電源パターンとグランドパターンを形成する。グランド
パターンはシールド基板のほぼ全域にわたりシールド効
果を高めるように形成し電源パターンとグランドパター
ン間にコンデンサを接続する。シールド基板の４隅に導
電性の支柱を設け同支柱を電源パターンもしくはグラン
ドパターンと接続するようにする。このように構成した
シールド基板をプリント配線基板に装着したＩＣまたは
ＬＳＩの上部を覆う形でプリント配線基板に装着する。
ＩＣまたはＬＳＩのグランドピンおよび電源ピンにパタ
ーンを介しシールド基板の支柱を半田付けする。
電源パターンとグランドパターンを形成する。グランド
パターンはシールド基板のほぼ全域にわたりシールド効
果を高めるように形成し電源パターンとグランドパター
ン間にコンデンサを接続する。シールド基板の４隅に導
電性の支柱を設け同支柱を電源パターンもしくはグラン
ドパターンと接続するようにする。このように構成した
シールド基板をプリント配線基板に装着したＩＣまたは
ＬＳＩの上部を覆う形でプリント配線基板に装着する。
ＩＣまたはＬＳＩのグランドピンおよび電源ピンにパタ
ーンを介しシールド基板の支柱を半田付けする。
【０００６】
【実施例】本考案の実施例を添付図面を参照して詳細に
説明する。図１の（ａ）は本考案のシールド装置の一実
施例を示す要部平面図、（ｂ）は断面図、（ｃ）は底面
図である。図において、１はプリント配線基板で、プリ
ント配線基板１の上面にＩＣ７が装着されその上部にシ
ールド基板２が装着されている。シールド基板２にはグ
ランドパターン３が形成されグランドパターン３の一端
はコンデンサ５の一端に接続され、他端はシールド基板
２のグランド端子８に接続されている。グランドパター
ン３はシールド基板２の大半の面積にわたって形成され
る。６は電源パターンで、シールド基板２の上面に形成
され、電源パターン６の一端はコンデンサ５の他端に接
続されると共に、他端は電源端子４に接続されている。
図１の（ｂ）は側面図で、図１の（ｃ）は底面図で、プ
リント配線基板１にＩＣ７が装着され、ＩＣ７の各ピン
がそれぞれのパターン１０と接続している。１１はＩＣ
７のグランドピンでパターン１０を介しグランド端子８
に接続される。１２はＩＣ７の電源ピンでパターン１０
を介し電源端子４に接続される。９はシールド基板２の
ニュートラル端子でグランドパターン３や電源パターン
６と接続されず電気的には中立であり、プリント基板１
のランドと半田付けされシールド基板２をプリント配線
基板１に固定している。
説明する。図１の（ａ）は本考案のシールド装置の一実
施例を示す要部平面図、（ｂ）は断面図、（ｃ）は底面
図である。図において、１はプリント配線基板で、プリ
ント配線基板１の上面にＩＣ７が装着されその上部にシ
ールド基板２が装着されている。シールド基板２にはグ
ランドパターン３が形成されグランドパターン３の一端
はコンデンサ５の一端に接続され、他端はシールド基板
２のグランド端子８に接続されている。グランドパター
ン３はシールド基板２の大半の面積にわたって形成され
る。６は電源パターンで、シールド基板２の上面に形成
され、電源パターン６の一端はコンデンサ５の他端に接
続されると共に、他端は電源端子４に接続されている。
図１の（ｂ）は側面図で、図１の（ｃ）は底面図で、プ
リント配線基板１にＩＣ７が装着され、ＩＣ７の各ピン
がそれぞれのパターン１０と接続している。１１はＩＣ
７のグランドピンでパターン１０を介しグランド端子８
に接続される。１２はＩＣ７の電源ピンでパターン１０
を介し電源端子４に接続される。９はシールド基板２の
ニュートラル端子でグランドパターン３や電源パターン
６と接続されず電気的には中立であり、プリント基板１
のランドと半田付けされシールド基板２をプリント配線
基板１に固定している。
【０００７】
【考案の効果】以上のように本考案においては、バイパ
スコンデンサをＩＣのグランドピンと電源ピンに最短位
置で接続することができるのでノイズ除去の効果は大き
く、またグランドパターンはＩＣのほぼ全面を覆うこと
ができるのでＩＣの電磁シールド効果がある等の利点を
有する。
スコンデンサをＩＣのグランドピンと電源ピンに最短位
置で接続することができるのでノイズ除去の効果は大き
く、またグランドパターンはＩＣのほぼ全面を覆うこと
ができるのでＩＣの電磁シールド効果がある等の利点を
有する。
【図１】図１の（ａ）は本考案のシールド装置の一実施
例を示す要部平面図、（ｂ）は断面図、（ｃ）は底面図
である。
例を示す要部平面図、（ｂ）は断面図、（ｃ）は底面図
である。
１ プリント配線基板 ２ シールド基板 ３ グランドパターン ４ 電源端子 ５ コンデンサ ６ 電源パターン ７ ＩＣ ８ グランド端子 ９ ニュートラル端子 10 パターン 11 グランドピン 12 電源ピン
Claims (1)
- 【請求項１】 ＩＣまたはＬＳＩを覆う形の基板上に第
１パターンと第２パターンを形成し、第１パターンは基
板の一部に形成し、第２パターンは基板の残りの部分に
形成し、前記第１パターンと第２パターン間にコンデン
サを接続し、前記基板の４隅に導電性の支柱を設け該支
柱を第１パターンもしくは第２パターンに接続するよう
にし、このように構成した基板をプリント基板に装着し
たＩＣまたはＬＳＩの上部を覆う形でプリント基板に装
着し、該ＩＣまたはＬＳＩのグランドパターンおよび電
源パターンに前記基板の支柱を半田付けしたシールド装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154391U JP2543865Y2 (ja) | 1991-06-07 | 1991-06-07 | シールド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154391U JP2543865Y2 (ja) | 1991-06-07 | 1991-06-07 | シールド装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134897U JPH04134897U (ja) | 1992-12-15 |
| JP2543865Y2 true JP2543865Y2 (ja) | 1997-08-13 |
Family
ID=31928414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154391U Expired - Lifetime JP2543865Y2 (ja) | 1991-06-07 | 1991-06-07 | シールド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543865Y2 (ja) |
-
1991
- 1991-06-07 JP JP5154391U patent/JP2543865Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134897U (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100600202B1 (ko) | 저인덕턴스집적회로패키지 | |
| JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
| JP3228841B2 (ja) | シールド装置 | |
| JP2543865Y2 (ja) | シールド装置 | |
| JP3082579B2 (ja) | シールドケース | |
| JPH0642365Y2 (ja) | 電子部品の実装構造 | |
| JP2819775B2 (ja) | 混成集積回路装置 | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JPH0230843Y2 (ja) | ||
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPH058695Y2 (ja) | ||
| JPH0637249A (ja) | キャパシタの取付構造 | |
| JPS59163842A (ja) | 集積回路ソケツト積重ね実装構造 | |
| JPH04105390A (ja) | 基板機構 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH04132730U (ja) | ノイズフイルタ | |
| JPS5897896U (ja) | シ−ルド兼用チツプ回路 | |
| JPH0562095U (ja) | プリント基板用シールドケース | |
| JPS6371596U (ja) | ||
| JPH033799U (ja) | ||
| JPH11121933A (ja) | 多層プリント配線板および電子部品を実装したプリント配線板 | |
| JPH0727194U (ja) | プリント回路基板の遮蔽構造 | |
| JPH0677681A (ja) | 電子回路装置 | |
| JPH09214169A (ja) | プリント回路基板 |