JPH09214169A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH09214169A JPH09214169A JP2129796A JP2129796A JPH09214169A JP H09214169 A JPH09214169 A JP H09214169A JP 2129796 A JP2129796 A JP 2129796A JP 2129796 A JP2129796 A JP 2129796A JP H09214169 A JPH09214169 A JP H09214169A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- circuit board
- printed circuit
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】電磁ノイズ対策を容易にかつ確実に実施するこ
とができとともに、製造コストの増加を抑えることが可
能なプリント回路基板を提供することにある。 【解決手段】複数の電子部品１８ａ、１８ｂが主プリン
ト配線板１０上に実装され、これらの電子部品に重ねて
主プリント配線板上に副プリント配線板１２が貼り付け
られている。副プリント配線板は導体層を有し、この導
体層は、各電子部品のグランド端子に導通し、電磁ノイ
ズを遮蔽している。
とができとともに、製造コストの増加を抑えることが可
能なプリント回路基板を提供することにある。 【解決手段】複数の電子部品１８ａ、１８ｂが主プリン
ト配線板１０上に実装され、これらの電子部品に重ねて
主プリント配線板上に副プリント配線板１２が貼り付け
られている。副プリント配線板は導体層を有し、この導
体層は、各電子部品のグランド端子に導通し、電磁ノイ
ズを遮蔽している。
Description
【０００１】
【発明の属する技術分野】この発明はプリント回路基
板、特に、電磁ノイズ対策の施されたプリント回路基板
に関する。
板、特に、電磁ノイズ対策の施されたプリント回路基板
に関する。
【０００２】
【従来の技術】パーソナルコンピュータ、複写機の電子
機器においては、プリント回路基板が多数使用されてい
る。通常、プリント回路基板は、プリント配線板上に多
数の電子部品を実装して構成されている。
機器においては、プリント回路基板が多数使用されてい
る。通常、プリント回路基板は、プリント配線板上に多
数の電子部品を実装して構成されている。
【０００３】近年、電子機器から発生する電磁ノイズに
よる外部機器への悪影響、あるいは、外部から侵入する
電磁ノイズによる電子機器の誤動作の発生等が問題とな
っている。そのため、電子機器に内蔵されるプリント回
路基板についても、電磁ノイズに対する種々の対策が検
討されている。
よる外部機器への悪影響、あるいは、外部から侵入する
電磁ノイズによる電子機器の誤動作の発生等が問題とな
っている。そのため、電子機器に内蔵されるプリント回
路基板についても、電磁ノイズに対する種々の対策が検
討されている。
【０００４】例えば、プリント回路基板では、回路設計
の段階において、部品毎の電磁ノイズ対策、部品の配置
および配線パターンの工夫をした上で、製品の製造を行
う。しかしながら、この場合でも、プリント回路基板は
種々の電子部品の集合体であることから、電磁ノイズが
発生してしまう場合がある。
の段階において、部品毎の電磁ノイズ対策、部品の配置
および配線パターンの工夫をした上で、製品の製造を行
う。しかしながら、この場合でも、プリント回路基板は
種々の電子部品の集合体であることから、電磁ノイズが
発生してしまう場合がある。
【０００５】そこで、実際に製造されたプリント回路基
板の近傍磁界をスペクトラムアナライザ等によって測定
し、所定レベル以上の電磁ノイズが発生している場合に
は、電磁ノイズの発生源を予測する。そして、発生源に
応じて、フィルタ等の電磁対策部品を回路に追加した
り、あるいは、回路内の抵抗やコンデンサ等の定数を変
更することによって電磁ノイズを所定のレベル以下に低
減する方法が取られている。また、他の対策としては、
プリント配線板の層構成を増加して、回路パターンをシ
ールドする方法が取られている。
板の近傍磁界をスペクトラムアナライザ等によって測定
し、所定レベル以上の電磁ノイズが発生している場合に
は、電磁ノイズの発生源を予測する。そして、発生源に
応じて、フィルタ等の電磁対策部品を回路に追加した
り、あるいは、回路内の抵抗やコンデンサ等の定数を変
更することによって電磁ノイズを所定のレベル以下に低
減する方法が取られている。また、他の対策としては、
プリント配線板の層構成を増加して、回路パターンをシ
ールドする方法が取られている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ように対策部品を追加した場合や、電子部品の定数変更
を行った場合には、プリント回路基板の特性等が変わっ
てしまい、設計当初の特性を得ることがことが困難とな
る。
ように対策部品を追加した場合や、電子部品の定数変更
を行った場合には、プリント回路基板の特性等が変わっ
てしまい、設計当初の特性を得ることがことが困難とな
る。
【０００７】また、プリント配線板の層構成を増加する
場合には、プリント配線板の作り直しや電子部品の実装
のやり直し等の設計変更が必要となり、開発工期の遅延
や製造コストの増加を招く原因となる。
場合には、プリント配線板の作り直しや電子部品の実装
のやり直し等の設計変更が必要となり、開発工期の遅延
や製造コストの増加を招く原因となる。
【０００８】この発明は以上の点に鑑みなされたもの
で、その目的は、電磁ノイズ対策を容易にかつ確実に実
施することができとともに、製造コストの増加を抑える
ことが可能なプリント回路基板を提供することにある。
で、その目的は、電磁ノイズ対策を容易にかつ確実に実
施することができとともに、製造コストの増加を抑える
ことが可能なプリント回路基板を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係るこの発明に係るプリント回路基板
は、多数の実装パッドを含む導体パターンの形成された
主プリント配線板と、それぞれ上記実装パッドに接続さ
れた複数の接続端子を有し、上記主プリント配線板上に
実装された複数の電子部品と、上記主プリント配線板上
に重ねて取り付けれらているとともに、所定の電子部品
のグランド端子および電源電圧端子のいずれかに導通し
た導体層を有し、電磁ノイズを遮蔽する副プリント配線
板と、を備えたことを特徴としている。
め、請求項１に係るこの発明に係るプリント回路基板
は、多数の実装パッドを含む導体パターンの形成された
主プリント配線板と、それぞれ上記実装パッドに接続さ
れた複数の接続端子を有し、上記主プリント配線板上に
実装された複数の電子部品と、上記主プリント配線板上
に重ねて取り付けれらているとともに、所定の電子部品
のグランド端子および電源電圧端子のいずれかに導通し
た導体層を有し、電磁ノイズを遮蔽する副プリント配線
板と、を備えたことを特徴としている。
【００１０】請求項２に係るこの発明のプリント回路基
板によれば、副プリント配線板は主プリント配線板上に
実装された上記所定の電子部品を覆った被覆部を有し、
上記被覆部は、上記所定の電子部品が接続されている上
記実装パッドと対向して上記副プリント配線板に形成さ
れたスリットに沿って、副プリント配線板から曲げ起さ
れていることを特徴としている。
板によれば、副プリント配線板は主プリント配線板上に
実装された上記所定の電子部品を覆った被覆部を有し、
上記被覆部は、上記所定の電子部品が接続されている上
記実装パッドと対向して上記副プリント配線板に形成さ
れたスリットに沿って、副プリント配線板から曲げ起さ
れていることを特徴としている。
【００１１】また、請求項５に係るこの発明のプリント
回路基板は、導体パターンを有する主プリント配線板
と、上記主プリント配線板上に設けられ、カード状電子
部品を収納可能なカード収納部と、上記カード収納部に
隣接対向して上記主プリント配線板上に固定されている
とともに、上記カード状電子部品に接続可能なコネクタ
と、上記コネクタに隣接して上記主プリント配線板上に
取り付けられて上記カード収容部の底面を形成している
とともに、上記主プリント配線板のグランドに接続され
た導体層を有し、上記コネクタおよびカード状電子部品
に対する電磁ノイズを遮蔽する副プリント配線板と、を
備えてたことを特徴としている。
回路基板は、導体パターンを有する主プリント配線板
と、上記主プリント配線板上に設けられ、カード状電子
部品を収納可能なカード収納部と、上記カード収納部に
隣接対向して上記主プリント配線板上に固定されている
とともに、上記カード状電子部品に接続可能なコネクタ
と、上記コネクタに隣接して上記主プリント配線板上に
取り付けられて上記カード収容部の底面を形成している
とともに、上記主プリント配線板のグランドに接続され
た導体層を有し、上記コネクタおよびカード状電子部品
に対する電磁ノイズを遮蔽する副プリント配線板と、を
備えてたことを特徴としている。
【００１２】以上のように構成されたプリント回路基板
によれば、多数の電子部品の実装された主プリント配線
板に重ねて副プリント配線板が取り付けられ、この副プ
リント配線板の導体層は、各電子部品のグランドあるい
は電源電圧に導通している。そのため、副プリント配線
板の導体層は電磁シールドとして機能し、外部からプリ
ント回路基板への電磁ノイズの侵入、およびプリント回
路基板から外部への電磁ノイズの漏洩を防止する。
によれば、多数の電子部品の実装された主プリント配線
板に重ねて副プリント配線板が取り付けられ、この副プ
リント配線板の導体層は、各電子部品のグランドあるい
は電源電圧に導通している。そのため、副プリント配線
板の導体層は電磁シールドとして機能し、外部からプリ
ント回路基板への電磁ノイズの侵入、およびプリント回
路基板から外部への電磁ノイズの漏洩を防止する。
【００１３】また、導体層を主プリント配線板側のグラ
ンドあるいは電源電圧に導通させることにより、プリン
ト回路基板のグランドあるいは電源電圧を強化し、安定
性の向上を図ることができる。
ンドあるいは電源電圧に導通させることにより、プリン
ト回路基板のグランドあるいは電源電圧を強化し、安定
性の向上を図ることができる。
【００１４】更に、副プリント配線板にスリットを設
け、主プリント配線板上の電子部品に対向する部分、つ
まり、被覆部は、電子部品に合わせて曲げ起されて電子
部品を覆っていることから、副プリント配線板は主プリ
ント配線板表面および電子部品表面に密着した状態で取
り付けられる。
け、主プリント配線板上の電子部品に対向する部分、つ
まり、被覆部は、電子部品に合わせて曲げ起されて電子
部品を覆っていることから、副プリント配線板は主プリ
ント配線板表面および電子部品表面に密着した状態で取
り付けられる。
【００１５】
【発明の実施の形態】以下図面を参照しながら、この発
明の実施の形態について詳細に説明する。図１に示すよ
うに、プリント回路基板は、多数の電子部品が実装され
た矩形状の主プリント配線板１０と、複数の電子部品に
被せて主プリント配線板１０上に配設された電磁ノイズ
遮蔽用の副プリント配線板１２と、を備えて構成されて
いる。
明の実施の形態について詳細に説明する。図１に示すよ
うに、プリント回路基板は、多数の電子部品が実装され
た矩形状の主プリント配線板１０と、複数の電子部品に
被せて主プリント配線板１０上に配設された電磁ノイズ
遮蔽用の副プリント配線板１２と、を備えて構成されて
いる。
【００１６】図２および図３に示すように、主プリント
配線板１０は、いわゆるリジッドな絶縁基板上に銅箔か
らなる導体パターン１４を形成して構成されている。導
体パターン１４は、実装される各電子部品に対応して、
電子部品の接続端子を半田付けするための多数の実装パ
ッド１６を有している。
配線板１０は、いわゆるリジッドな絶縁基板上に銅箔か
らなる導体パターン１４を形成して構成されている。導
体パターン１４は、実装される各電子部品に対応して、
電子部品の接続端子を半田付けするための多数の実装パ
ッド１６を有している。
【００１７】そして、各電子部品は、その接続端子が所
定の実装パッド１６に半田付けされた状態で主プリント
配線板１０上に実装されている。電子部品としては、例
えば、矩形状のパッケージの４辺からそれぞれ多数の接
続端子１９が延出したいわゆるＱＦＰ型の半導体パッケ
ージ１８ａ、パッケージの２辺からそれぞれ多数の接続
端子１９が延出したいわゆるＳＯＪあるいはＳＯＰ型の
半導体パッケージ１８ｂ、コンデンサ等のチップ部品１
８ｃ、コネクタ１８ｄ等が実装されている。
定の実装パッド１６に半田付けされた状態で主プリント
配線板１０上に実装されている。電子部品としては、例
えば、矩形状のパッケージの４辺からそれぞれ多数の接
続端子１９が延出したいわゆるＱＦＰ型の半導体パッケ
ージ１８ａ、パッケージの２辺からそれぞれ多数の接続
端子１９が延出したいわゆるＳＯＪあるいはＳＯＰ型の
半導体パッケージ１８ｂ、コンデンサ等のチップ部品１
８ｃ、コネクタ１８ｄ等が実装されている。
【００１８】主プリント配線板１０の所定位置、例え
ば、角部には、主プリント配線板を他の部材にねじ止め
するための、矩形のランド部２０が形成されている。一
方、図４および図５に示すように、副プリント配線板１
２は、主プリント配線板１０よりも小さな矩形状に形成
され、任意の位置が選択的に切り欠かれている。副プリ
ント配線板１２は、いわゆるフレキシブルプリント配線
板により形成されている。詳細には、副プリント配線板
１２は、ポリイミド等からなるベースフィルム２２ａ、
ベースフィルム上に貼設された銅箔からなる導体層２２
ｂ、ポリイミド等からなりベースフィルム上に形成され
て導体層を覆ったカバーフィルム２２ｃ、およびベース
フィルムの裏面に形成された接着剤層２２ｄを備えてい
る。
ば、角部には、主プリント配線板を他の部材にねじ止め
するための、矩形のランド部２０が形成されている。一
方、図４および図５に示すように、副プリント配線板１
２は、主プリント配線板１０よりも小さな矩形状に形成
され、任意の位置が選択的に切り欠かれている。副プリ
ント配線板１２は、いわゆるフレキシブルプリント配線
板により形成されている。詳細には、副プリント配線板
１２は、ポリイミド等からなるベースフィルム２２ａ、
ベースフィルム上に貼設された銅箔からなる導体層２２
ｂ、ポリイミド等からなりベースフィルム上に形成され
て導体層を覆ったカバーフィルム２２ｃ、およびベース
フィルムの裏面に形成された接着剤層２２ｄを備えてい
る。
【００１９】副プリント配線板１２には複数のほぼＵ字
形状のスリット２４が形成されている。これらのスリッ
ト２４は、副プリント配線板１２を主プリント配線板１
０上に装着した際に半導体パッケージ１８ａあるいは１
８ｃと重なる部位にそれぞれ形成されている。
形状のスリット２４が形成されている。これらのスリッ
ト２４は、副プリント配線板１２を主プリント配線板１
０上に装着した際に半導体パッケージ１８ａあるいは１
８ｃと重なる部位にそれぞれ形成されている。
【００２０】詳細には、図３に２点鎖線で示すように、
各スリット２４は、副プリント配線板１２を主プリント
配線板１０上に被せた際、対応する電子部品の接続端子
１６が接続されている各実装パッド１６のほぼ中心を横
切る位置に形成されている。そして、各スリット２４で
囲われている部分は、スリットに沿って副プリント配線
板１２から引き起こすことが可能であり、後述するよう
に、半導体パッケージを覆う被覆部３０を形成してい
る。
各スリット２４は、副プリント配線板１２を主プリント
配線板１０上に被せた際、対応する電子部品の接続端子
１６が接続されている各実装パッド１６のほぼ中心を横
切る位置に形成されている。そして、各スリット２４で
囲われている部分は、スリットに沿って副プリント配線
板１２から引き起こすことが可能であり、後述するよう
に、半導体パッケージを覆う被覆部３０を形成してい
る。
【００２１】また、図１および図４に示すように、副プ
リント配線板１２には、複数の円形の開口２５、矩形の
開口２６等が形成されている。円形の開口２６は、それ
ぞれチップ部品１８ｃと対向する位置に形成され、更
に、矩形の開口２５は他の所定の電子部品と対向するよ
うに配設されている。
リント配線板１２には、複数の円形の開口２５、矩形の
開口２６等が形成されている。円形の開口２６は、それ
ぞれチップ部品１８ｃと対向する位置に形成され、更
に、矩形の開口２５は他の所定の電子部品と対向するよ
うに配設されている。
【００２２】図６等に示すように、副プリント配線板１
２の導体層２２ｂは、各スリット２４の両側に沿った所
定幅部分、例えば１mm幅部分、各開口２５、２６の周縁
に沿った所定幅部分、および副プリント配線板１２の外
縁に沿った所定幅部分を除いて、副プリント配線板のほ
ぼ全面にベタ状に形成されている。
２の導体層２２ｂは、各スリット２４の両側に沿った所
定幅部分、例えば１mm幅部分、各開口２５、２６の周縁
に沿った所定幅部分、および副プリント配線板１２の外
縁に沿った所定幅部分を除いて、副プリント配線板のほ
ぼ全面にベタ状に形成されている。
【００２３】また、図６および図７（ａ）に示すよう
に、導体層２２ｂは、各スリット２４の周囲において、
複数の接続突部３２を有している。詳細には、各接続突
部３２は、スリット２４の外周側に位置した導体層２２
ｂの端縁からスリット２４も延出している。接続突部３
２は、例えば、スリット２４の各辺に１つづつ設けら
れ、主プリント配線板１０の実装パッド１６の内、グラ
ンド用の実装パッドと対応する位置にそれぞれ形成され
ている。そして、各接続突部２４の幅は、グランド用実
装パッドの幅と同一に形成されている。
に、導体層２２ｂは、各スリット２４の周囲において、
複数の接続突部３２を有している。詳細には、各接続突
部３２は、スリット２４の外周側に位置した導体層２２
ｂの端縁からスリット２４も延出している。接続突部３
２は、例えば、スリット２４の各辺に１つづつ設けら
れ、主プリント配線板１０の実装パッド１６の内、グラ
ンド用の実装パッドと対応する位置にそれぞれ形成され
ている。そして、各接続突部２４の幅は、グランド用実
装パッドの幅と同一に形成されている。
【００２４】図７（ａ）からよく分かるように、副プリ
ント配線板１２を構成するカバーフィルム２２ｃの内、
接続突部３２と対向する部分は円形の開口３４が形成さ
れて除去されている。それにより、各接続突部３２は、
開口３４を通して副プリント配線板１２の表面側に露出
している。
ント配線板１２を構成するカバーフィルム２２ｃの内、
接続突部３２と対向する部分は円形の開口３４が形成さ
れて除去されている。それにより、各接続突部３２は、
開口３４を通して副プリント配線板１２の表面側に露出
している。
【００２５】なお、グランド用の実装パッド１６が２つ
並んで設けられている場合には、図７（ｂ）に示すよう
に、対応する接続突部３２もこれら２本の実装パッドと
重なる幅に形成される。
並んで設けられている場合には、図７（ｂ）に示すよう
に、対応する接続突部３２もこれら２本の実装パッドと
重なる幅に形成される。
【００２６】また、図６に示すように、副プリント配線
板１２の各被覆部３０を容易に引き起こし半導体パッケ
ージに沿って折曲げられるように、各被覆部３０の基板
部、つまり、スリット２４の両端部間において、導体層
２２ｂには多数の小孔が２列に並んでミシン目状に形成
されている。これらの２本の小孔列３６ａ、３６ｂの間
隔は、半導体パッケージの高さに対応して、例えば、５
mmに設定されている。
板１２の各被覆部３０を容易に引き起こし半導体パッケ
ージに沿って折曲げられるように、各被覆部３０の基板
部、つまり、スリット２４の両端部間において、導体層
２２ｂには多数の小孔が２列に並んでミシン目状に形成
されている。これらの２本の小孔列３６ａ、３６ｂの間
隔は、半導体パッケージの高さに対応して、例えば、５
mmに設定されている。
【００２７】上記構成の副プリント配線板１２は、その
底面に形成された接着剤層２２ｄの粘着力により、主プ
リント配線板１０表面上の所定位置に貼り付けられてい
る。この際、副プリント板１２は、各スリット２４が対
応する半導体パッケージ１８ａあるいは１８ｂが実装さ
れている実装パッド１６の中央を横切るように位置決め
された状態で、貼り付けられている。そして、各スリッ
ト２４に隣接して設けられている導電層２２ｂの接続突
部３２は、これら実装パッド１６の内、グランド用実装
パッドに重ねて配置されている。
底面に形成された接着剤層２２ｄの粘着力により、主プ
リント配線板１０表面上の所定位置に貼り付けられてい
る。この際、副プリント板１２は、各スリット２４が対
応する半導体パッケージ１８ａあるいは１８ｂが実装さ
れている実装パッド１６の中央を横切るように位置決め
された状態で、貼り付けられている。そして、各スリッ
ト２４に隣接して設けられている導電層２２ｂの接続突
部３２は、これら実装パッド１６の内、グランド用実装
パッドに重ねて配置されている。
【００２８】また、各スリット２４によって規定されて
いる被覆部３０は、図１および図８に示すように、小孔
列３６ａに沿って上方へ折曲げられ、更に小孔列３６ｂ
に沿って主プリント配線板１０と平行に折曲げられてい
る。そして、被覆部３０は、半導体パッケージ１８ａあ
るいは１８ｂの上面に貼り付けられ、この半導体パッケ
ージを覆っている。
いる被覆部３０は、図１および図８に示すように、小孔
列３６ａに沿って上方へ折曲げられ、更に小孔列３６ｂ
に沿って主プリント配線板１０と平行に折曲げられてい
る。そして、被覆部３０は、半導体パッケージ１８ａあ
るいは１８ｂの上面に貼り付けられ、この半導体パッケ
ージを覆っている。
【００２９】図８および図９に示すように、副プリント
配線板１２の導体層２２ｂに設けられた各接続突部３２
は、グランド用の実装パッド１６ａ、およびこの実装パ
ッド１６ａに半田付けされている半導体パッケージ１８
ａ、あるいは１８ｂの接続端子１９ａに、表面側から半
田付けされグランドに導通している。
配線板１２の導体層２２ｂに設けられた各接続突部３２
は、グランド用の実装パッド１６ａ、およびこの実装パ
ッド１６ａに半田付けされている半導体パッケージ１８
ａ、あるいは１８ｂの接続端子１９ａに、表面側から半
田付けされグランドに導通している。
【００３０】一方、図１０（ａ）、（ｂ）に示すよう
に、副プリント配線板１２に形成された円形の開口２６
は、半導体チップ１８ｃを収容可能な大きさに形成され
ている。そして、副プリント配線板１２は、半導体チッ
プ１８ｃおよびこの半導体チップの接続端子４０が半田
付けされている一対の実装パッド１９が開口２６内に位
置するように、主プリント配線板１０に貼り付けられて
いる。
に、副プリント配線板１２に形成された円形の開口２６
は、半導体チップ１８ｃを収容可能な大きさに形成され
ている。そして、副プリント配線板１２は、半導体チッ
プ１８ｃおよびこの半導体チップの接続端子４０が半田
付けされている一対の実装パッド１９が開口２６内に位
置するように、主プリント配線板１０に貼り付けられて
いる。
【００３１】副プリント配線板１２の導体層２２ｂは、
開口２６内に突出した１つの接続突部３２を有してい
る。また、副プリント配線板１２のカバーフィルム２２
ｃには、開口２６よりも僅かに大きな円形の開口４２が
同軸的に形成されている。従って、カバーフィルム２２
ｃの内、開口２６の周縁に沿った所定幅分が除去され、
接続突部３２は上方に露出している。
開口２６内に突出した１つの接続突部３２を有してい
る。また、副プリント配線板１２のカバーフィルム２２
ｃには、開口２６よりも僅かに大きな円形の開口４２が
同軸的に形成されている。従って、カバーフィルム２２
ｃの内、開口２６の周縁に沿った所定幅分が除去され、
接続突部３２は上方に露出している。
【００３２】そして、接続突部３２は、グランド側の実
装パッド１９に重ねて配置されているとともに、図１０
（ｂ）に２点鎖線で示すように、この実装パッド１９、
および半導体チップ１８ｃのグランド側の接続端子４０
に半田付けされている。
装パッド１９に重ねて配置されているとともに、図１０
（ｂ）に２点鎖線で示すように、この実装パッド１９、
および半導体チップ１８ｃのグランド側の接続端子４０
に半田付けされている。
【００３３】図１１に示すように、主プリント配線板１
０のランド部２０と対向する副プリント配線板１２の角
部には矩形の切欠４４が形成され、ランド部２０と対向
している。また、副プリント配線板１２のカバーフィル
ム２２ｃには、切欠４０に沿ってこの切欠よりも僅かに
大きな切欠４４が形成されいる。その結果、切欠４０の
沿って所定幅分だけファバーフィルム２２ｃが除去され
た状態となり、導体層２２ｂの一部が露出して接続突部
３４を形成している。
０のランド部２０と対向する副プリント配線板１２の角
部には矩形の切欠４４が形成され、ランド部２０と対向
している。また、副プリント配線板１２のカバーフィル
ム２２ｃには、切欠４０に沿ってこの切欠よりも僅かに
大きな切欠４４が形成されいる。その結果、切欠４０の
沿って所定幅分だけファバーフィルム２２ｃが除去され
た状態となり、導体層２２ｂの一部が露出して接続突部
３４を形成している。
【００３４】そして、接続突部３４は、図１１に２点鎖
線で示すように、ランド部２０に半田付けされている。
なお、副プリント配線板１２に形成された他の開口２５
等は、主プリント配線板１０上の所定の電子部品を収容
した状態で配置され、導体層２２ｂは、必要に応じ、上
記と同様な構成の接続突部を介して開口２５内に収容さ
れた電子部品のグランドに接続されている。
線で示すように、ランド部２０に半田付けされている。
なお、副プリント配線板１２に形成された他の開口２５
等は、主プリント配線板１０上の所定の電子部品を収容
した状態で配置され、導体層２２ｂは、必要に応じ、上
記と同様な構成の接続突部を介して開口２５内に収容さ
れた電子部品のグランドに接続されている。
【００３５】以上のように構成されたプリント回路基板
によれば、多数の電子部品の実装された主プリント配線
板１０上のほぼ全面に重ねて副プリント配線板１２が貼
り付けられ、この副プリント配線板の導体層２２ｂは、
接続突部３４を介して各電子部品のグランドに導通して
いる。従って、副プリント配線板１２の導体層２２ｂに
より電磁シールド機能を発揮することができ、外部から
プリント回路基板への電磁ノイズの侵入、およびプリン
ト回路基板から外部への電磁ノイズの漏洩を防止するこ
とができる。
によれば、多数の電子部品の実装された主プリント配線
板１０上のほぼ全面に重ねて副プリント配線板１２が貼
り付けられ、この副プリント配線板の導体層２２ｂは、
接続突部３４を介して各電子部品のグランドに導通して
いる。従って、副プリント配線板１２の導体層２２ｂに
より電磁シールド機能を発揮することができ、外部から
プリント回路基板への電磁ノイズの侵入、およびプリン
ト回路基板から外部への電磁ノイズの漏洩を防止するこ
とができる。
【００３６】すなわち、表面積の大きな導体層２２ｂを
主プリント配線板１０と対向して配置し、かつ、主プリ
ント配線板１０のグランドに導通させることにより、こ
の導体層２２ｂをグランド層として機能させることがで
きる。従って、主プリント配線板の電源層（Ｖcc層）と
対向するグランド層の表面積が増大し、その結果、電源
層とグランド層との間の浮遊容量が増大して電磁ノイズ
の吸収能力を上げることができる。
主プリント配線板１０と対向して配置し、かつ、主プリ
ント配線板１０のグランドに導通させることにより、こ
の導体層２２ｂをグランド層として機能させることがで
きる。従って、主プリント配線板の電源層（Ｖcc層）と
対向するグランド層の表面積が増大し、その結果、電源
層とグランド層との間の浮遊容量が増大して電磁ノイズ
の吸収能力を上げることができる。
【００３７】また、導体層２２ｂを主プリント配線板１
０のグランドに導通させることにより、プリント回路基
板のグランドを強化し、安定性の向上を図ることができ
る。更に、本実施の形態においては、副プリント配線板
１２に複数のスリット２４を設け、主プリント配線板１
０上の電子部品に対向する部分、つまり、被覆部３０
を、電子部品に合わせて曲げ起す構成としたことから、
副プリント配線板１２を主プリント配線板表面および電
子部品表面に密着した状態で貼り付けることができる。
従って、一層確実に電磁ノイズの遮蔽を行うことが可能
となる。
０のグランドに導通させることにより、プリント回路基
板のグランドを強化し、安定性の向上を図ることができ
る。更に、本実施の形態においては、副プリント配線板
１２に複数のスリット２４を設け、主プリント配線板１
０上の電子部品に対向する部分、つまり、被覆部３０
を、電子部品に合わせて曲げ起す構成としたことから、
副プリント配線板１２を主プリント配線板表面および電
子部品表面に密着した状態で貼り付けることができる。
従って、一層確実に電磁ノイズの遮蔽を行うことが可能
となる。
【００３８】以上のことから、多数の電子部品の実装さ
れた主プリント配線板上に、副プリント配線板を貼り付
けて部分的に半田付けするだけの簡単な構成により、容
易にかつ安価にプリント回路基板の電磁ノイズ対策を図
ることが可能となる。
れた主プリント配線板上に、副プリント配線板を貼り付
けて部分的に半田付けするだけの簡単な構成により、容
易にかつ安価にプリント回路基板の電磁ノイズ対策を図
ることが可能となる。
【００３９】なお、上述した実施の形態においては、主
プリント配線板１０のほぼ全面に亘って副プリント配線
板１２を貼り付ける構成としたが、主プリント配線板の
内、電磁ノイズの影響を受け易い領域、あるいは電磁ノ
イズを発生する領域を、部分的に副プリント配線板で覆
うようにしてもよい。
プリント配線板１０のほぼ全面に亘って副プリント配線
板１２を貼り付ける構成としたが、主プリント配線板の
内、電磁ノイズの影響を受け易い領域、あるいは電磁ノ
イズを発生する領域を、部分的に副プリント配線板で覆
うようにしてもよい。
【００４０】図１２に示す実施の形態によれば、２枚の
副プリント配線板１２がそれぞれ主プリント配線板１０
の所定部位を覆うように貼り付けられている。各副プリ
ント配線板１２は、上述した実施の形態と同様に、ベー
スフィルム、導体層、カバーフィルム、接着剤層により
構成され、半導体パッケージと対向する部位には、スリ
ット２４によって被覆部３０が形成されている。そし
て、導体層は、主プリント配線板１０側のグランドに導
通している。なお、上述した実施の形態と同一の部分に
は、同一の参照符号を付してあり、その詳細な説明は省
略する。
副プリント配線板１２がそれぞれ主プリント配線板１０
の所定部位を覆うように貼り付けられている。各副プリ
ント配線板１２は、上述した実施の形態と同様に、ベー
スフィルム、導体層、カバーフィルム、接着剤層により
構成され、半導体パッケージと対向する部位には、スリ
ット２４によって被覆部３０が形成されている。そし
て、導体層は、主プリント配線板１０側のグランドに導
通している。なお、上述した実施の形態と同一の部分に
は、同一の参照符号を付してあり、その詳細な説明は省
略する。
【００４１】このように構成されたプリント回路基板に
おいても、副プリント配線板１２を設けることにより電
磁シールド機能が向上し、上述した実施の形態と同様な
作用効果を得ることができる。
おいても、副プリント配線板１２を設けることにより電
磁シールド機能が向上し、上述した実施の形態と同様な
作用効果を得ることができる。
【００４２】図１３は、カード状の電子部品として、例
えば、ＰＣＭＣＩＡ規格のいわゆるＰＣカード５０を装
填可能なカード収容部５２を備えたプリント回路基板を
示している。詳細には、プリント回路基板は、図示しな
い多数の電子部品の実装された主プリント配線板１０を
備えている。
えば、ＰＣＭＣＩＡ規格のいわゆるＰＣカード５０を装
填可能なカード収容部５２を備えたプリント回路基板を
示している。詳細には、プリント回路基板は、図示しな
い多数の電子部品の実装された主プリント配線板１０を
備えている。
【００４３】主プリント配線板１０上には、ＰＣカード
５０が電気的に接続されるコネクタ６０がねじ止めされ
ているとともに、コネクタ６０に隣接して、ほぼ矩形状
の副プリント配線板１２が貼り付けられている。また、
副プリント配線板１２上には、コネクタ２０に連続した
互いに平行な一対のガイド壁６２が設けられ、それぞれ
ねじ６３により、副プリント板１２を介して主プリント
配線板１０にねじ止めされている。
５０が電気的に接続されるコネクタ６０がねじ止めされ
ているとともに、コネクタ６０に隣接して、ほぼ矩形状
の副プリント配線板１２が貼り付けられている。また、
副プリント配線板１２上には、コネクタ２０に連続した
互いに平行な一対のガイド壁６２が設けられ、それぞれ
ねじ６３により、副プリント板１２を介して主プリント
配線板１０にねじ止めされている。
【００４４】そして、これらコネクタ６０、ガイド壁６
２、および副プリント配線板１２によってカード収容部
５２が形成されてる。副プリント配線板１２は、いわふ
るフレキシブルプリント配線板から構成され、ベースフ
ィルム、導体層、カバーフィルム、接着剤層を積層して
形成されている。導体層は、副プリント配線板のほぼ全
面に亘ってベタ状に形成されているとともに、ねじ６２
を介して、主プリント配線板１０のグランドに導通され
ている。
２、および副プリント配線板１２によってカード収容部
５２が形成されてる。副プリント配線板１２は、いわふ
るフレキシブルプリント配線板から構成され、ベースフ
ィルム、導体層、カバーフィルム、接着剤層を積層して
形成されている。導体層は、副プリント配線板のほぼ全
面に亘ってベタ状に形成されているとともに、ねじ６２
を介して、主プリント配線板１０のグランドに導通され
ている。
【００４５】上記のように構成されたプリント回路基板
においても、主プリント配線板１０に貼り付けられた副
プリント配線板１２の導体層を主プリント配線板のグラ
ンドに導通させることにより、前述した実施の形態と同
様に、導体層による電磁シールド機能を発揮することが
できる。それにより、コネクタ６０、および装填された
ＰＣカード５０に対する電磁ノイズの侵入、およびこれ
らから発生する電磁ノイズの漏洩を防止することができ
るとともに、周囲の部品との間の絶縁、異物の混入を防
止することが可能となる。
においても、主プリント配線板１０に貼り付けられた副
プリント配線板１２の導体層を主プリント配線板のグラ
ンドに導通させることにより、前述した実施の形態と同
様に、導体層による電磁シールド機能を発揮することが
できる。それにより、コネクタ６０、および装填された
ＰＣカード５０に対する電磁ノイズの侵入、およびこれ
らから発生する電磁ノイズの漏洩を防止することができ
るとともに、周囲の部品との間の絶縁、異物の混入を防
止することが可能となる。
【００４６】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、副プリント配線板の導電層は、主プリン
ト配線板側のグランドに限らず、電源電圧端子あるいは
電源電圧パッドに接続するようにしてもよい。この場合
においても、上述した実施の形態と同様に、電磁ノイズ
を遮蔽できるとともに、主プリント配線側のＶccを強化
することが可能となる。
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、副プリント配線板の導電層は、主プリン
ト配線板側のグランドに限らず、電源電圧端子あるいは
電源電圧パッドに接続するようにしてもよい。この場合
においても、上述した実施の形態と同様に、電磁ノイズ
を遮蔽できるとともに、主プリント配線側のＶccを強化
することが可能となる。
【００４７】また、副プリント配線板の導体層は、ベタ
状に限らず、配線パターンとしてパターニングされてい
てもよく、この場合においても、電磁シールド機能の向
上を図ることができる。更に、副プリント配線板は、フ
レキシブルプリント配線板に限らず、リジットなプリン
ト配線板を用いるこも可能である。
状に限らず、配線パターンとしてパターニングされてい
てもよく、この場合においても、電磁シールド機能の向
上を図ることができる。更に、副プリント配線板は、フ
レキシブルプリント配線板に限らず、リジットなプリン
ト配線板を用いるこも可能である。
【００４８】
【発明の効果】以上詳述したように、この発明によれ
ば、電子部品の実装された主プリント配線板上に重ねて
副プリント配線板を取付け、副プリント配線板の導体層
を主プリント配線板側のグランドあるいはＶccに接続す
る構成としたことから、電磁ノイズ対策を容易にかつ確
実に実施することができとともに、製造コストの増加を
抑えることが可能なプリント回路基板を提供することが
できる。
ば、電子部品の実装された主プリント配線板上に重ねて
副プリント配線板を取付け、副プリント配線板の導体層
を主プリント配線板側のグランドあるいはＶccに接続す
る構成としたことから、電磁ノイズ対策を容易にかつ確
実に実施することができとともに、製造コストの増加を
抑えることが可能なプリント回路基板を提供することが
できる。
【図１】この発明の実施の形態に係るプリント回路基板
の平面図。
の平面図。
【図２】上記プリント回路基板の主プリント配線板の平
面図。
面図。
【図３】上記主プリント配線板に実装された半導体パッ
ケージを拡大して示す平面図。
ケージを拡大して示す平面図。
【図４】上記プリント回路基板の副プリント配線板を示
す平面図。
す平面図。
【図５】上記副プリント配線板の断面図。
【図６】上記副プリント配線板の被覆部を拡大して示す
平面図。
平面図。
【図７】上記副プリント配線板の接続突部を拡大して示
す平面図。
す平面図。
【図８】上記副プリント配線板の貼付された半導体パッ
ケージ部分を示す斜視図。
ケージ部分を示す斜視図。
【図９】上記半導体パッケージの接続端子と上記副プリ
ント配線板の接続突部との間の接続状態を示す斜視図。
ント配線板の接続突部との間の接続状態を示す斜視図。
【図１０】上記プリント回路基板の半導体チップ部分を
それぞれ拡大して示す斜視図および平面図。
それぞれ拡大して示す斜視図および平面図。
【図１１】上記プリント回路基板のランド部を拡大して
示す平面図。
示す平面図。
【図１２】この発明の他の実施の形態に係るプリント回
路基板の平面図。
路基板の平面図。
【図１３】カード収容部を有するこの発明の他の実施の
形態に係るプリント回路基板をそれぞれ示す平面図およ
び断面図。
形態に係るプリント回路基板をそれぞれ示す平面図およ
び断面図。
１０…主プリント配線板 １２…副プリント配線板 １４…導体パターン １６…実装パッド １８ａ、１８ｂ…半導体パッケージ １８ｃ…半導体チップ １９…接続端子 ２０…ランド部 ２２ａ…ベースフィルム ２２ｂ…導体層 ２２ｃ…カバーフィルム ２２ｄ…接着剤層 ２４…スリット ２５、２６…開口 ３０…被覆部 ３２…接続突部 ３６ａ、３６ｂ…小孔列 ５０…ＰＣカード ５２…カード収容部 ６０…コネクタ
Claims (5)
- 【請求項１】多数の実装パッドを含む導体パターンの形
成された主プリント配線板と、 それぞれ上記実装パッドに接続された複数の接続端子を
有し、上記主プリント配線板上に実装された複数の電子
部品と、 上記主プリント配線板上に重ねて取り付けれらていると
ともに、所定の電子部品のグランド端子および電源電圧
端子のいずれかに導通した導体層を有し、電磁ノイズを
遮蔽する副プリント配線板と、 を備えたことを特徴とするプリント回路基板。 - 【請求項２】多数の実装パッドを含む導体パターンの形
成された主プリント配線板と、 それぞれ上記実装パッドに接続された複数の接続端子を
有し、上記主プリント配線板上に実装された複数の電子
部品と、 上記主プリント配線板上に重ねて取り付けれらていると
ともに、所定の電子部品のグランド端子および電源電圧
端子のいずれかに導通した導体層を有し、電磁ノイズを
遮蔽する副プリント配線板と、を備え、 上記副プリント配線板は上記所定の電子部品を覆った被
覆部を有し、 上記被覆部は、上記所定の電子部品が接続されている上
記実装パッドと対向して上記副プリント配線板に形成さ
れたスリットに沿って、副プリント配線板から曲げ起さ
れていることを特徴とするプリント回路基板。 - 【請求項３】上記副プリント配線板は、上記主プリント
配線板に対向したベースフィルムと、ベースフィルム上
に形成された導体層と、導体層上に形成されたカバーフ
ィルムと、を備え、 上記導体層は、上記スリットまで延びているとともに所
定の実装パッドに重ねて配置された接続部を有し、上記
カバーフィルムは上記接続部を露出した開口を有し、 上記接続部は、上記所定の実装パッドに接続された上記
電子部品の接続端子に半田付けされていることを特徴と
する請求項２に記載のプリント回路基板。 - 【請求項４】上記副プリント配線板の導体層は、上記被
覆部の折曲げ部に沿って並んで形成された小孔の列を有
していることを特徴とする請求項２に記載のプリント回
路基板。 - 【請求項５】導体パターンを有する主プリント配線板
と、 上記主プリント配線板上に設けられ、カード状電子部品
を収納可能なカード収納部と、 上記カード収納部に隣接対向して上記主プリント配線板
上に固定されているとともに、上記カード状電子部品に
接続可能なコネクタと、 上記コネクタに隣接して上記主プリント配線板上に取り
付けられて上記カード収容部の底面を形成しているとと
もに、上記主プリント配線板のグランドに接続された導
体層を有し、上記コネクタおよびカード状電子部品に対
する電磁ノイズを遮蔽する副プリント配線板と、 を備えてたことを特徴とするプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02129796A JP3563522B2 (ja) | 1996-02-07 | 1996-02-07 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02129796A JP3563522B2 (ja) | 1996-02-07 | 1996-02-07 | プリント回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09214169A true JPH09214169A (ja) | 1997-08-15 |
| JP3563522B2 JP3563522B2 (ja) | 2004-09-08 |
Family
ID=12051219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02129796A Expired - Fee Related JP3563522B2 (ja) | 1996-02-07 | 1996-02-07 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563522B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6906906B2 (ja) | 2016-06-30 | 2021-07-21 | キヤノン株式会社 | 回路基板及び画像形成装置 |
-
1996
- 1996-02-07 JP JP02129796A patent/JP3563522B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563522B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084780A (en) | Printed circuit board with high electronic component density | |
| US5838551A (en) | Electronic package carrying an electronic component and assembly of mother board and electronic package | |
| JP3647307B2 (ja) | プリント配線基板および電子機器 | |
| KR100708056B1 (ko) | 전자기 차폐판, 전자기 차폐 구조체 및 엔터테인먼트 장치 | |
| KR101580925B1 (ko) | 칩온 보드 타입의 패키지 | |
| JP2005005866A (ja) | アンテナ一体型モジュール | |
| US20010026020A1 (en) | Shielding device and electrical structural part having a shielding device | |
| JP2004055988A (ja) | 情報処理装置 | |
| JP3228841B2 (ja) | シールド装置 | |
| CN107396621B (zh) | 用于电子装置的电磁屏蔽件 | |
| US20010053070A1 (en) | Electronic unit equipped with electromagnetic shielding plate | |
| US20070253148A1 (en) | Printed wiring board, semiconductor package with printed wiring board and electronic device having printed circuit board | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| JPH09305278A (ja) | 回路基板及びそれを用いたキーボード装置 | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| JP3563522B2 (ja) | プリント回路基板 | |
| JP3082579B2 (ja) | シールドケース | |
| JP2007335618A (ja) | プリント回路基板 | |
| JPH1098275A (ja) | 回路基板モジュールとその回路基板モジュールを内蔵した電子機器 | |
| JP4963762B2 (ja) | ゲーム機用カートリッジ | |
| JP4608777B2 (ja) | 電子部品モジュール | |
| US6933805B1 (en) | High density capacitor filter bank with embedded faraday cage | |
| JP5437670B2 (ja) | 電子回路ユニット | |
| JPH0864984A (ja) | 低ｅｍｉ構造 | |
| JP2003198113A (ja) | プリント配線板、プリント配線板を有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |