JP2534665B2 - 誘電体分離型半導体装置 - Google Patents
誘電体分離型半導体装置Info
- Publication number
- JP2534665B2 JP2534665B2 JP61078610A JP7861086A JP2534665B2 JP 2534665 B2 JP2534665 B2 JP 2534665B2 JP 61078610 A JP61078610 A JP 61078610A JP 7861086 A JP7861086 A JP 7861086A JP 2534665 B2 JP2534665 B2 JP 2534665B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- element formation
- dielectric
- dielectric film
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘電体分離型半導体装置に関する。
従来、この種の誘電体分離型半導体装置は、例えば、
第２図に示される様に、Si等からなる支持体７上にSiO2
等からなる誘電体膜３を介し、Ｎ型半導体層１とＰ型半
導体層２等とからなる島状の第１及び第２の素子形成領
域10A,10Bを完全に分離し、更に素子形成領域10A,10Bの
露出した表面及び素子形成領域間の支持体表面とを共通
に第２の誘電体膜3Aで覆い、必要に応じて、リンシリカ
ガラス4,半導体層に接続するアルミニウム配線５及びカ
バー膜６等を設けていた。
第２図に示される様に、Si等からなる支持体７上にSiO2
等からなる誘電体膜３を介し、Ｎ型半導体層１とＰ型半
導体層２等とからなる島状の第１及び第２の素子形成領
域10A,10Bを完全に分離し、更に素子形成領域10A,10Bの
露出した表面及び素子形成領域間の支持体表面とを共通
に第２の誘電体膜3Aで覆い、必要に応じて、リンシリカ
ガラス4,半導体層に接続するアルミニウム配線５及びカ
バー膜６等を設けていた。
上述した従来の誘電体分離型半導体装置は、第２の誘
電体膜3Aが支持体７の表面で連結されているため、例え
ば誘電体膜3AがSiO2の場合、各素子形成領域のSiO2から
Na+等の可動イオンが動作中の素子部に移動してくる
為、漏れ電流が発生するという問題点がある。
電体膜3Aが支持体７の表面で連結されているため、例え
ば誘電体膜3AがSiO2の場合、各素子形成領域のSiO2から
Na+等の可動イオンが動作中の素子部に移動してくる
為、漏れ電流が発生するという問題点がある。
本発明の目的は、可動イオンによる漏れ電流が発生し
ない誘電体分離型半導体装置を提供することにある。
ない誘電体分離型半導体装置を提供することにある。
本発明の誘電体分離型半導体装置は、半導体からなる
支持体上に第１の誘電体膜で前記支持体から完全に分離
され島状に形成された第１及び第２の素子形成領域と、
前記第１及び第２の素子形成領域の露出している表面と
素子形成領域間の前記支持体表面とを共通に覆う第２の
誘電体膜とを有する誘電体分離型半導体装置において、
前記第２の誘電体膜は前記第１の素子形成領域と前記第
２の素子形成領域を分離するように前記第１及び第２の
素子形成領域の周囲にそって取り除かれ、この第２の誘
電体膜が取り除かれ露出した前記支持体表面は、前記第
１及び第２の誘電体膜とは種類の異なる誘電体膜又は導
体膜又は半導体膜で覆われていることを特徴とするもの
である。
支持体上に第１の誘電体膜で前記支持体から完全に分離
され島状に形成された第１及び第２の素子形成領域と、
前記第１及び第２の素子形成領域の露出している表面と
素子形成領域間の前記支持体表面とを共通に覆う第２の
誘電体膜とを有する誘電体分離型半導体装置において、
前記第２の誘電体膜は前記第１の素子形成領域と前記第
２の素子形成領域を分離するように前記第１及び第２の
素子形成領域の周囲にそって取り除かれ、この第２の誘
電体膜が取り除かれ露出した前記支持体表面は、前記第
１及び第２の誘電体膜とは種類の異なる誘電体膜又は導
体膜又は半導体膜で覆われていることを特徴とするもの
である。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例の断面図である。
は本発明の一実施例の断面図である。
第１図において、多結晶シリコン等からなる支持体７
上には、Ｎ型半導体層１及びＰ型半導体層２等からなる
第１及び第２の素子形成領域10A,10Bが、第１のSiO2膜1
3により、支持体７から電気的に完全に分離され島状に
形成されている。そして、第１及び第２の素子形成領域
10A,10Bの露出している表面と素子領域間の支持体表面
には第２のSiO2膜13Aが形成されているが、特にこの第
２のSiO2膜13Aは第１の素子形成領域10Aと第２の素子形
成領域10Bとを分離するように、第１及び第２の素子形
成領域の周囲にそって取り除かれている。そして、第２
のSiO2膜13Aが取り除かれ露出した支持体７の表面には
リンシリカガラス膜４が形成されている。尚、５はＰ型
半導体層２に接続するアルミニウム配線、６はカバー膜
である。
上には、Ｎ型半導体層１及びＰ型半導体層２等からなる
第１及び第２の素子形成領域10A,10Bが、第１のSiO2膜1
3により、支持体７から電気的に完全に分離され島状に
形成されている。そして、第１及び第２の素子形成領域
10A,10Bの露出している表面と素子領域間の支持体表面
には第２のSiO2膜13Aが形成されているが、特にこの第
２のSiO2膜13Aは第１の素子形成領域10Aと第２の素子形
成領域10Bとを分離するように、第１及び第２の素子形
成領域の周囲にそって取り除かれている。そして、第２
のSiO2膜13Aが取り除かれ露出した支持体７の表面には
リンシリカガラス膜４が形成されている。尚、５はＰ型
半導体層２に接続するアルミニウム配線、６はカバー膜
である。
このように形成された本実施例においては、第１及び
第２の素子形成領域10A,10Bを覆う第２のSiO2膜13A間に
は、Na+等の可動イオンを捕獲するリンシリカガラス膜
４が設けられている為、素子が動作した場合でも、他の
素子形成領域のSiO2膜からの可動イオンはこのリンシリ
カガラス膜４に捕獲される。従って動作素子部における
可動イオンによる漏れ電流の発生は抑制される。
第２の素子形成領域10A,10Bを覆う第２のSiO2膜13A間に
は、Na+等の可動イオンを捕獲するリンシリカガラス膜
４が設けられている為、素子が動作した場合でも、他の
素子形成領域のSiO2膜からの可動イオンはこのリンシリ
カガラス膜４に捕獲される。従って動作素子部における
可動イオンによる漏れ電流の発生は抑制される。
上記実施例においては、第２のSiO2膜13A間に設ける
物質として第１及び第２の誘電体膜と種類の異なる誘電
体としてのリンシリカガラス膜を設けた場合について説
明したが、半導体装置の製造工程において形成される他
の誘電体膜又は配線を形成する導体膜又は多結晶シリコ
ン等の半導体膜を設けても可動イオンの移動を阻止する
ことができる。
物質として第１及び第２の誘電体膜と種類の異なる誘電
体としてのリンシリカガラス膜を設けた場合について説
明したが、半導体装置の製造工程において形成される他
の誘電体膜又は配線を形成する導体膜又は多結晶シリコ
ン等の半導体膜を設けても可動イオンの移動を阻止する
ことができる。
以上説明したように本発明は、島状に分離形成された
素子形成領域の露出した表面とこの素子形成領域間の支
持体表面を覆う誘電体膜を支持体表面部で除去して分離
し、この誘電体膜の除去された支持体表面に可動イオン
を捕獲する為の膜を設けることにより、誘電体膜中に通
常存在する可動イオンが、動作中の素子部へ集中するこ
とをなくすことができる為、漏れ電流の発生が抑制され
た誘電体分離型半導体装置が得られる。
素子形成領域の露出した表面とこの素子形成領域間の支
持体表面を覆う誘電体膜を支持体表面部で除去して分離
し、この誘電体膜の除去された支持体表面に可動イオン
を捕獲する為の膜を設けることにより、誘電体膜中に通
常存在する可動イオンが、動作中の素子部へ集中するこ
とをなくすことができる為、漏れ電流の発生が抑制され
た誘電体分離型半導体装置が得られる。
第１図は本発明の一実施例の断面図、第２図は従来の誘
電体分離型半導体装置の断面図である。 １……Ｎ型半導体層、２……Ｐ型半導体層、3,3A……誘
電体膜、４……リンシリカガラス膜、５……アルミニウ
ム配線、６……カバー膜、７……支持体、10A……第１
の素子形成領域、10B……第２の素子形成領域、13……
第１のSiO2膜、13A……第２のSiO2膜。
電体分離型半導体装置の断面図である。 １……Ｎ型半導体層、２……Ｐ型半導体層、3,3A……誘
電体膜、４……リンシリカガラス膜、５……アルミニウ
ム配線、６……カバー膜、７……支持体、10A……第１
の素子形成領域、10B……第２の素子形成領域、13……
第１のSiO2膜、13A……第２のSiO2膜。
Claims (1)
- 【請求項１】半導体からなる支持体上に第１の誘電体膜
で前記支持体から完全に分離され島状に形成された第１
及び第２の素子形成領域と、前記第１及び第２の素子形
成領域の露出している表面と素子形成領域間の前記支持
体表面とを共通に覆う第２の誘電体膜とを有する誘電体
分離型半導体装置において、前記第２の誘電体膜は前記
第１の素子形成領域と前記第２の素子形成領域を分離す
るように前記第１及び第２の素子形成領域の周囲にそっ
て取り除かれ、この第２の誘電体膜が取り除かれ露出し
た前記支持体表面は、前記第１及び第２の誘電体膜とは
種類の異なる可動イオンを捕獲するための誘電体膜又は
導体膜又は半導体膜で覆われていることを特徴とする誘
電体分離型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078610A JP2534665B2 (ja) | 1986-04-04 | 1986-04-04 | 誘電体分離型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078610A JP2534665B2 (ja) | 1986-04-04 | 1986-04-04 | 誘電体分離型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62234339A JPS62234339A (ja) | 1987-10-14 |
| JP2534665B2 true JP2534665B2 (ja) | 1996-09-18 |
Family
ID=13666648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61078610A Expired - Lifetime JP2534665B2 (ja) | 1986-04-04 | 1986-04-04 | 誘電体分離型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534665B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635395A (en) * | 1979-08-31 | 1981-04-08 | Tokyo Shibaura Electric Co | Glow lamp |
| JPS5830141A (ja) * | 1981-08-18 | 1983-02-22 | Hitachi Ltd | 集積化半導体装置 |
-
1986
- 1986-04-04 JP JP61078610A patent/JP2534665B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62234339A (ja) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032686A (ko) | 플러그를 갖춘 반도체 디바이스 제조방법 | |
| US4073054A (en) | Method of fabricating semiconductor device | |
| KR910008811A (ko) | 집적 회로 장치, 반도체 장치 및 전기 절연 구조 형성 방법 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| US4818725A (en) | Technique for forming planarized gate structure | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JP2534665B2 (ja) | 誘電体分離型半導体装置 | |
| US4199377A (en) | Solar cell | |
| US3874915A (en) | Silicon nitride on silicon oxide coatings for semiconductor devices | |
| JPH098121A (ja) | 半導体装置及びその製造方法 | |
| KR950011982B1 (ko) | 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| JP3003875B2 (ja) | フォトセンサの製造方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS5919475B2 (ja) | 半導体装置の製法 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| JPS59155944A (ja) | 半導体装置の製造方法 | |
| JPS59141231A (ja) | 半導体装置の製造方法 | |
| JPH0442948A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JPH07326660A (ja) | 半導体装置の製造方法 | |
| JPS61168252A (ja) | 半導体装置及びその製造方法 | |
| JPH07273180A (ja) | 素子分離方法 | |
| JPH08139274A (ja) | 半導体装置 | |
| JPH01241163A (ja) | 半導体装置とその製造方法 |