JP2531737B2 - 巡回符号化回路 - Google Patents

巡回符号化回路

Info

Publication number
JP2531737B2
JP2531737B2 JP63080680A JP8068088A JP2531737B2 JP 2531737 B2 JP2531737 B2 JP 2531737B2 JP 63080680 A JP63080680 A JP 63080680A JP 8068088 A JP8068088 A JP 8068088A JP 2531737 B2 JP2531737 B2 JP 2531737B2
Authority
JP
Japan
Prior art keywords
circuit
pseudo
random numbers
coding circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63080680A
Other languages
English (en)
Other versions
JPH01253320A (ja
Inventor
達彦 中川
浩哉 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63080680A priority Critical patent/JP2531737B2/ja
Publication of JPH01253320A publication Critical patent/JPH01253320A/ja
Application granted granted Critical
Publication of JP2531737B2 publication Critical patent/JP2531737B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多数の擬似乱数を発生する巡回符号化回路
に関する。
〔従来の技術〕
従来、１つの擬似乱数を発生するためには、ｎ段のシ
フトレジスタを組合せた2n−１パターンの巡回符号化回
路を用いていた。
〔発明が解決しようとする課題〕 上述した従来回路においては、擬似乱数を発生する巡
回符号は、その回路を構成するシフトレジスタの段数に
よって、その乱数のパターンおよびその周期が決定され
ているので、異なる乱数のパターンを持ち、かつ同じ周
期性を持つ擬似乱数を発生出来ないという欠点があっ
た。
〔課題を解決するための手段〕
本発明の目的は上述の欠点を除去した巡回符号化回路
を提供することにある。本発明の回路は、上記目的を達
成するために、巡回符号化回路で発生する擬似乱数のパ
ターンを判定する回路を備えて、乱数内の特定の値を選
択し、その状態での出力パターンを1bitのみ反転するこ
とによって、2n−１種の異なる擬似乱数を発生してい
る。
〔実施例〕 次に本発明を図面を参照して詳細に説明する。
第１図は、本発明の一実施例を示す回路図である。図
において、ｎ段のシフトレジスタで構成される巡回符号
化回路100は、2n−１パターンの周期で擬似乱数を発生
している。そのおのおののシフトレジスタ１〜ｎには擬
似乱数のデータが保持されている。パターン判定回路20
0は、比較器から構成され、擬似乱数のデータを保持し
ているシフトレジスタの値と比較を行ない、予め設定さ
れたパターンの値と一致するまで持つ。パターンの一致
が検出されると、反転回路300にて擬似乱数の出力パタ
ーンを1bitのみ反転させ出力させる。比較器200で比較
する予め設定されたパターンは、2n−１種の区別を付け
る事が可能なため、2n−１の異なる擬似乱数を作る事が
可能となる。
〔発明の効果〕
以上説明したように、本発明では、簡単な回路の追加
により2n−１の一定周期の巡回符号発生回路内の予め設
定されたパターンに対応する出力信号の擬似乱数内の１
ビットを反転させて2n−１種類の異なる乱数を同一の周
期で発生させることができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図である。 100……シフトレジスタで構成される巡回符号化回路、2
00……パターン判定回路、300……位相反転回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−116356（ＪＰ，Ａ) 特開 昭56−6522（ＪＰ，Ａ) 特開 昭62−18819（ＪＰ，Ａ) 特開 昭54−132145（ＪＰ，Ａ) 実開 昭61−81223（ＪＰ，Ｕ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】2n−１パターンの疑似乱数を発生する巡回
    符号化回路において、疑似乱数の内の予め設定されたパ
    ターンを判定し、その時の出力パターンを反転すること
    によって、2n−１種の区別が可能な疑似乱数を発生する
    ことを特徴とする巡回符号化回路。
JP63080680A 1988-03-31 1988-03-31 巡回符号化回路 Expired - Lifetime JP2531737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63080680A JP2531737B2 (ja) 1988-03-31 1988-03-31 巡回符号化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63080680A JP2531737B2 (ja) 1988-03-31 1988-03-31 巡回符号化回路

Publications (2)

Publication Number Publication Date
JPH01253320A JPH01253320A (ja) 1989-10-09
JP2531737B2 true JP2531737B2 (ja) 1996-09-04

Family

ID=13725063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63080680A Expired - Lifetime JP2531737B2 (ja) 1988-03-31 1988-03-31 巡回符号化回路

Country Status (1)

Country Link
JP (1) JP2531737B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54132145A (en) * 1978-04-06 1979-10-13 Nec Corp False random code generator
JPS566522A (en) * 1979-06-28 1981-01-23 Mitsubishi Electric Corp False irregular signal generator
JPS6181223U (ja) * 1984-11-02 1986-05-29
JPS6218819A (ja) * 1985-07-17 1987-01-27 Fujitsu Ltd 擬似ランダムパタ−ン発生回路
JPS63248242A (ja) * 1987-04-03 1988-10-14 Fujitsu Ltd 誤り発生回路

Also Published As

Publication number Publication date
JPH01253320A (ja) 1989-10-09

Similar Documents

Publication Publication Date Title
JP2531737B2 (ja) 巡回符号化回路
JP2002323971A (ja) 乱数発生装置
JPH0542031B2 (ja)
KR940004464A (ko) 의사-난수 발생 장치 및 방법
RU2092892C1 (ru) Генератор равномерно распределенных случайных чисел
JP2707778B2 (ja) ノイズ除去回路
US5353435A (en) Microcomputer with circuit for generating multiple pulses each having different frequencies
US7668893B2 (en) Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders
SU1672445A1 (ru) Генератор равномерно распределенных случайных чисел
SU1509901A1 (ru) Устройство дл контрол цифровых устройств
JPS639685B2 (ja)
SU1487033A1 (ru) Генератор случайных чисел
SU742910A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU1249512A1 (ru) Генератор случайной последовательности
JPS60237714A (ja) デイジタル信号発生装置
SU1317484A1 (ru) Запоминающее устройство с коррекцией ошибок
JPH0210690Y2 (ja)
SU1631441A1 (ru) Устройство дл определени направлени вращени
JPH0422570Y2 (ja)
SU1187247A1 (ru) Генератор случайных временных интервалов
JPS5693193A (en) Ic memory test device
SU1062698A1 (ru) Генератор потоков случайных событий
SU717668A1 (ru) Устройство дл контрол блоков пам ти
JPS6230076Y2 (ja)
SU467394A1 (ru) Устройство дл хранени двоичной информации