JP2526482Y2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JP2526482Y2
JP2526482Y2 JP1965890U JP1965890U JP2526482Y2 JP 2526482 Y2 JP2526482 Y2 JP 2526482Y2 JP 1965890 U JP1965890 U JP 1965890U JP 1965890 U JP1965890 U JP 1965890U JP 2526482 Y2 JP2526482 Y2 JP 2526482Y2
Authority
JP
Japan
Prior art keywords
substrate
external
case material
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1965890U
Other languages
English (en)
Other versions
JPH03110774U (ja
Inventor
栄寿 前原
正満 折井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1965890U priority Critical patent/JP2526482Y2/ja
Publication of JPH03110774U publication Critical patent/JPH03110774U/ja
Application granted granted Critical
Publication of JP2526482Y2 publication Critical patent/JP2526482Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Multi-Conductor Connections (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は混成集積回路に関し、特にインバータ制御用
に使用するパワー用の混成集積回路の改良に関する。
(ロ)従来の技術 従来、混成集積回路は第4図に示す如く、混成集積回
路基板(11)上に複数の回路素子(図示せず)を搭載し
所望の回路機能を形成し、然る後、絶縁樹脂材で形成さ
れたケース材(12)を基板(11)に接着し封止を行って
いた。ケース材(12)は回路素子(図示せず)部分を封
止できる空間部を形成する様に箱状に形成され、且つ、
基板(11)の一周端辺に固着された外部回路との接続を
行うための外部リード(13)の固着部分を樹脂封止する
ための樹脂枠(12a)が箱状のケース材(12)と一体化
して形成されている。
この様な混成集積回路は実公昭54-16285号公報に記載
されている。
上述した混成集積回路には、パワー素子が搭載され例
えばオーディオのパワーアンプ用、電源用等の比較的に
発熱を有するものに有効的に用いられる。又、前者に用
いられる混成集積回路は一般的にプリント配線板上に半
田で接続されて外部回路との接続が行われている。
また、パワーインバータ用の混成集積回路では、上述
した様にプリント配線板上に半田で接続せず、第5図に
示す様に外部リード端子(13)に外部コネクター(14)
を挿入して、その外部コネクター(14)を介して外部回
路との接続を行うのが一般的である。
(ハ)考案が解決しようとする課題 パワーインバータ用の混成集積回路に用いられる外部
コネクターは当然のことながら自由自在に挿脱すること
は可能である。しかしながら、従来の構造では外部リー
ド端子に挿入した外部コネクターが容易に取りはずれる
欠点がある。その結果、正常動作していたものが急停止
し、他の電子部品に悪影響を与える問題がある。
(ニ)課題を解決するための手段 本考案は上述した課題に鑑みて為されたものであり、
ケース材の一側辺周端部を基板の周端辺より導出させて
ケース材の突出領域を形成し、そのケース材の突出領域
の先端部に外部コネクターと嵌合する凸部を設けていた
ことを特徴とする。
(ホ)作用 この様に本考案に依れば、ケース材に突出領域を設
け、その突出領域の先端部にコネクターと嵌合される凸
部を設けることにより、外部リード端子に挿入される外
部コネクターが突出領域上に設けられた凸部と嵌合さ
れ、外部コネクターの離脱を防止することが可能とな
る。
(ヘ)実施例 以下に第1図乃至第3図に示した実施例に基づいて本
考案を詳細に説明する。
第1図は本考案の混成集積回路をケース材側から見た
平面図、第2図は第1図のI-I断面図、第3図は第2図
の点線領域を示す拡大図である。
本考案の混成集積回路は第1図および第2図に示す如
く、基板(1)と、基板(1)上に搭載された複数の回
路素子(2)と、基板(1)の周端部分に固着された外
部リード端子(3)(4)と、回路素子(2)を密封封
止し且つ突出領域(5a)を備えたケース材(5)とから
構成される。
基板(1)は熱放散性の優れたアルミニウム基板を用
い、その表面は周知の陽極酸化技術によってアルマイト
層が形成されている。その基板(1)の一主面上には銅
箔によって所望形状の導電路(図示しない)が形成さ
れ、その導電路上にパワーインバータ回路を構成すべき
複数の回路素子(2)が搭載されている。
その回路素子(2)はパワーインバータの主回路を構
成する複数のパワートランジスタ、パワーMOS、あるい
はIGBT素子等のパワー系の回路素子と、パワーインバー
タの主回路を駆動させる駆動段および保護回路を構成す
るトランジスタ、抵抗、チップコンデンサー等の発熱を
有さない小信号用の回路素子とが所望の位置に搭載され
ている。
パワー系の回路素子が搭載された導電路の延在された
基板(1)の周端辺にはパワー用の外部リード端子
(3)が固着され、小信号系の回路素子が搭載された導
電路の延在された基板(1)の周端辺には小信号用の外
部リード端子(4)が固着されている。夫々の外部リー
ド端子(3)(4)の先端部は斜め方向になる様に導出
されている。これは、後述する外部コネクターの挿脱を
容易に行えるようにするため考慮されている。また、小
信号用のリード端子(4)には支持バー(4a)がその略
中央部分に取付けられている。この支持バー(4a)は樹
脂で形成され、隣接する複数のリード端子と一体化して
固定され、リード端子のピッチ固定を行うと共に外部コ
ネクターの当接部としての働きも備える。
基板(1)上に搭載された複数の回路素子(2)はケ
ース材(5)によって密封封止される。
本考案の特徴とするところはケース材(5)にある。
ケース材(5)はエポキシ系の絶縁樹脂により形成さ
れ、回路素子(2)を封止する封止部(5b)と、夫々の
リード端子(3)(4)を樹脂封止するための補助とし
て用いられる補助枠(5c)とから構成される。封止部
(5b)は箱状に形成され、その封止部(5b)と連続して
補助枠(5c)が形成される。小信号用のリード端子
(4)側に位置される補助枠(5c)から基板(1)の周
端辺より突出する突出領域(5a)を有する。この突出領
域(5a)は外部コネクター(7)を保持するためのもの
であり、その先端部には凸部(8)が設けられている。
突出領域(5a)は第1図に示す如く、切り欠き(9)に
よって2つのブロックに分けられている。切り欠き
(9)は中央よりも若干ずれて形成されている。即ち、
2つに分けられた突出領域(5a)が非対象となる様に形
成される。これはコネクター(7)の誤挿入を防止する
ために設けられている。
第3図は第2図の点線領域を拡大した拡大図であり、
ケース材(5)の補助枠(5c)と基板(1)間に封止樹
脂が充填され外部リード端子(4)の固着部分を補強し
ている。
外部リード端子(4)に外部回路との接続を行うため
の外部コネクター(7)を挿入すると、ケース材(5)
の突出領域(5a)の凸部(8)とコネクター(7)の凸
部(7a)とが嵌合されコネクターの離脱を防止すること
ができる。
この構造によれば外部リード端子(4)が斜め方向に
導出しているため混成集積回路を取付けた状態で外部コ
ネクター(7)を容易に挿入することができる。更に上
述した様に外部コネクター(7)はケース材(5)の突
出領域(5a)の凸部(8)と嵌合され強固に保持される
ことになる。
なお、本実施例では、基板(1)の下にもう1つの基
板(1a)を配置したがこの基板(1a)は特定されるもの
ではない。
(ト)考案の効果 以上に詳述した如く、本考案に依れば、ケース材に基
板の周端辺より突出した突出領域を設け、その突出領域
の先端部に凸部を設けることにより、外部コネクターを
リード端子に挿入したとしてもケース材の突出領域の凸
部と外部コネクターの凸部とが嵌合されて外部コネクタ
ーの離脱を防止することができる。その結果、従来の如
く、外部コネクターが離脱することがなくなり、例えば
車載等の振動を有する取付け場合においても外部コネク
ターは強固に支持されているため信頼性を著しく向上す
ることが可能となる。
【図面の簡単な説明】
第1図は本考案の混成集積回路をケース材側からみた平
面図、第2図は第1図のI-I断面図、第3図は第2図の
要部拡大図、第4図および第5図は従来例を示す断面図
である。 (1)……基板、(2)……回路素子、(3)(4)…
…外部リード、(5)……ケース材、(5a)……突出領
域、(8)……凸部、(7)……コネクター。

Claims (2)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】基板上に複数の回路素子が搭載され、一側
    辺から複数の外部リードが導出された基板に前記回路素
    子を密封封止するケース材が固着一体化されてなる混成
    集積回路であり、 前記外部リードは、前記基板面からこの基板と対向する
    ケース材面に向かって斜め方向に延在され、 前記外部リードとの接続を行う外部コネクタに近接する
    前記ケース材面は、前記基板の周端よりも水平方向に導
    出された突出領域を有するとともに、その中央よりもず
    れた位置に設けられた切り欠きにより複数に分割され、 前記突出領域の先端部の嵌合手段と前記外部コネクタの
    一部とが嵌合することを特徴とした混成集積回路。
  2. 【請求項2】基板上に複数の回路素子が搭載され、一側
    辺から複数の外部リードが導出された基板に前記回路素
    子を密封封止するケース材が固着一体化されてなる混成
    集積回路であり、 前記外部リードは、そのほぼ中央部分に、隣接する複数
    の外部リードと一体化してピッチ固定する支持手段が設
    けられ、 前記外部リードとの接続を行う外部コネクタに近接する
    前記ケース材面は、前記基板の周端よりも水平方向に導
    出された突出領域の先端部に嵌合手段を有し、前記外部
    コネクタが前記支持手段と実質当接した際、前記外部コ
    ネクタの一部と嵌合することを特徴とした混成集積回
    路。
JP1965890U 1990-02-28 1990-02-28 混成集積回路 Expired - Lifetime JP2526482Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1965890U JP2526482Y2 (ja) 1990-02-28 1990-02-28 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1965890U JP2526482Y2 (ja) 1990-02-28 1990-02-28 混成集積回路

Publications (2)

Publication Number Publication Date
JPH03110774U JPH03110774U (ja) 1991-11-13
JP2526482Y2 true JP2526482Y2 (ja) 1997-02-19

Family

ID=31522764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1965890U Expired - Lifetime JP2526482Y2 (ja) 1990-02-28 1990-02-28 混成集積回路

Country Status (1)

Country Link
JP (1) JP2526482Y2 (ja)

Also Published As

Publication number Publication date
JPH03110774U (ja) 1991-11-13

Similar Documents

Publication Publication Date Title
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US7167377B2 (en) Circuit-constituting unit and method of producing the same
US7872337B2 (en) Semiconductor device having a flexible board for connection to a semiconductor chip mounted on an insulating substrate
JP2003164039A (ja) 回路構成体及びその製造方法
JP2004200677A (ja) パワー半導体モジュールのためのケーシング
JP2008277327A (ja) 電子機器
JPS6261338A (ja) 集積回路取付装置
JP2526482Y2 (ja) 混成集積回路
JP2005354118A (ja) 混成集積回路装置
JPH0445253Y2 (ja)
JPH03238852A (ja) モールド型半導体集積回路
JP2000183275A (ja) 半導体装置
JP5742623B2 (ja) 半導体装置
JPH0715141Y2 (ja) 混成集積回路
US20220328665A1 (en) Semiconductor module and semiconductor apparatus
JP2539192B2 (ja) 表示装置
JP3754197B2 (ja) 混成集積回路装置
JP3248117B2 (ja) 半導体装置
JPH079969B2 (ja) 高出力用混成集積回路装置
JPH0864722A (ja) 混成集積回路装置
JPH0534131Y2 (ja)
JPH0469820B2 (ja)
JP2544272Y2 (ja) 混成集積回路
JPH0639483Y2 (ja) 混成集積回路
JPH0469821B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term