JP2526263B2 - アブソリュ―トエンコ―ダ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、高分解能且つ高精度のアブソリュートエ
ンコーダに関するものである。

［従来の技術］ 従来より、所定の分解能に応じた複数ビットのトラッ
クパターン（例えばグレイコード）を有する回転スリッ
トと、これに対向する所定幅の固定スリットとを設け、
各スリットを透過した光を受光して複数ビットのバイナ
リ信号を得るアブソリュートエンコーダはよく知られて
いる。

第５図及び第６図は従来のアブソリュートエンコーダ
の回転スリット及び固定スリットをそれぞれ示す平面図
である。

図において、（１）は回転板（図示せず）に設けられ
た回転スリットであり、例えばグレイコードを構成する
複数Ｎ（＝９）ビットのトラックパターンT1〜T9が設け
られている。ここで、回転スリット（１）は便宜上直線
的に示されており、MSB側のトラックパターンT1〜T5は
１回転分（０゜〜360゜）を示し、LSB側のトラックパタ
ーンT6〜T9は1/16回転分（０゜〜360゜/16）を拡大して
示し、LSB側のトラックパターンT6〜T9は同様のパター
ンが１回転分繰り返されている。

（２）は回転スリット（１）に対向配置された固定ス
リットであり、例えばLSBのトラックパターンT9の幅と
一致する360゜/256のスリット幅Ｄで形成されている。
尚、回転スリット（１）及び固定スリット（２）の斜線
部は透過部であり、それぞれを透過した光の光量変化を
光センサで検出するようになっている。

従来のアブソリュートエンコーダは以上のように構成
されており、光センサの出力を信号処理部（図示せず）
に送り、複数段のイクスクルーシブオア回路からなるグ
レイバイナリ変換器によりバイナリ信号に変換するよう
になっている。そして、Ｎビットの分解能を持つ場合に
は、Ｎ個の光センサ（フォトダイオード等）を各ビット
毎に設け、各光センサ出力を波形整形してグレイバイナ
リ変換し、所望のＮビットのバイナリ信号を取得してい
る。

このようなグレイコードを用いたアブソリュートエン
コーダの場合、各光センサ出力がそのままＮビットのア
ブソリュート信号の一部となっているので、その精度も
光センサ出力の分解能に応じて高精度にする必要があ
る。そして、精度を高くするためには、固定スリット
（２）のスリット幅Ｄをできるだけ細くする必要があ
る。

一方、各光センサに対応する固定スリット（２）のス
リット本数Ｍは、光センサの大きさＬとトラックパター
ンT1〜T9のピッチＰによって決定され、 Ｌ≧MP を満足することが必要である。従って、LSB側のトラッ
クパターン（例えばT9）に対しては、ピッチＰが小さい
ため固定スリット（２）の本数Ｍを多くすることができ
るが、MSB側のトラックパターン（例えばT1）に対して
は、ピッチＰが光センサの幅Ｌより大きい（Ｌ≦Ｐ）た
めＭ＝１となり、スリット本数Ｍを多くすることができ
ない。

この結果、LSB側のビットに対応する光センサ出力
（光量）は十分に確保できるが、MSB側のビットに対応
する光センサ出力は十分に確保することができず、高い
精度を実現することができない。

［発明が解決しようとする問題点］ 従来のアブソリュートエンコーダは以上のように、回
転スリット（１）全体を１つのブロックとして光センサ
出力を得ていたので、ビット数Ｎ即ち分解能に応じて精
度も上げようとすると、スリット幅Ｄを細くする必要が
あるため十分な光量が確保できず、結局十分な分解能及
び精度が得られないという問題点があった。

この発明は上記のような問題点を解決するためになさ
れたもので、高分解能且つ高精度のアブソリュートエン
コーダを得ることを目的とする。

［問題点を解決するための手段］ この発明に係るアブソリュートエンコーダは、トラッ
クパターンを、MSB側ブロック及びLSB側ブロックの少な
くとも２つのブロックで構成すると共に、MSB側ブロッ
クから得られる第１バイナリ信号のLSBに対して、LSB側
ブロックから得られる第２バイナリ信号のMSBが1/4周期
分だけ位相がずれるように形成し、固定スリットを、各
ブロックに対してそれぞれ異なるスリット幅に形成する
と共にLSB側ブロックに対して複数本形成し、信号処理
部に、第１バイナリ信号のLSBと第２バイナリ信号のMSB
との排他論理和をとって補正パルスを生成するイクスク
ルーシブオア回路と、補正パルスを第２バイナリ信号に
加算してミキシングするための加算回路とを設けたもの
である。

［作用］ この発明においては、回転スリットのMSB側ブロック
に対しては固定スリットのスリット幅を大きくして光量
を確保し、LSB側ブロックに対してはスリット幅を細く
且つ本数を増やして精度を上げると共に光量を確保す
る。又、LSB側ブロックから得られる第２バイナリ信号
のMSBにより、MSB側ブロックから得られる第１バイナリ
信号をミキシング補正し、この補正バイナリ信号及び第
２バイナリ信号から所望のバイナリ信号を得る。

［実施例］ 以下、この発明の一実施例を図について説明する。第
１図及び第２図はこの発明によるアブソリュートエンコ
ーダの回転スリット及び固定スリットを示す平面図、第
３図はこの発明によるアブソリュートエンコーダの信号
処理部を示すブロック図、第４図は第３図内の加算回路
を示すブロック図である。

図において、TI〜T9は前述と同様のものであり、（1
0）は回転スリット（１）に対応し、（20）は固定スリ
ット（２）に対応している。

（11）はMSB側のトラックパターンT1〜T5からなるMSB
側ブロック、（12）はLSB側のトラックパターンT5′及
びT6〜T9からなるLSB側ブロックであり、これらは回転
スリット（10）を構成している。この回転スリット（1
0）が従来と異なる点は、LSB側ブロック（12）にトラッ
クパターンT5′が付加され、各ブロック（11）及び（1
2）が個別のアブソリュートエンコーダを構成している
ことである。又、トラックパターンT5′は、MSB側ブロ
ック（11）から得られる第１バイナリ信号（後述する）
のLSB対して1/4周期分だけ位相がずれるように形成され
ており、LSB側ブロック（11）から得られる第２バイナ
リ信号（後述する）のMSBに相当している。

（21）及び（22）は固定スリット（20）を構成するス
リット部であり、MSB側ブロック（11）に対向するスリ
ット部（21）はトラックパターンT5の幅に応じて大きい
スリット幅D1で形成され、LSB側ブロック（12）に対向
するスリット部（22）は、トラックパターンT9の幅に応
じて細いスリット幅D2で形成されると共に、トラックパ
ターンT5′及びT6のピッチ（360゜/16）で複数本設けら
れている。この場合、スリット幅D2は従来のスリット幅
Ｄと同様である。

（31）及び（32）は光センサ出力S1〜S9及びS5′を矩
形波にするための波形整形回路である。（33）及び（3
4）は公知のグレイバイナリ変換器であり、一方のグレ
イバイナリ変換器（33）は波形整形されたMSB側ブロッ
ク（11）からの光センサ出力S1〜S5を第１バイナリ信号
（41）に変換し、他方のグレイバイナリ変換器（34）は
波形整形されたLSB側ブロック（12）からの光センサ出
力S5′及びS6〜S9を第２バイナリ信号（42）に変換する
ようになっている。

（45）は第１バイナリ信号（41）のLSB（41L）と第２
バイナリ信号（42）のMSB（42M）との排他論理和をとっ
て補正パルスＰを生成するイクスクルーシブオア回路で
ある。

（50）は第１バイナリ信号（41）に補正パルスＰを加
算してミキシングを行なう加算回路であり、波形整形回
路（31）及び（32）、グレイバイナリ変換器（33）及び
（34）、並びにイクスクルーシブオア回路（45）と共に
信号処理部を構成している。又、加算回路（50）は、第
４図のように、第１バイナリ信号（41）のビット数（こ
の場合、５ビット）に対応する５段の加算器（51）〜
（55）から構成されている。

（60）は加算回路（50）及びグレイバイナリ変換器
（34）によって得られる所望ビット数Ｎ（＝９）のバイ
ナリ信号である。

次に、第１図〜第４図に示したこの発明の一実施例の
動作について説明する。

まず、MSB側ブロック（11）及びスリット部（21）に
よる光センサ出力S1〜S5は、波形整形回路（31）で波形
整形され、グレイバイナリ変換器（33）によりB1′〜B
5′のビットの第１バイナリ信号（41）となる。

このとき、スリット幅D1が例えば従来のスリット幅Ｄ
の約８倍（第２図参照）と大きいため、十分な光量が得
られて光センサ出力S1〜S5は大きくなるが、波形の変化
タイミングが特定できず、第１バイナリ信号（41）は誤
差を含んでいる。

一方、LSB側ブロック（12）及びスリット部（22）に
よる光センサ出力S5′及びS6〜S9は、波形整形回路（3
2）で波形整形され、グレイバイナリ変換器（34）によ
りB5〜B9の５ビットの第２バイナリ信号（42）となる。

このとき、スリット幅D2が十分細く形成されているた
め第２バイナリ信号（42）は高精度となり、又、スリッ
ト部（22）の本数が例えば３本と多いため十分な光量を
得ることができる。

こうして得られた各バイナリ信号（41）及び（42）の
うち、第１バイナリ信号のLSB（41L）及び第２バイナリ
信号のMSB（42M）は、イクスクルーシブオア回路（45）
を介して補正パルスＰとなり、第１バイナリ信号（41）
と共に加算回路（50）に入力される。

このとき、LSB（41L）とMSB（42M）とは、互いに約1/
4周期分だけ位相がずれており、補正パルスＰは両者の
位相差を表わしている。

加算回路（50）内の加算器（55）は、第１バイナリ信
号のB5′即ちLSB（41L）に補正パルスＰを加算し、この
加算結果をＳ端子から出力すると共に、MSB側に隣接す
る加算器（54）に対しキャリー信号をＣ端子から出力す
る。以下、各加算器（54）〜（51）は、第１バイナリ信
号（41）のB1′〜B4′に、LSB側に隣接する加算器から
のキャリー信号を順次加算し、加算結果を補正バイナリ
信号（41′）即ちバイナリ信号（60）のB1〜B4として各
Ｓ端子から出力する。

このミキシングの結果、LSB（41L）の波形はMSB（42
M）の波形と一致するように補正され、又、補正バイナ
リ信号（41′）は全て高精度に規正される。この補正バ
イナリ信号（41′）は４ビットのバイナリ信号B1〜B4と
して出力される。

一方、第２バイナリ信号（42）は、そのまま５ビット
のバイナリ信号B5〜B9として出力される。尚、第５ビッ
トのバイナリ信号B5は、補正バイナリ信号（41′）のも
の、又はと第２バイナリ信号（42）のもののいずれを適
用してもよいが、ここでは、第２バイナリ信号（42）の
B5をバイナリ信号（60）として出力している。

こうして、全体に同期のとれた９ビットB1〜B9のバイ
ナリ信号（60）が、分解能を損なうことなく高精度に取
得される。

又、第１バイナリ信号のLSB（41L）に対して第２バイ
ナリ信号のMSB（42M）が1/4周期分だけ位相がずれてい
るので、LSB（41L）に±45゜の位相誤差が生じても、補
正パルスＰにより確実に補正することができる。

尚、上記実施例では、LSB側ブロック（12）に対する
スリット部（22）の本数を３本として光量を従来の３倍
としたが、固定スリット（20）の全幅を大きくすれば、
任意の本数だけ形成することができ、更に光量を多くす
ることができる。

又、回転スリット（10）をMSB側ブロック（11）及びL
SB側ブロック（12）の２ブロックで構成したが、例えば
中間桁ビットを設けて３ブロック構成としてもよい。こ
の場合、固定スリット（20）を各ブロックに応じた３段
階のスリット幅で形成し、又、イクスクルーシブオア回
路及び加算回路を２段階構成として、LSB側から順次補
正パルスを生成してミキシングを行なうことは言うまで
もない。

［発明の効果］ 以上のようにこの発明によれば、回転スリットのトラ
ックパターンをMSB側ブロック及びLSB側ブロックの少な
くとも２つのブロックで構成して、LSB側ブロックから
得られた第２バイナリ信号のMSBにより、MSB側ブロック
で得られた第２バイナリ信号を補正するようにし、又、
固定スリットを、MSB側ブロックに対してはスリット幅
を大きくし、LSB側ブロックに対してはスリット幅を細
く且つ本数を増やして十分な光量を得るようにしたの
で、高分解能且つ高精度のアブソリュートエンコーダが
得られる効果がある。

【図面の簡単な説明】

第１図及び第２図はこの発明によるアブソリュートエン
コーダの回転スリット及び固定スリットをそれぞれ示す
平面図、第３図はこの発明によるアブソリュートエンコ
ーダの信号処理部を示すブロック図、第４図は第３図内
の加算回路を示すブロック図、第５図及び第６図は従来
のアブソリュートエンコーダの回転スリット及び固定ス
リットをそれぞれ示す平面図である。 （10）……回転スリット （11）……MSB側ブロック （12）……LSB側ブロック （20）……固定スリット （21）、（22）……スリット部 （41）、B1′〜B5′……第１バイナリ信号 （41′）、B1〜B5……補正バイナリ信号 （41L）、B5′……第１バイナリ信号のLSB （42）、B5〜B9……第２バイナリ信号 （42M）、B5……第２バイナリ信号のMSB （45）……イクスクルーシブオア回路 （50）……加算回路 （60）、B1〜B9……バイナリ信号 T1〜T9、T5′……トラックパターン Ｐ……補正パルス、D1、D2……スリット幅 尚、図中、同一符号は同一又は相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】同心的に配列された複数のトラックパター
   ンからなる回転スリットと、この回転スリットに対向配
   置された固定スリットと、前記回転スリット及び前記固
   定スリットを通した光の光量変化に基づいて複数ビット
   のバイナリ信号を生成する信号処理部とを備えたアブソ
   リュートエンコーダにおいて、 前記トラックパターンを、MSB側ブロック及びLSB側ブロ
   ックの少なくとも２つのブロックで構成すると共に、前
   記MBS側ブロックから得られる第１バイナリ信号のLSBに
   対して、前記LSB側ブロックから得られる第２バイナリ
   信号のMSBが1/4周期分だけ位相がずれるように形成し、 前記固定スリットを、前記MSB側ブロック及び前記LSB側
   ブロックに対してそれぞれ異なるスリット幅に形成する
   と共に、前記LSB側ブロックに対してはスリット部を複
   数本形成し、 前記信号処理部に、前記第１バイナリ信号のLSBと前記
   第２バイナリ信号のMSBとの排他論理和をとって補正パ
   ルスを生成するイクスクルーシブオア回路と、前記補正
   パルスを前記第１バイナリ信号に加算してミキシングす
   るための加算回路とを設け、 前記加算回路から出力される補正バイナリ信号及び前記
   第２バイナリ信号から前記バイナリ信号を得ることを特
   徴とするアブソリュートエンコーダ。