JPS6130206B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は複数のアプソリユートエンコーダを減
速歯車機構を介して結合し、任意に回転する軸の
回転数を計測できるようにした多段エンコーダに
係り、更に詳しくは、減速歯車機構の伝達誤差に
起因する計数の同期のずれを符号処理によつて同
期させるようになした多段エンコーダに関する。 従来、多回転結合の同期方式としてＶスキヤン
方式が知られている。 Ｖスキヤン方式は、パタンの読み取り素子を二
重に配し、低位のビツトの状態によつてその上位
のビツトの２つの読取り素子のいずれの側の素子
で読み取るかを回路的に選択する方式である。以
下、Ｖスキヤン方式の多回転エンコーダについて
一例を挙げ説明する。 第１図は従来より知られているＶスキヤン方式
の多回転エンコーダの一例を示す説明図である。 第１図に示す如く、ａは第１段のエンコーダの
純２進符号であり、Ｖ字形状に配置された７個の
読み取り素子ｂによつて読み取り可能になされて
いる。また、ｃは第２段のエンコーダの純２進符
号であり、Ｕ字形状に配置された８個の読み取り
素子ｄによつて読み取り可能になされている。 符号ａを有する第１段のエンコーダと符号ｃを
有する第２段のエンコーダとは減速歯車機構（図
示せず）により連結されており、第１段のエンコ
ーダは被測定物たる回転軸などに取り付けられ
る。そして、第２段のエンコーダで第１段のエン
コーダの回転数（＝被測定物の回転数）をカウン
トする。このため、第１段のエンコーダの１回転
により第２段のエンコーダの符号ｃが１ステツプ
だけ進む（図中、距離ｌだけ左方に１歩進する）
ように上記減速歯車機構の減速比が決定される。 すなわち、第２段のエンコーダが計数できる最
大回転数（＝計数容量）がｎならば（第２段エン
コーダは１回転360゜が符号ｃでｎ分割されてい
る）、減速歯車機構の減速比をこれと等しくｎと
する。また第１段のエンコーダの符号ａにおける
計数値０の領域ｅと最大計数値（フルカウント）
の領域ｆとの境界ｑと、同じく第２段のエンコー
ダの符号ｃにおける０計数値０の領域ｈと最大計
数値の領域ｉとの境界ｊとは初期設定ではそろえ
ておく。 Ｖスキヤン法は、第１段のエンコーダのフルカ
ウントと０カウントの境界ｑが第１段エンコーダ
の最下位の第１トラツクの符号を読み取る素子b₁
を通過するときに、第２段エンコーダの計数が確
実に１歩進するように工夫されている。これを以
下に説明する。 各読み取り素子ｂ，ｄについては、数の増加方
向側（図に向つて右側）の素子を進み素子、数の
減少方向側（図に向つて左側）の素子を遅れ素子
と名付けておく。符号ａ，ｃに於て斜線を施した
部分を１、他の部分を０とする。 読み取り素子の選定は次の如くなされる。ある
トラツクの素子の読み取り値が１であればその上
のトラツクの素子の読み取りに遅れ素子を選び、
反対にあるトラツクの素子の読み取り値が０であ
ればその上のトラツクでは進み素子を選ぶ。即
ち、第１図の状態にあつては、第１段エンコーダ
の第１トラツクの符号を読み取る素子b₁の読み取
り値が０であるから、第２トラツクの素子b₂₁，
b₂₂のうち右側の進み素子b₂₁が選ばれる。更に、
素子b₂₁の読み取り値が０であるから第３トラツ
クでも進み素子b₃₁が選ばれ、同様に第４トラツ
クも進み素子b₄₁が選定される。また、第１段エ
ンコーダの最上段の第４トラツクの素子b₄₁の読
み取り値により、第２段エンコーダの最下段の第
１トラツクの読み取り素子が選定される。 図示の場合には、素子b₄₁の読み取り値が０で
あるから、第２段エンコーダの第１トラツクでは
進み素子d₁₁が選ばれる。第２段エンコーダの第
２〜第４トラツクの読み取り素子の選定は第１段
エンコーダのときと同様である。 かくして、第１図に示す如き状況にあつては、
15個の素子ｂ，ｄのうち黒丸で示す素子b₁，
b₂₁，b₃₁，b₄₁，d₁₁，d₂₁，d₃₁，d₄₂を読み取り素
子として選ぶことになる。従つて、第１段エンコ
ーダの続みは２進表示で0000、第２段エンコーダ
の読みは0100（４回転）となる。 また、図示の直前の状態では、第１段エンコー
ダの符号ａは全体としてやや右方にあるから、逆
に読み取り素子ｂが、図中、黒点，で示すように
全体として左方にずれた位置にあるといえる。第
２段エンコーダには、第１段エンコーダの回転が
減速歯車機構により大幅に減速されて伝達される
ので、直前の状態も図示の状態とほぼ同じであ
る。 従つて、直前の状態では、第１段エンコーダの
符号ａの読み取りには図中、破線の丸で囲んだ素
子b₁，b₂₂，b₃₂，b₄₂が選定され、また、第１段エ
ンコーダの第４トラツクで選定された遅れ素子
b₄₂の読みは１であるから、第２段エンコーダの
第１トラツクでは遅れ素子d₁₂が選定され、以下
同様にして第２段エンコーダの選定素子は素子
d₂₂，d₃₂，d₄₁となる。それ故、結局、図示よりわ
ずか前の状態においては、第１段エンコーダの計
数値は1111となり、第２段エンコーダでは0011
（３回転）となる。 このように、Ｖスキヤン法では、パタンの読み
取り素子をパタンの特徴を利用してＶ字状に各ト
ラツクに２重に配し、下位のトラツクないしビツ
トの素子の読みから上位のトラツクの素子の一方
を選定するようにしているため、上記で見てきた
ように、読み取りの「あいまいさ」がなく、境界
ｑが第１段エンコーダの第１トラツクの符号を読
み取る素子b₁を通過するときに、同期して第２段
エンコーダの計数が正確に１歩進する。第１段エ
ンコーダと第２段エンコーダとを結合する減速歯
車のバツクラツシユなどにより、第１段エンコー
ダが１回転したときに、第２段エンコーダを正確
に１歩進させることは不可能であるが、Ｖスキヤ
ン法による読み取りでは、これを正確に読み取れ
ることができる。また、読み取り素子を各トラツ
クごとに１つずつ１列に配した場合の素子の配設
誤差や、符号の０領域と１領域との境界線の波打
ちにより、素子の読み取りに誤りが生じるが、こ
れら読取り誤差を除去でき、「あいまいさ」のな
い読み取りができる。 しかしながら、Ｖスキヤン方式では、「あいま
いさ」のない読み取りを可能とするために、読み
取りビツト数の約２倍（正確には、第１段エンコ
ーダの最下段トラツクの読み取り素子は１つなの
で、２倍−１）の読み取り素子を必要とし、この
ため回路が膨大になるなどの欠点がある。 本発明は以上の如き欠点に鑑み、これを有効的
に除去すべくなされたものである。 本発明の目的は、歯車のバツクラツシユ等によ
るエンコーダ間の回転伝達誤差に起因する計数の
同期のずれを符号処理によつて同期させるように
したことにより、回転伝達誤差を許容しつつ正確
な計数ができ、その製造の容易化が図れると共に
Ｖスキヤン法に比べ読み取り素子数を約半分に減
少でき、構造が簡単で低コストであり且つ信頼性
が高い多段エンコーダを提供することにある。 本発明は、総括的に述べれば、第Ｎ＋１段（以
下第２段という）に２^-1のビツトを有し、且つ
0.5の分解能を持つ単一距離符号のエンコーダを
使用し、第Ｎ段（以下第１段という）のエンコー
ダで発生する第１段の半回転毎にＨ（１ともい
う）とＬ（０ともいう）とを交番する符号を２^-2
ビツトとして、第２段の符号と単一距離的に重ね
合せ得るように歯車結合の位相を合せ、重ね合せ
で得られる合成単一符号の値に0.25を算術的に加
算し、整数部を第１段の回転数するようになした
多段エンコーダである。 以下に本発明の好適実施例を添付図面に従つて
詳述する。 第２図に示す如く、多段エンコーダは複数のエ
ンコーダからなり、図示の場合、３個のエンコー
ダＡ，Ｂ，Ｃより構成されている。各エンコーダ
Ａ，Ｂ，Ｃには夫々パタン１ａ，１ｂ，１ｃが形
成され、各段のエンコーダＡ，Ｂ，Ｃのパタン１
ａ，１ｂ，１ｃは単一距離符号（後述する）であ
ることが構成上便利である。しかし、最大計数値
と０計数値との間にマスキングを入れた符号（特
願昭51−100367号）を採用してもよい。各パタン
１ａ，１ｂ，１ｃの後方近傍にはスリツト２ａ，
２ｂ，２ｃが設置され、各スリツト２ａ，２ｂ，
２ｃ及びパタン１ａ，１ｂ，１ｃを挾む位置の光
源３ａ，３ｂ，３ｃと受光素子４ａ，４ｂ，４ｃ
とが夫々対峙して設けられている。各エンコーダ
Ａ，Ｂ，Ｃの中心部には夫々軸５ａ，５ｂ，５ｃ
が回転可能にパタン１ａ，１ｂ，１ｃに固定して
取り付けられ、各軸５ａ，５ｂ，５ｃの回転に伴
いパタン１ａ，１ｂ，１ｃが個別に回転し、受光
素子４ａ，４ｂ，４ｃに入る光を断続し、これに
よつて、軸５ａ，５ｂ，５ｃの回転角を符号化し
た電気信号に変換して取り出せることになる。第
１段のエンコーダＡと第２段のエンコーダＢと
は、軸５ａと軸５ｂとを減速用歯車列６，７，
８，９，１０，１１で連結することにより結合さ
れ、第２段のエンコーダＢと第３段のエンコーダ
Ｃとは、軸５ｂと軸５ｃとを減速用歯車列構１
２，１３，１４，１５，１６，１７で連結するこ
とにより結合されている。減速用歯車列６〜１１
の減速比は第２段のエンコーダＢの計数容量に等
しく、また減速用歯車列１２〜１７の減速は第３
段のエンコーダＣの計数容量に等しくとつてあ
る。 例えば、１：100の減速比で３個のエンコーダ
Ａ，Ｂ，Ｃを接続する場合、エンコーダＢはエン
コーダＡの回転数を０〜99で表示する。そして、
エンコーダＣはエンコーダＢの回転数を０〜99で
表示するが、エンコーダＡの回転数に換算する
と、０〜9900となる。従つて、エンコーダＢ，Ｃ
合せてエンコーダＡの回転数を０〜9999まで計数
できる。更にエンコーダＡの１回転を例えば100
分割したとすると、０〜9999・99回転までエンコ
ーダＡ，Ｂ，Ｃを使つて計数できることになる。
尚、図示例では３段結合の場合を示したが、本発
明では同様にして多数の段を結合することができ
る。 第１段のエンコーダＡの符号として用いられ得
るものを以下列挙する。 第５図に示す如き公知のグレイ符号を用いるこ
とができる。図中、横軸２４は順序数（ないし絶
対番地）、縦軸２５，２６は各ビツト（ないしト
ラツク）の重みで、２５は最小ビツトを２゜とし
た場合を示し、２６は最小ビツトを２^-2とした場
合を示す。 次に、第６図に示す如き単一距離10進符号（特
願昭51−100367号）を用いることもできる。図
中、横軸２７は順序数、縦軸２８は桁、縦軸２９
は各桁におけるビツトの重みである。この符号
は、当該桁（第６図では10゜の桁）の１つ上の桁
（10′の桁）の数が偶数か奇数かによつて当該桁の
１と０との読み方を違えることにより、桁上りに
際しても単一距離性が保たれるように工夫したも
のである。この符号と前記グレイ符号とはいずれ
も単一距離符号である。 ここに、単一距離符号とは、相隣接する符号間
で、いずれか１つのビツトしか、１と０の状態を
変化しない符号をいう。別言すると、順序数が１
歩進するときに、いずれか１つのトラツクの状態
が変化する符号をいい、例えば第６図において順
序数３の符号と順序数４の符号とでは2²のビツト
の状態のみ異なり、順序数９と10とでは10¹桁の
２゜ビツトの状態だけが異なる。これに対して、
第３図の純２進符号（図中、横軸１８は順序数、
縦軸１９，２０は各ビツトの重みで、１９は最小
ビツトを２゜とした場合を示し、２０は最小ビツ
トを２^-2とした場合を示す。）、あるいは第４図の
BCD符号（図中、横軸２１は順序数、縦軸２３
は桁、縦軸２２は各桁におけるビツトの重みであ
る。）においては、例えば順序数３の符号と順序
数４の符号とでは、2²，2¹，２゜の３ビツトの状
態が異なつている。このように単一距離符号で
は、順序数が１変化するときに１ビツトしか変化
しないので、遷移時の符号読み取りのあいまいさ
がないという利点がある。 第２段及び第３段のエンコーダＢ，Ｃの符号と
しては、第５図のグレイ符号が使われ（この場
合、最小ビツトの分解能を0.5として読み取
る。）、その他、次の如きものが用いられる。 第７図の縦軸３０の欄Ｎ＋１に示す如き単一距
離符号がエンコーダＢ，Ｃの符号として用いられ
る。 図中、縦軸３０はパタン発生に寄与するエンコ
ーダの段数、横軸３１は第Ｎ段のエンコーダの回
転数、横軸３２は第Ｎ＋１段のエンコーダの計数
の整数部の境界を示し、縦軸３３は第Ｎ段を考慮
して第Ｎ＋１段を読むときの各桁の分割を示し、
縦軸３４は各桁におけるビツトの重みを示す。 次に、第７図の符号を拡大図示した第７Ａ図に
基づき、Ｎ＋１欄の符号を第Ｎ＋１段のエンコー
ダに用い、Ｎ欄の符号を第Ｎ段のエンコーダで発
生する最粗の符号として用いた場合の同期方式に
ついて述べる。 第Ｎ＋１段のエンコーダと第Ｎ段のエンコーダ
とは、第Ｎ＋１段のエンコーダの計数容量に等し
い減速比の減速歯車により結合されている。第Ｎ
＋１段エンコーダは第Ｎ段エンコーダの回転数を
計数するカウンタであり、第Ｎ段エンコーダは副
尺として機能するものである。第７Ａ図（第７図
においても）には、第Ｎ段エンコーダの符号のう
ち、最も粗な符号ｓしか示していない（エンコー
ダの半回転で１と０とを交番する符号が最も粗な
符号である。） 図示の如く、第Ｎ＋１段エンコーダの単一距離
符号の整数部のうちの２゜のパタンは第Ｎ段のエ
ンコーダが２回転するごとに１と０とを交番す
る。一方、第Ｎ段から発生し得る最粗の符号は
0.5回転ごとに１と０とを交番する。そこで、第
Ｎ＋１段の整数部のパタンと第Ｎ段の最粗の符号
のパタンとを単一距離的に重ね合せるべく、第Ｎ
＋１段が１回転するごとに１と０とを交番するパ
タン、すなわち２^-1のビツトを第Ｎ＋１段のエン
コーダに設ける。そうすると、これら重ね合され
たパタンより第Ｎ段エンコーダの0.25回転で値が
変化する合成単一距離符号が得られる。これを次
に説明する。 第Ｎ＋１段エンコーダの整数部（２゜ビツト以
上）のパタンの境界p₀，p₁，p₂，p₃，……は、第
Ｎ段エンコーダの最大計数値と０計数値との境界
（r₂，r₄，r₆など）から第Ｎ段エンコーダが＋1/4
回転したところに位置している。また、第Ｎ＋１
段エンコーダの２^-1ビツトのパタンの境界q₁，
q₂，q₃……は、第Ｎ段エンコーダの最大計数値と
０計数値との境界（r₂など）から−1/4回転した
ところに位置している。従つて、第Ｎ＋１段エン
コーダの符号のパタンは、第Ｎ段エンコーダの
0.5回転毎に変化するようになつている。また、
第Ｎ段エンコーダの最粗符号のパタンの境界は、
r₁，r₂，r₃，r₄，……であり、第Ｎ段エンコーダ
の最大計数値（r₂，r₄，r₆…）と最大計数値の半
分のところ（r₁，r₃，r₅…）に位置している。そ
れ故、第Ｎ段エンコーダの１回転は、それぞれこ
れら符号の境界p₀，p₁……，q₁，q₂……，r₁，r₂
……により1/4回転ごとに４分割され（図中、破
線で示す。）、第Ｎ段エンコーダが１回転するごと
に４種類の符号が発生する。第Ｎ段エンコーダの
“０”の回転において発生する符号の下位３ビツ
ト（２゜，２^-1，２^-2ビツト）の読みは、グレイ
符号で000→000→001→011であり、これをバイナ
リ符号になおすと、000→000→001→010となり
（図中かつこ内に記す）、更にこれを計数値に直す
と、０→０→0.25（＝２^-2）→0.5（＝２^-1）の変
化となる。また、第Ｎ段エンコーダの“１”の回
転において発生する符号の下位３ビツトの読みは
グレイ符号で010→110→111→101となり、これを
バイナリ符号に直すと011→100→101→110とな
り、計数値では0.75→１→1.25→1.5と変る。ここ
で、000→000の初めの000は、符号の最大トラツ
ク（図示せず）のみが１で、他のトラツクが全て
０の状態であり、２番目の000は全てのトラツク
が０の状態を示す。 このように、重ね合せて得られる合成単一距離
符号は、0.25回転ごとに計数値が変化するが、こ
のうち第Ｎ段の最粗の符号の寄与によつて変化す
るのは、合成単一距離符号の計数値の末尾２桁が
０と0.25の境界（r₁，r₃など）にあるとき及び0.5
と0.75の境界（r₂，r₄など）にあるときである。
ところが、これら２つの境界に於て計数値に0.25
を算術加算し、小数点以下を切り捨てることで数
値が変化するのを調べると、０と0.25との境界で
は０＋0.25＝0.25で切り捨てにより０となり、
0.25＋0.25＝0.5で切り捨てて０となつて境界の両
側でともに０となつて変化しない。また、0.5の
ときは0.5＋0.25＝0.75で小数点以下の切り捨てて
０であり、0.75のときは0.75＋0.25＝１で小数点
以下切り捨てて１となり結局0.5から0.75になる
境界においてだけ数値が変化する。従つて、合成
単一距離符号の数値に0.25を加算し端数を除去す
るようにすれば第Ｎ段エンコーダの最大計数値と
０計数値との境界を横切るときに同期して、第Ｎ
＋１段のエンコーダによる第Ｎ段エンコーダの読
み取り値を正確に変えることができる。（符号の
最大値の状態に１を加算すると、オーバスケール
で０にもどるとする。） このような計数状態は歯車結合の位相合せが図
示の状態から少しずれても維持される。即ち、上
記のように符号を重ね合せているので、第Ｎ段エ
ンコーダと第Ｎ＋１段エンコーダとが、これらの
間を連結する歯車のバツクラツシユ等による回転
伝達誤差によつて第Ｎ段のエンコーダの±1/4回
転相当まで図示の状態より位相がずれたとして
も、第Ｎ段エンコーダの最大係数値と０計数値と
の遷移時に正確に同期して第Ｎ段エンコーダの回
転数を計数できる。例えば、回転伝達誤差により
第Ｎ段の±1/4回転相当第Ｎ＋１段エンコーダが
ずれた状態では、２゜ビツトの境界p₁が境界r₂ま
たは境界r₃に位置することにあるが、このように
第Ｎ＋１段エンコーダがずれても上記と同様にし
て正確な計数ができる。（ただし、第Ｎ段エンコ
ーダの±1/4回転以上ずれると、例えば境界p₁が
境界r₂より左方に位置するので、第１段エンコー
ダの最大計数値以前に第Ｎ＋１段エンコーダの２
゜ビツトが１となり第Ｎ段エンコーダが１回転し
たものと誤つて読みとつてしまう。この場合、新
たに２^-2のビツトの１と０とを読み違えて、１を
０、０を１として読み取るようにすれば上記の1/
４回転以下のずれと同様に取りあつかえるので同
期はとれる。）また、第Ｎ段エンコーダの最粗の
符号ｓのパタンは正確に半回転ごとに変化する必
要はなく、ほぼ半回転ごとに変化すればよい。例
えば正確に1/2分割でなく0.4：0.6の割合で分割
してもよい。この場合、回転伝達誤差の許容範囲
が第Ｎ段のエンコーダの±1/4回転相当よりも狭
まるだけで、技術的に可能ならば問題ない。この
ようにすると、、トラツクの符号を直接利用でき
て経済的な場合がある。 このように、歯車のバツクラツシユ等による回
転伝達誤差が第Ｎ段エンコーダに換算してその±
1/4回転相当まで許容されるので、本発明エンコ
ーダの製造は容易なものとなる。更に、２^-2のビ
ツトの読み取り方を回路選択により読み違えるこ
とも可能にすると、結合の位相合せは全く気にし
なくてもよいことになる。即ち、0.25に限らず
0.75の算術加算によつて0.25の境界で整数部を変
化させてもよい。更に、エクセスコードの利用で
座標原点をずらせ、０の算術加算や0.5の算術加
算によつて同様の操作を行ない得ること、あるい
は0.25のかわりに0.3を算術加算しても同じ効果
のあることは勿論である。 次に、第１段と第２段と第３段のエンコーダの
関係づけについて述べる。 (1‐A) 第１段エンコーダの計数値はそのまま読
み取る。 (1‐B) 第１段エンコーダの読み取りの最大値と
０との境界に一方の境界が一致してほぼ半回転
毎に変化する最粗の符号をつくる。 (2‐A1) 第２段エンコーダの符号の分解能を0.5
とする。即ち、第１段エンコーダの0.5回転毎
に変化する符号とする。 (2‐A2) 第２段エンコーダの符号と第１段エンコ
ーダの最粗の符号とが単一距離的に結ばれるよ
うに位相合せをして歯車結合する。 (2‐A3) 重ね合された符号により合成符号をつく
る。 (2‐A4) 合成符号の計数値に0.25を加算し、端数
を切り捨てて第１段エンコーダの回転数の出力
信号とする。 (2‐B) 読み取りの最大値と０との境界に一方の
境界が一致してほぼ半回転毎に変化する最粗の
符号をつくる。 (3-A1) 第３段エンコーダの符号の分解能を0.5
とする。 (3‐A2) 第３段エンコーダの符号と第２段エンコ
ーダの最粗の符号と単一が距離的に結ばれるよ
うに位相合せをして歯車結合する。 (3‐A3) 重ね合せた符号より合成符号をつくる。 (3‐A4) 合成符号の計数値に0.25を加算し、端数
を切り捨てて第２段エンコーダの回転数の出力
信号とする。 更に、第４段エンコーダを接続するときは、第
３段エンコーダの読み取りの最大値と０との境界
に一方の境界が一致してほぼ半回転毎に変化する
最粗の符号をつくり、以下同じことを繰り返す。 なお、第７図の符号は第１０図中、アにおける
符号を示す。また、第８図に示す合成BCD符号
は、第７図に示す如き合成単一距離符号を前述の
第６図についての説明の方法に従つて変換したも
のであり、第１０図中のイに於ける符号を示す。 図中、横軸３５は第Ｎ段のエンコーダの回転
数、横軸３６は第Ｎ＋１段のエンコーダの計数の
整数部の境界を示し、縦軸３７は桁、縦軸３８は
各桁のビツトの重みを示す。上述した通り、横軸
３５の１桝内で４種類の計数値が発生し、この計
数値に0.25を算術加算した値の整数部は横軸３５
の座標の値と一致する。第５図の0.25の重みで読
みとるグレイ符号は第９図に於て、ウに於ける符
号を示し、第５図の26の重みで読みとるグレイ符
号は第９図に於て、エに於ける符号を示す。又、
第３図に置いて19の重みで示すバイナリ符号は第
９図に於て、オに於ける符号を示し、第３図で20
の重みで示すバイナリ符号は第９図に於てカに於
ける符号を示す。 上述の符号処理方法を、以下の計算論理回路を
用いて説明する。 第９図に示す如き演算処理回路は、８ビツトの
第５図の如きグレイ符号のエンコーダを２台結合
した場合に用いられるものである。第１段エンコ
ーダ３９は１回転の間に０〜255の値を分解能１
で計数し128回転まで回転し得る。第２段エンコ
ーダ４０は１回転の間に０〜127.5の値を分解能
0.5で計数し、１回転しか出来ない。第１段エン
コーダ３９のグレイ符号は、第１２図に詳示する
如きグレーバイナリ変換回路４１でバイナリ符号
に変換される。バイナリ符号に変換するのは、読
み取つた符号の数値に算術加算するためであり、
グレイ符号のままでは加算演算ができないのでバ
イナリ符号に直す。このうち、２^-1のビツト４２
は、第１段エンコーダ３９で発生する最粗のパタ
ーンとして第２段エンコーダ４０のグレイ符号に
重み２^-2のビツトとなるように重ね合され、合成
符号を作る。第２段エンコーダ４０のこの合成さ
れたグレイ符号は、同様に、グレイバイナリ変換
回路４３で合成バイナリ符号に変換される。この
合成バイナリ符号のうち２^-1と２^-2のビツトを次
の表１に詳示する如き論理積素子４４に入力す
る。

【表】 論理積素子４４の出力の重みを１とすると、そ
の出力は合成バイナリ符号の小数点以下の数値に
0.25を加算し、小数点以下の端数を切り捨てた値
と一致する。かくして、論理積素子４４の出力と
合成バイナリ符号の整数部とを加算器４５で加算
すると、丁度、第２段エンコーダ４０の符号に第
１段エンコーダ３９の最粗のビツトを重ね合せ、
0.25を算術加算して小数点以下を切り捨てること
と同じになる。従つて、第２段エンコーダ４０の
演算処理後の出力４６は、第１段エンコーダ３９
の符号の変化に完全に同期して変化し、第１段エ
ンコーダ３９の回転数を計数した値となる。 また、第１０図に示す如き演算処理回路は、単
一距離10進符号のエンコーダを２台結合した場合
に用いられるものである。すなわち、第Ｎ段エン
コーダ４７は100回転し得るものでそのパタンと
しては第６図に示す如き符号を用い、1/2回転毎
に交番する符号は第１０図５３の信号で、第７図
の２^-2の欄に示す如く、デイジタルコンパレータ
５５で発生する。 第Ｎ＋１段エンコーダ４８は１回転するのみ
で、そのパタンとしては、第７図に縦軸３０のＮ
＋１の欄に示す如き符号を用いることとする。
夫々の符号の構成を詳細に検討すると、同一桁の
中では上の桁が偶数の場合にはグレイ符号と同じ
構成であり、上の桁が奇数の場合でも第１１図に
詳示する如き統一回路４９を介してみるとグレイ
符号と同じになるように構成してある。 第Ｎ段エンコーダ４７及び第Ｎ＋１段エンコー
ダ４８ともに10進２桁の場合を例示している。第
Ｎ段エンコーダ４７の10゜の桁の４ビツトは10²
の桁を０と解釈し、グレイ符号で構成されてお
り、第１２図に詳示する如きグレイバイナリ変換
回路５０に直接入力される。第Ｎ段エンコーダ４
７の10⁰の桁の４ビツトは第１１図に詳示する如
き統一回路４９に入り、10¹の桁が偶数か奇数か
による制御入力５１によつてグレイ符号に統一さ
れ、グレイバイナリ変換回路５０に入つてバイナ
リ符号に変換される。かくして得られる第Ｎ段エ
ンコーダ４７からのBCD符号５２は１回転の間
に０〜99の値をとる。半回転に１と０とを交番す
る最粗のビツト５３は、BCD符号５２の10¹の桁
と比較値５４とをデイジタルコンパレータ５５に
入力し、10¹の桁の値が比較値５４よりも大きい
ときに１になるようにして得ることができる。 同様にして、第Ｎ＋１段エンコーダ４８の出力
の処理については、10¹の桁をそのままグレイバ
イナリ変換回路５０に入れ、バイナリ符号に変換
する。10⁰の桁のうち２^-1のビツトはそのまま、
他のビツトは統一回路４９を介してグレイバイナ
リ変換回路５６に夫々入力し、バイナリ符号に変
換する。グレイバイナリ変換回路５０，５６の出
力符号は、第８図に示す如き合成BCD符号の状
態にある。この符号の値に0.25を加算し、小数点
以下の端数を切り捨てる操作は、第９図に示す如
き演算処理回路の場合の説明と同じ手順である。
すなわち、２^-1，と２^-2のビツトを論理積素子４
４に入力してその出力の重みを１とし、加算器５
７によつて合成BCD符号の整数部と加算する。
第Ｎ段エンコーダ４７の符号変化と完全に同期す
る回転数の計数値５８は、１回転の間に０〜99の
値をとる。尚、第Ｎ段と第Ｎ＋１段の結合に、更
に第Ｎ＋２段エンコーダを結合して計数の同期を
とる場合の計算論理回路は、例えば第１０図に於
て第Ｎ段エンコーダ４７と第Ｎ＋１段エンコーダ
４８との間で設けた回路５３，５４，５５と全く
同様の回路５９，６０，６２を第Ｎ＋１段と第Ｎ
＋２段の間に設け、第Ｎ＋１段に設けた回路（４
９，５０，５６，４４，５７と同じもの）を第Ｎ
＋２段に設ける。言かえればデイジタルコンパレ
ータ５５は５９に対応し比較値５４は６０に対応
するという具合にして第Ｎ＋１段エンコーダ４８
に第Ｎ＋２段エンコーダの計算論理回路を積み上
げていく。 なお、第１１図に示す統一回路４９の機能は、
第６図に２８でしめす各桁毎の４ビツトを処理
し、上の桁が偶数ならば入力と出力は変化せずグ
レイ符号のまま出力し、上の桁が奇数ならば出力
がグレイ符号となるように符号変化を生じさせ
る。論理素子６１の働きは、次の表２に示す如
く、排他的論理和である。

【表】 また、第１２図に示すグレイバイナリ変換回路
４１，４３，５０，５６の機能はグレイ符号の入
力をバイナリ符号に変換するもので、規則的な回
路である。従つて、同じ規則で回路を継足すこと
により、いくらでも処理ビツｓ数を増すことがで
きる。第９図における回路４１は８ビツト処理、
回路４３は９ビツト処理、第１０図における回路
５０は４ビツト処理、回路５６は６ビツト処理で
ある。 尚、前記実施例では光学メデイアに関する多段
エンコーダについて説明したが、本発明では磁気
式、ブラシ式等の多段エンコーダにも適用でき
る。 また尚、前記実施例では演算処理回路を用いる
場合について説明したが、本発明では計算機を用
いてソフトウエアで処理しても同じ結果を得るこ
とができる。 以上の説明で明らかな如く本発明によれば、次
の如き効果を発揮する。 (1) 第２段のエンコーダに２^-1のビツトを追加
し、符号処理によつて第１段と第２段のエンコ
ーダの同期を図るようにしたことにより、歯車
のバツクラツシユ等による回転伝達誤差が第１
段エンコーダの±1/4回転相当まで許容される
こととなり、製造が容易である。 (2) Ｖスキヤン方式に比べ、読み取り素子数、ア
ナログ回路数が半分で済み、構造が簡単で且つ
コストが低いものにできる。 (3) 更に、符号処理回路を回転検出器から離れた
所に設置する場合、その回路と検出器との間に
渡される配線数がＶスキヤン方式に比べて半分
で済むため、取りあつかいが容易で且つ経済的
である。例えば、1000分割のエンコーダを1000
回転まで検出するに必要な検出回路数は、Ｖス
キヤン方式の場合47回路であるのに対し、本発
明の方式の場合合25回路であることから明らか
なことである。この差の影響は、コストのみで
なく、殊にダムの水位の遠隔制御における配線
等を考えると、システムの信頼性にも及ぶこと
である。

【図面の簡単な説明】

第１図は従来より知られているＶスキヤン方式
の多回転エンコーダの一例を示す説明図、第２図
は本発明に係る多段エンコーダの一実施例を示す
斜視図、第３図は公知のエンコーダに用いられる
２進符号を示す説明図、第４図は公知のエンコー
ダに用いられるBCD符号を示す説明図、第５図
は本発明に係る多段エンコーダに用いられる第Ｎ
段のエンコーダの符号の実施例を示す説明図、第
６図は本発明に係る第Ｎ段のエンコーダの符号の
他の実施例を示す説明図、第７図は本発明に係る
多段エンコーダに用いられる第Ｎ＋１段エンコー
ダの符号の一実施例を示す説明図、第７Ａ図は同
部分拡大図、第８図は第７図の符号を符号変換回
路によりBCD符号に変換したときの説明図、第
９図は本発明に係る多段エンコーダに用いられる
演算処理回路の一実施例を示す回路図、第１０図
は本発明に係る多段エンコーダに用いられる演算
処理回路の他の実施例を示す回路図、第１１図は
第１０図中に使用される統一回路を示す回路図、
第１２図は第９図及び第１０図中に使用されるグ
レイ符号をバイナリ符号に変換する回路を示す回
路図である。 図中、Ａ，Ｂ，Ｃはエンコーダ、６，７，８，
９，１０，１１，１２，１３，１４，１５，１
６，１７は歯車、３９，４７は第Ｎ＋１段のエン
コーダ、４０，４８は第Ｎ段のエンコーダであ
る。

Claims (1)

【特許請求の範囲】
1. １ 複数のエンコーダを歯車で結合し、任意に回
   転する軸の回転数を計測する多段結合エンコーダ
   において、第Ｎ段のエンコーダと第Ｎ＋１段のエ
   ンコーダとを第Ｎ＋１段の計数容量に等しい減速
   比の歯車で結合し、第Ｎ＋１段のエンコーダのパ
   タンを単一距離符号とし、該符号を第Ｎ段のエン
   コーダの0.5回転毎に変化する符号となし、第Ｎ
   段のエンコーダに、第Ｎ段のエンコーダの符号の
   最大計数値と０計数値との境界に一方の境界が一
   致し、第Ｎ段のエンコーダのほぼ半回転毎に変化
   する粗な符号を形成し、該符号と上記第Ｎ＋１段
   のエンコーダの符号とを重ね合せた符号が第Ｎ段
   のエンコーダの0.25回転毎に変化する符号となる
   ように第Ｎ段のエンコーダと第Ｎ＋１段のエンコ
   ーダとを位相を合わせて上記歯車で結合し、第Ｎ
   段のエンコーダが上記最大計数値から０計数値に
   遷移する際に上記重ね合せた符号の計数値の整数
   部が１つ大きくなるように、重ね合せた符号の計
   数値に１以下の所定値を算術加算し、該算術加算
   された計数値の小数点以下を切り捨てたものを第
   Ｎ段のエンコーダの回転数として読みとり、第１
   段のエンコーダの回転数を、第２段のエンコーダ
   の上記読み取り値と、第２段と第２段以降のエン
   コーダとの間の計数容量の積にそれぞれ当該の段
   エンコーダの読み取り値を掛けたものとの和とし
   て求めて、上記軸の回転数を計測するようになし
   たことを特徴とする多段エンコーダ。