JP3309875B2 - エンコーダ分周回路 - Google Patents
エンコーダ分周回路Info
- Publication number
- JP3309875B2 JP3309875B2 JP15956393A JP15956393A JP3309875B2 JP 3309875 B2 JP3309875 B2 JP 3309875B2 JP 15956393 A JP15956393 A JP 15956393A JP 15956393 A JP15956393 A JP 15956393A JP 3309875 B2 JP3309875 B2 JP 3309875B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- pulse
- encoder
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はロータリエンコーダが出
力する２相パルスを入力して符号とパルス値に変換する
符号判別回路と、前記符号判別回路が出力するパルス値
を前記符号によりカウントアップ／ダウンカウントして
出力するカウンタとを備え、前記カウンタが出力したカ
ウント値を分周比によって分周する、サーボ制御装置の
エンコーダ分周回路に関する。
力する２相パルスを入力して符号とパルス値に変換する
符号判別回路と、前記符号判別回路が出力するパルス値
を前記符号によりカウントアップ／ダウンカウントして
出力するカウンタとを備え、前記カウンタが出力したカ
ウント値を分周比によって分周する、サーボ制御装置の
エンコーダ分周回路に関する。
【０００２】
【従来の技術】従来、この種のエンコーダ分周回路は、
一例を図２に示すように、まず、エンコーダからの出力
パルスＡ，Ｂを符号判別回路１で符号Ｃとパルス数Ｄに
分ける。次いでパルス数Ｄをカウンタ２で符号Ｃによっ
てアップ／ダウンカウントする。このパルス数のカウン
ト値に応じてカウントアップダウン選択回路５で分周比
Ｅによってパルス変換して分周するようになっていた。
カウントアップダウン選択回路５としては、ＢＲＭ（Bi
nary Rate Multiplier）が使用されている。
一例を図２に示すように、まず、エンコーダからの出力
パルスＡ，Ｂを符号判別回路１で符号Ｃとパルス数Ｄに
分ける。次いでパルス数Ｄをカウンタ２で符号Ｃによっ
てアップ／ダウンカウントする。このパルス数のカウン
ト値に応じてカウントアップダウン選択回路５で分周比
Ｅによってパルス変換して分周するようになっていた。
カウントアップダウン選択回路５としては、ＢＲＭ（Bi
nary Rate Multiplier）が使用されている。
【０００３】
【発明が解決しようとする課題】上述した従来のエンコ
ーダ分周回路ではＢＲＭによって分周比のパターンとし
て分周しているので、エンコーダが出力する一定パルス
数に対応する分周間隔が必ずしも均等にならず、サーボ
制御装置で位置決め等を行うと位置エラーとなるという
欠点がある。本発明の目的は、分周間隔が均等に得られ
て、サーボ制御における位置決め等で位置エラーを起さ
ないエンコーダ分周回路を提供することである。
ーダ分周回路ではＢＲＭによって分周比のパターンとし
て分周しているので、エンコーダが出力する一定パルス
数に対応する分周間隔が必ずしも均等にならず、サーボ
制御装置で位置決め等を行うと位置エラーとなるという
欠点がある。本発明の目的は、分周間隔が均等に得られ
て、サーボ制御における位置決め等で位置エラーを起さ
ないエンコーダ分周回路を提供することである。
【０００４】
【課題を解決するための手段】本発明のエンコーダ分周
回路は、カウンタが出力するカウント値に分周比を乗算
して出力する乗算器と、前記乗算器の出力値が小数点以
下の端数を有するとき、１＞Ｎ＞０であるオフセット値
Ｎを前記端数値に加算し、合算値が１以上であれば前記
出力値の整数値に１を加算して出力する加算器を有す
る。
回路は、カウンタが出力するカウント値に分周比を乗算
して出力する乗算器と、前記乗算器の出力値が小数点以
下の端数を有するとき、１＞Ｎ＞０であるオフセット値
Ｎを前記端数値に加算し、合算値が１以上であれば前記
出力値の整数値に１を加算して出力する加算器を有す
る。
【０００５】
【作用】乗算器の出力値の端数値にオフセット値を加算
して１以上であれば整数値に１を加算するので、端数が
加算値に反映されて分周間隔の均等化ができ、サーボ制
御における位置エラーが解消される。
して１以上であれば整数値に１を加算するので、端数が
加算値に反映されて分周間隔の均等化ができ、サーボ制
御における位置エラーが解消される。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明のエンコーダ分周回路の一実
施例の構成ブロック図である。このエンコーダ分周回路
は符号判別回路１とカウンタ２と乗算器３と加算器４で
構成されている。符号判別回路１はエンコーダ（不図
示）から出力されたパルスＡとＢを入力して符号Ｃとパ
ルスＤとに分けて出力する。カウンタ２はパルスＤのパ
ルス数を符号Ｃによってアップ／ダウンカウントする。
乗算器３はカウンタ２のカウント値と分周比Ｅを入力し
て掛け合わせて出力する。加算器４は乗算器３の出力値
（カウント値×分周比）のうち、小数点以下の端数にオ
フセット値Ｎを加算して、合算値（端数＋Ｎ）が１以上
であれば、出力値の整数値に１を加算してカウントアッ
プ／カウントダウンパルスとして出力する。すなわち、
例えば分周比Ｅ＝２００００／３２７６８パルス、オフ
セット値Ｎ＝１６３８４／３２７６８パルスとしたと
き、エンコーダから１パルス入力したときは、 １×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝０．６１＋０．５ ＝１．１１ となり、小数点以下の端数値は０．６１なので端数値＋
オフセット値＝１．１１は１以上の値なので１を出力
し、２パルス入力したときは、 ２×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝１．２２＋０．５ ＝１．７２ となり、端数値＋オフセット値＝０．２２＋０．５＝
０．７２となるので、整数値１をそのまま出力する。
て説明する。図１は本発明のエンコーダ分周回路の一実
施例の構成ブロック図である。このエンコーダ分周回路
は符号判別回路１とカウンタ２と乗算器３と加算器４で
構成されている。符号判別回路１はエンコーダ（不図
示）から出力されたパルスＡとＢを入力して符号Ｃとパ
ルスＤとに分けて出力する。カウンタ２はパルスＤのパ
ルス数を符号Ｃによってアップ／ダウンカウントする。
乗算器３はカウンタ２のカウント値と分周比Ｅを入力し
て掛け合わせて出力する。加算器４は乗算器３の出力値
（カウント値×分周比）のうち、小数点以下の端数にオ
フセット値Ｎを加算して、合算値（端数＋Ｎ）が１以上
であれば、出力値の整数値に１を加算してカウントアッ
プ／カウントダウンパルスとして出力する。すなわち、
例えば分周比Ｅ＝２００００／３２７６８パルス、オフ
セット値Ｎ＝１６３８４／３２７６８パルスとしたと
き、エンコーダから１パルス入力したときは、 １×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝０．６１＋０．５ ＝１．１１ となり、小数点以下の端数値は０．６１なので端数値＋
オフセット値＝１．１１は１以上の値なので１を出力
し、２パルス入力したときは、 ２×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝１．２２＋０．５ ＝１．７２ となり、端数値＋オフセット値＝０．２２＋０．５＝
０．７２となるので、整数値１をそのまま出力する。
【０００７】３パルス以下、このような処理をしてカウ
ントアップ／ダウンパルスとして出力する。出力された
カウントアップ／ダウンパルスは、Ａ、Ｂ相の二相パル
スのエンコーダパルス形態に変換して分周が完了する。
この分周回路では、カウンタの出力したパルスカウント
値に分周比を乗算したとき、端数を無視せずにオフセッ
ト値を加算した値が１以上の場合に１を整数値に加算し
てカウントアップ／ダウンパルス値とするので、分周間
隔の不均等を生じない。本実施例のエンコーダ分周回路
では、パルス値と分周比の乗算値の端数にオフセット値
を加算して整数値に反映するので、端数の無視による影
響がなく、分周誤差が軽減される。
ントアップ／ダウンパルスとして出力する。出力された
カウントアップ／ダウンパルスは、Ａ、Ｂ相の二相パル
スのエンコーダパルス形態に変換して分周が完了する。
この分周回路では、カウンタの出力したパルスカウント
値に分周比を乗算したとき、端数を無視せずにオフセッ
ト値を加算した値が１以上の場合に１を整数値に加算し
てカウントアップ／ダウンパルス値とするので、分周間
隔の不均等を生じない。本実施例のエンコーダ分周回路
では、パルス値と分周比の乗算値の端数にオフセット値
を加算して整数値に反映するので、端数の無視による影
響がなく、分周誤差が軽減される。
【０００８】
【発明の効果】以上説明したように本発明は、乗算値の
端数にオフセット値を加算して整数値に反映することに
より、端数が無視されることによる分周の誤差を最小に
抑えることができるので、サーボ制御における分周間隔
の不均等がなく、位置検出エラーが防止できるという効
果がある。
端数にオフセット値を加算して整数値に反映することに
より、端数が無視されることによる分周の誤差を最小に
抑えることができるので、サーボ制御における分周間隔
の不均等がなく、位置検出エラーが防止できるという効
果がある。
【図１】本発明のエンコーダ分周回路の一実施例の構成
ブロック図である。
ブロック図である。
【図２】エンコーダ分周回路の従来例の構成ブロック図
である。
である。
１ 符号判別回路 ２ カウンタ ３ 乗算器 ４ 加算器 Ａ、Ｂ 出力パルス Ｃ 符号 Ｄ パルス Ｅ 分周比 Ｎ オフセット値
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/00 - 5/62 G01B 7/00 - 7/34 G01B 11/00 - 11/30 G01P 1/00 - 3/80 H03K 23/00 101
Claims (1)
- 【請求項１】 ロータリエンコーダが出力する２相パル
スを入力して符号とパルス値に変換する符号判別回路
と、前記符号判別回路が出力するパルス値を前記符号に
よりアップ／ダウンカウントして出力するカウンタとを
備え、前記カウンタが出力したカウント値を分周比によ
って分周する、サーボ制御装置のエンコーダ分周回路に
おいて、 前記カウント値に分周比を乗算して出力する乗算器と、 前記乗算器の出力値が小数点以下の端数を有するとき、
１＞Ｎ＞０であるオフセット値Ｎを前記端数値に加算
し、合算値が１以上であれば前記出力値の整数値に１を
加算して出力する加算器を有することを特徴とするエン
コーダ分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15956393A JP3309875B2 (ja) | 1993-06-29 | 1993-06-29 | エンコーダ分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15956393A JP3309875B2 (ja) | 1993-06-29 | 1993-06-29 | エンコーダ分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0712588A JPH0712588A (ja) | 1995-01-17 |
| JP3309875B2 true JP3309875B2 (ja) | 2002-07-29 |
Family
ID=15696466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15956393A Expired - Fee Related JP3309875B2 (ja) | 1993-06-29 | 1993-06-29 | エンコーダ分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309875B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1953567A3 (en) * | 2007-01-25 | 2010-09-22 | Yamatake Corporation | Counting device, distance meter, counting method, and distance measuring method |
| JP4781294B2 (ja) * | 2007-02-13 | 2011-09-28 | 株式会社日立ハイテクノロジーズ | パターン形成装置及びこれらを用いた表示用パネル製造方法 |
| CN115864914B (zh) * | 2023-02-17 | 2023-07-21 | 广州匠芯创科技有限公司 | 一种任意正交脉冲分频输出方法、系统、装置与存储介质 |
-
1993
- 1993-06-29 JP JP15956393A patent/JP3309875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712588A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3789393A (en) | Digital/analog converter with amplitude and pulse-width modulation | |
| US3967271A (en) | Digital shaft encoder circuit for scales | |
| JP3309875B2 (ja) | エンコーダ分周回路 | |
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| KR930002719B1 (ko) | 인코더 출력의 정확도를 증가시키는 방법 및 장치 | |
| US3930144A (en) | Digital function fitter | |
| US3662160A (en) | Arbitrary function generator | |
| US3995267A (en) | Digital to analog converter with system gain insensitivity | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| US3733475A (en) | Digital pulse sequence divider | |
| SU849468A1 (ru) | Пересчетное устройство | |
| JP3121854B2 (ja) | アブソリュート信号発生方法 | |
| JPS5914928B2 (ja) | 線表示信号発生装置 | |
| JP2908080B2 (ja) | 可変分周回路 | |
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| JPS601581B2 (ja) | サ−ボ機構における速度検出装置 | |
| SU826343A1 (ru) | Умножитель частоты следования периодических импульсов | |
| SU966847A1 (ru) | Умножитель частоты импульсов | |
| US4438393A (en) | Phase-metering device | |
| SU1151999A1 (ru) | Устройство дл воспроизведени дробно-рациональных функций | |
| SU1298831A1 (ru) | Умножитель частоты следовани импульсов | |
| SU1288693A1 (ru) | Устройство дл возведени в квадрат | |
| JP3163244B2 (ja) | 多位相補間を用いてパルス幅をディジタル値に変換する回路 | |
| RU2001429C1 (ru) | Параллельный сигнатурный анализатор | |
| JPS6227036Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |