JP2525824B2 - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JP2525824B2
JP2525824B2 JP62196315A JP19631587A JP2525824B2 JP 2525824 B2 JP2525824 B2 JP 2525824B2 JP 62196315 A JP62196315 A JP 62196315A JP 19631587 A JP19631587 A JP 19631587A JP 2525824 B2 JP2525824 B2 JP 2525824B2
Authority
JP
Japan
Prior art keywords
mask
resist
lead frame
resist layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62196315A
Other languages
English (en)
Other versions
JPS6441251A (en
Inventor
和彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP62196315A priority Critical patent/JP2525824B2/ja
Publication of JPS6441251A publication Critical patent/JPS6441251A/ja
Application granted granted Critical
Publication of JP2525824B2 publication Critical patent/JP2525824B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIC,LSI等の半導体チツプを固定するのに用い
るリードフレームの製造方法に関する。
〔従来の技術〕
従来より半導体チツプを樹脂モールドで一体化して複
数ピンを突設した半導体装置の組立てには、金属製のリ
ードフレームが用いられている。このリードフレームは
薄い金属板をプレスで打ち抜いたり、エツチングなどに
よつて形成されており、その形状は第4図に示すよう
に、半導体チツプ1を取り付ける矩形のタブ2をその4
隅において支持するタブリード3とタブ2の周縁に内端
を臨ませる複数のフインガ4と、これらフインガ4及び
タブリード3の外端を支持する枠部5と、枠部5の両側
縁に沿つて定間隔に設けられたスプロケツト孔6とから
なつている。
このようなリードフレーム10を用いて半導体装置を組
み立てるには、まずタブ2上に半導体チツプ1を取り付
けた後、半導体チツプ1の各電極とこれに対応するフイ
ンガ4の内端をワイヤあるいはワイヤを用いず直接に接
続し、その後矩形枠部5の内側領域を合成樹脂でモール
ドし半導体チツプ1を被覆し、次いで枠部5を切除し、
フラツトリードあるいはインライン型の半導体装置を得
るのである。
ところで、上記の半導体装置にあつてはリードフレー
ム10のフインガ4と半導体チツプ1の電極との接続作業
が極めて困難なものである。最近のように半導体装置の
ピン数、即ちリードフレーム10のフインガ4の数が増加
し、しかも小型化によつて隣接するフインガ4の間隔が
小さく、フインガ4自身の幅も細くなつてくると、接続
作業の能率,確実性は製品コストに対して無視できない
ものとなつている。そのため、第5図に示すように、シ
リコン7上に形成されたアルミニウム電極8がシリコン
表面に形成された保護膜9より薄く、半導体チツプ1の
内方に形成されているものに対しては、従来よりこの電
極8と接続されるフインガ4の先端にはバンプ4aを設け
て接触を確実に行うようにしている。しかし、近年にお
いて多数ピンの半導体装置が要求されてくると、フイン
ガの幅はますます細いものとならざるを得ず、上記バン
プの形成が困難となつてきている。
これらの欠点を解消し、製造が容易で、微細な部分が
成形できる方法として、最近、電鋳技術を用いたリード
フレームの開発がなされている。
第6図(a)〜(g)は電鋳技術を用いたリードフレ
ームの製造方法を説明する工程図である。
まず、第6図(a)に示すように、ポリイミド,ポリ
エステル等の樹脂材の表面にアルミニウム,銅,ステン
レス等の導電性の金属膜が形成されたベース材11の前記
金属膜の表面に第1のレジスト層12が塗布される。この
レジスト層12の塗布に際しては、ベース材11の塗布面が
予め剥離処理が施されている。
次に、第6図(b)に示すように、レジスト層12の表
面にバンプ形成用のマスク13がセット(即ちマスキン
グ)され、この状態でマスク13の上方向から露光が行な
われる。マスク13は、バンプの形成希望部分のみが非透
光にされ、他の部分が透明にされている。また、レジス
ト層12は紫外線の照射を受けることによって硬化する材
料が用いられている。したがって、露光により、マスク
13の透明部13aの直下のレジスト層部分が硬化し、透光
部13bの直下のレジスト層部分が未硬化のまま残され
る。
次に、第6図(c)に示すように、レジスト層12の未
硬化部分を除去し、この部分より露出するベース材11の
表面をエツチングして凹部を形成し、このエツチング部
に金メッキを施す。ついでベース材11の表面に残されて
いるレジスト層12を除去する。エツチング部に形成され
た金メッキがバンプ14となる。
次に、第6図(d)に示すように、ベース材11のバン
プ14の形成面に第2のレジスト層15が塗布される。
次に、第6図(e)に示すように、リード部形成用の
マスク16が装着される。このマスク16は、リード形成部
分のみが非透光にされ、他の部分は透明にされている。
この状態で第6図(b)の場合と同様に紫外光により露
光すると、マスク16の透明部の直下のレジスト層15が硬
化し、非透光部の直下のレジスト層部分は未硬化とな
る。この未硬化部分はベース材11の表面から除去され、
硬化部分のレジスト層15のみが残される。
次に、第6図(f)に示すように、レジスト層15以外
のベース材11及びバンプ14の表面に銅材によるリード部
17を電鋳する。この電鋳により、バンプ14がリード部17
に接続される。
さらに第6図(g)に示すように、バンプ付きのリー
ド部17、すなわちインナーリードをベース材11から剥離
する。なお、第6図の説明では、1対のリードの製造工
程について述べたが、第4図に示したように、半導体チ
ツプ1の電極数に対応して多数個が同時に作成される。
このようにして作られたリードフレームは、多数電極
に対応することが可能になる。
〔発明が解決しようとする問題点〕
しかし、前述したようなレジスト層と非レジスト層を
ベース材上に形成して電鋳する種々の従来のリードフレ
ーム製造方法にあっては、リード部形成用マスクがベー
ス材に対し最適な位置にセットされる必要があるが、特
にマスクがフィルム状である場合第7図に示す如く、セ
ット時に浮き上がりがあると、この部分が露光時にピン
ボケとなり最悪時には、結果として形成されたリード部
が隣接部に接触する。
これを防止するために、マスクの上面に透明ガラス板
等から成る押え板を載置する手段もとられているが、こ
の載置はマスクをベース材に正確に位置合せをした後に
行なわれるものであるため、押え板の載置時にマスクの
位置がずれたり、マスクやベース材に傷を付ける恐れが
ある。また、マスクの位置ずれが生じた場合、再度マス
クの位置合せを行なわねばならず、作業効率を低下させ
る要因となっている。
さらに、リードを最良の状態で形成するためには、マ
スク面に対し垂直方向から露光用の光を照射する必要が
あるが、先にマスクの位置合せをマスク上方から視認し
たのち、露光装置をマスク上方に移動する操作順序をと
るため、露光装置をマスクに対し最適位置にセットでき
ない場合が生じる不具合がある。
本発明は、上記従来技術の実情に鑑みてなされたもの
で、リード形成用マスクの位置合せ及び密着化が簡単に
行なえるようにしたリードフレームの製造方法の提供を
目的とする。
〔問題点を解決するための手段〕
上記問題点を解決するため本発明は、表面を導電性に
したベース材に所定パターンのレジスト層を形成する工
程と、 その非レジスト部に電鋳金属層を形成する工程とを含
むリードフレームの製造法において、 リード用パターンの形成されたマスクが底面側にセッ
トされ、側面側より位置確認用光線又はレジスト硬化用
光線が導入されると共に上面側が位置確認用窓にされた
プリズムを、前記レジスト層の形成されたベース材に位
置合せして載置し、 この状態で前記レジスト硬化用光線を導入してレジス
ト部及び前記非レジスト部を形成することを特徴として
いる。
〔作用〕
マスクが底面に貼着されたプリズムは、その上面から
レジスト層を視認できるため、ベース材に対し容易にマ
スクの位置合わせができる。かつプリズムを介してレジ
スト硬化用の光線を導入できるため、プリズムを移動さ
せることなく位置合せと露光を行なうことができる。
〔実施例〕
以下、図面を参照して本発明の実施例を詳述する。
第1図は本発明方法を実現する装置の構成図であり、
第2図は本発明に係るプリズム装置の斜視図(天地逆に
して図示)である。
プリズム装置20は、第2図のようにプリズム21と該プ
リズム21の底面に貼着するなどしてセットされたリード
用マスク22とより成り、第6図(d)の工程でレジスト
層15を形成ののち、マスク16に代えてセットされるもの
である。したがって、プリズム装置20はベース材11に対
し移動自在に配設され、かつ、1つの側面からレジスト
硬化用光線(例えば、紫外線)および位置合せ用光線
(例えば、白熱光)が発生部23から作業状態に応じて入
射可能にされている。さらに、プリズム装置20は、作業
者が位置合せ時にプリズム21の上方からのぞき見ること
ができるように構成されている。尚、上方からではな
く、正面から見ることができるように、反射機構をプリ
ズム上面に設けるようにしてもよい。
プリズム装置20は、第3図に示すようにレジスト層15
のように第2のレジスト層15上に載置される。先ず発光
部23より位置確認用光線を発光させ、この光をプリズム
21で反射させてマスク22面を照明しながらプリズム装置
20を前後左右に微動させて、マスク22の位置合せをす
る。
次に、発光部23からレジスト硬化用光線を発光させ、
レジスト層15に硬化部と非硬化部を形成する。非硬化部
を除去することにより、第6図(f)に示すように、硬
化したレジスト層15のみが残され、レジスト層15の除去
部にリード17の電鋳を行なうことができる。
またプリズム21の底面にマスク22を密着状にセットし
ており、第7図に示したような浮き上がり現象は生じな
い。このため、露光はレジスト層15に対し理想的に行な
われ、露光不良を生じることがなく、隣接のリードに接
触する等の状態を招くことがない。
さらに、マスク22の位置合せののち、プリズム装置20
を移動させることなく、続けて露光を行なうことができ
るため、バンプ14をリード17の中心線上に位置させるこ
とができる。この結果、半導体チツプの電極に対する圧
着荷重をいずれのリードに対しても一定に付与できるた
め、電極に対する接続不良を無くし、信頼性を向上させ
ることができる。
〔発明の効果〕
以上説明した通り、本発明によれば、表面を導電性に
したベース材に所定パターンのレジスト層を形成する工
程と、 その非レジスト部に電鋳金属層を形成する工程とを含
むリードフレームの製造法において、 リード用パターンの形成されたマスクが底面側にセッ
トされ、側面側より位置確認用光線又はレジスト硬化用
光線が導入されると共に上面側が位置確認用窓にされた
プリズムを、前記レジスト層の形成されたベース材に位
置合せして載置し、 この状態で前記レジスト硬化用光線を導入してレジス
ト部及び前記非レジスト部を形成するようにしたため、
ベース材に対しマスクの位置ずれを生じさせることなく
レジスト部及び非レジスト部を形成し正確に所定位置に
リード部を形成することができ、製品の不良率を低減し
信頼性を向上させることができる。
さらに従来のように露光装置の移動装置等が不要にな
るため、作業性が向上し、かつ露光用の光がマスクに対
し垂直方向から与えられるため、露光不良を生じさせる
ことが無い。
【図面の簡単な説明】
第1図は本発明方法を実現する位置合せ及び露光装置の
構成図、第2図は第1図に示すプリズム装置の斜視図、
第3図は第1図の装置の使用例を示す斜視図、第4図は
リードフレームの平面図、第5図は従来のリードフレー
ムの接続状態を説明するための拡大断面図、第6図
(a)〜(g)はリードフレームの従来の製造方法を説
明する工程図、第7図は従来のリードフレーム製造方法
による露光不良発生原因を示す説明図である。 11……ベース材、12……第1のレジスト層、14……バン
プ、15……第2のレジスト層、17……リード部、20……
プリズム装置、21……プリズム、22……マスク、23……
発光部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】表面を導電性にしたベース材に所定パター
    ンのレジスト層を形成する工程と、 その非レジスト部に電鋳金属層を形成する工程とを含む
    リードフレームの製造法において、 リード用パターンの形成されたマスクが底面側に装着さ
    れ、側面側より位置確認用光線又はレジスト硬化用光線
    が導入されると共に上面側が位置確認用窓にされたプリ
    ズムを、前記レジスト層の形成されたベース材に位置合
    せして載置し、 この状態で前記レジスト硬化用光線を導入してレジスト
    部及び前記非レジスト部を形成することを特徴とするリ
    ードフレームの製造方法。
JP62196315A 1987-08-07 1987-08-07 リ−ドフレ−ムの製造方法 Expired - Lifetime JP2525824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62196315A JP2525824B2 (ja) 1987-08-07 1987-08-07 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62196315A JP2525824B2 (ja) 1987-08-07 1987-08-07 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS6441251A JPS6441251A (en) 1989-02-13
JP2525824B2 true JP2525824B2 (ja) 1996-08-21

Family

ID=16355768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62196315A Expired - Lifetime JP2525824B2 (ja) 1987-08-07 1987-08-07 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JP2525824B2 (ja)

Also Published As

Publication number Publication date
JPS6441251A (en) 1989-02-13

Similar Documents

Publication Publication Date Title
US6225205B1 (en) Method of forming bump electrodes
US5405809A (en) Semiconductor device, an image sensor device, and methods for producing the same
JP4508064B2 (ja) 半導体装置用配線基板の製造方法
KR100618213B1 (ko) 반도체 장치 및 그 제조 방법
JPH06252151A (ja) 半導体チップバンプの製造方法
JP2009182068A (ja) 配列用マスク及びその製造方法
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
JP2525824B2 (ja) リ−ドフレ−ムの製造方法
JP5531172B2 (ja) リードフレーム及びその製造方法
JP2003264359A (ja) 立体回路基体の製造方法
KR100335546B1 (ko) 지지바에 기초한 반도체 디바이스 제조 방법
JP2001033634A (ja) スタンパの製造方法
JP2567866B2 (ja) 半導体装置
JP2532496B2 (ja) 半導体装置の実装方法
JP2521417B2 (ja) 電鋳方法
US6540927B2 (en) Semiconductor packaging part and method producing the same
JP4507473B2 (ja) リードフレームの製造方法
JPH05297401A (ja) 回路基板の接続方法
JPH10270504A (ja) タブテープ及びその製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH0656862B2 (ja) 半導体装置の製造方法
JP2515698B2 (ja) 並列リ―ド群ユニットの製造法
JPH05291430A (ja) 半導体チップの実装構造
JP2012019236A (ja) 配列用マスク
JPH02209741A (ja) 半導体装置の実装方法