JP2515698B2 - 並列リ―ド群ユニットの製造法 - Google Patents

並列リ―ド群ユニットの製造法

Info

Publication number
JP2515698B2
JP2515698B2 JP34442193A JP34442193A JP2515698B2 JP 2515698 B2 JP2515698 B2 JP 2515698B2 JP 34442193 A JP34442193 A JP 34442193A JP 34442193 A JP34442193 A JP 34442193A JP 2515698 B2 JP2515698 B2 JP 2515698B2
Authority
JP
Japan
Prior art keywords
parallel
lead
base material
photosensitive resist
lead group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34442193A
Other languages
English (en)
Other versions
JPH07176665A (ja
Inventor
悦四 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP34442193A priority Critical patent/JP2515698B2/ja
Publication of JPH07176665A publication Critical patent/JPH07176665A/ja
Application granted granted Critical
Publication of JP2515698B2 publication Critical patent/JP2515698B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は液晶部品、半導体部品
等の電子部品の接点群への接触手段として用いられる並
列リード群ユニットの製造法に関し、殊に既知の光印刷
・メッキ法を利用した並列リード群ユニットの製造法に
係る。
【0002】
【従来の技術】液晶部品等の端縁に並列配置した接点群
を例えば配線基板に接続する場合、絶縁材から成る製品
基盤表面にリード群を並列して形成したリード群ユニッ
トを用い、このリード群ユニットの一端を上記接点群に
加圧接触させると共に、同他端と配線基板の配線パター
ンの端縁に並列配置した接点群とを導線にて結線する等
して上記接続を行なっている。
【0003】このように、液晶部品や半導体部品の電子
部品を配線基板に接続する場合、或いはこれら電子部品
間を接続する場合の接続媒体として上記並列リード群ユ
ニットが汎用されている。
【0004】従来、上記並列リードユニット群は薄い金
属板に蝕刻法(エッチング法)を用いることにより不要
部を除去(腐蝕抜去)し、並列パターンを形成してい
た。
【0005】
【発明が解決しようとする問題点】然るに、上記蝕刻法
(エッチング法)は残留されたリードの断面形状に不揃
いを生じがちであり、母材の抜き縁(相手側部品と接触
するリードの頂面縁部)にテーパが生成され接触面積を
減殺する問題点を有している。
【0006】近年リードピッチは益々微少ピッチとなる
傾向にあり、従ってリード巾は益々限定されるから、上
記蝕刻法では製造困難となるか、又は製造できたとして
も信頼性が確保し難い状況にある。
【0007】
【問題点を解決するための手段】この発明は上記問題点
を有効に解決する並列リード群ユニットの製造法を適用
するものであり、その手段として、ベース材表面に並列
リード群をメッキ成長させ、このリード群をベース材か
ら製品基盤に転着する工程を含む並列リード群ユニット
の製造法を提供するものである。
【0008】又この発明は、ベース材表面の感光レジス
ト層にマスクを介して光照射することにより、感光レジ
スト部と非感光レジスト部とを交互に並列して形成し、
一方のレジスト部を除去することにより残留レジスト部
によってベース材表面に並列状に突出した隔壁を形成
し、この各隔壁間の溝を導電材で埋めた後隔壁を除去し
て、ベース材表面に導電材によるリード群パターンを形
成し、このリード群パターンを上記ベース材から製品基
盤に転着し、よって上記並列リード群ユニットを形成す
るようにしたものである。
【0009】上記リード群パターンの各リードはその端
部を製品基盤より遊離し撓み弾性を有する接片を形成し
電子部品の接点部との加圧接触に供する。
【0010】
【作用】この発明は既知の光印刷・メッキ法の原理を利
用した並列リード群ユニットの製造法であり、蝕刻法を
利用した製造法に比べ、極小ピッチのリード群ニットを
高精度で製造することができ、各リードの接触面積を微
細にして有効に確保できる。
【0011】よって電子部品の接点群の極小ピッチ化に
有効に対処するリード群ユニットの提供が可能である。
【0012】
【実施例】以下この発明を図1乃至図12に示した一具
体例に基き説明する。
【0013】この発明はベース材1表面に並列リード1
5群をメッキ成長させ、このメッキ成長させたリード1
5群をベース材1から製品基盤17に転着して並列リー
ド群ユニットを製造することを基本思想としている。
【0014】図1に示すように、上記光印刷を施す基材
として表面にメッキに対し剥離性を有する導電膜2を形
成したベース材1を準備する。
【0015】上記ベース材1は代表例としてガラス材で
あり、他にセラミック等の絶縁材の使用が可能である。
【0016】又ベース材は後工程のメッキにおいて通電
可能な金属材にて形成することができる。
【0017】ベース材1として金属材を用いる場合、そ
の表面に上記導電膜2を形成せず、メッキに対し剥離性
を有する金属材を用いるか、又は金属材から成るベース
材1の表面にメッキに対し剥離性の良好な導電膜2を形
成する。
【0018】上記導電膜2はITO膜(インジューム,
ティン,オキサイド)やクローム等の導電材の使用が可
能である。
【0019】上記導電膜2はスパッタリング,蒸着等に
よるコーティングにより形成する。
【0020】次に、図2に示すように、上記ベース材1
の表面、即ち導電膜2の表面に感光レジスト層3を形成
する。
【0021】この感光レジスト層3は所要の厚みを有す
る感光フィルムをベース材表面に貼布するか、又はホト
レジストを一回又は重ね塗りにて塗布し、100〜20
0μm程度の厚みに成層する。
【0022】次に図3に示す如く帯状に延在する透光部
4と非透光部5とを交互に並列して形成したマスク6で
上記感光レジスト層3を覆い、図4に示すように光8を
照射して上記透光部4と非透光部5の並列配置に応じた
感光レジスト部と非感光レジスト部とを形成する。
【0023】上記マスク6は図3のBに示すように透光
性を有する合成樹脂フィルムの表面に例えば黒色の着色
ストライプ部と非着色ストライプ部を交互に並列して形
成し、着色ストライプ部を前記非透光部5とし、非着色
ストライプ部を前記透光部4とする。
【0024】この透光部4又は非透光部5は後工程のリ
ード群を形成するため、リード群と寸法及びピッチにお
いて一致させる。
【0025】上記透光部4と非透光部5の何れをリード
群形成に供するかは感光レジスト層3がポジ形かネガ形
かによって決定する。
【0026】又図3のBに示すように並列リード群を形
成するための透光部4群(又は非透光部5群)の両端は
帯状の透光部7(又は非透光部)にて相互に連結する。
【0027】尚上記非透光部5は光を完全に遮断するこ
とのみを意味せず、透光部4より透光性の低い半透光部
をも意味している。
【0028】次に図5に示すように、図4の工程で形成
された感光レジスト部(又は非感光レジスト部)を溶剤
にて除去し、残留せる非感光レジスト部(又は感光レジ
スト部)により上記ベース材表面から並列して突出する
多数の隔壁9を形成すると共に、各隔壁9間にリード形
成用の溝10を並列して形成する。
【0029】この溝10は上記感光レジスト部の除去に
よって形成されたものであり、図5のBに示すように並
列せる溝10群の両端には前記透光部7と対応する感光
レジスト部の除去によって形成された連結溝11を有
し、この連結溝11と上記リード形成用の溝10とは相
互に連通したパターン形成がなされる。
【0030】図5のCに示すように、上記各隔壁9の頂
面12は平面であり、側面13は頂面12から基部へ向
け末広がりに傾斜する傾斜平面であり、その全体断面形
状が台形を呈して、ベース材1の表面、即ち導電膜2の
表面に並列保持されている。
【0031】次に図6に示すように上記導電膜2に電圧
を加えながら、上記溝10,11の内底面に露出してい
る導電膜部表面に導電材14をメッキし、これを溝1
0,11内で成長させる。
【0032】斯くして溝10,11を導電材14で埋
め、リード群パターンを形成する。
【0033】上記導電材14は後工程で導電膜2より剥
離可能な金属であればその種類を問わずその一例として
クロームメッキによる。
【0034】図6のCに示すように、上記溝10内を埋
めるリード群形成用の導電材14は、溝10の開口面よ
り超えない厚みに設定する。これによってリードのエッ
ジをシャープにし転着面の平面度を向上する。
【0035】又図6のDに示すように、上記溝10内を
埋めるリード群形成用の導電材14は溝10の開口面を
超える厚みに設定し、溝10の開口面を超える導電材部
分を溝10を隔絶する前記隔壁9の頂面の縁に達するよ
うにし、これによりリードの転着面積の増大を図る。
【0036】次に図7のA,Bに示すように、上記隔壁
9を剥離剤にて除去することにより、残留せる導電材1
4によりベース材表面、即ち導電膜2の表面から並列し
て突出するリード群を形成する。15は各リードを示
す。
【0037】この各リード15は連結溝11を埋めた導
電材14によりその両端を連結しリードフレーム16を
形成する。
【0038】次に上記図7で形成したリード15群を図
8,図9に示すように、ベース材1から製品基盤に転着
する。
【0039】図8,図9はこの製品基盤17を例示して
おり、これについて説明すると、図8のA,Bに示すよ
うにベース材1の表面に支持されたリード15群を横断
するように絶縁材から成る連結材18を接着する。
【0040】この連結材18はリード15群の一端側と
他端側に離間して複数個所を横断するように配設する。
【0041】この連結材18は例えば熱膨張係数の小さ
なガラスやセラミックが適当である。
【0042】更に上記連結材18に保持基盤19を接着
する。この保持基盤19はリード群を実際の部品として
使用する場合のユニットとなり、用途に応じ種々の形
状、構造が採用される。
【0043】この保持基盤19は例えばプラスチック成
形品等の絶縁材にて形成する。
【0044】又上記製品基盤17は連結材18を用い
ず、保持基盤9を直接リード15群に接着することがで
きる。
【0045】而して図10に示すように上記製品基盤1
7を接着した後、ベース材1を除去する。即ち、ベース
材1の導電膜2からリード群を剥離し製品基盤17への
転着を行なう。このため導電膜2はメッキに対し剥離性
を富有する材質にする。
【0046】次に図11のA,Bに示すように、上記リ
ード15群の両端に連結されたリードフレーム16を切
除し、各リード15を互いに分離する。
【0047】このリードフレーム16の切除は上記リー
ド15群の転着を行なう前に行なっても良い。
【0048】上記各リード15の表面には全体又は両端
接触部に導電性の良好な、例えばニッケルメッキや金メ
ッキを施す。
【0049】この発明の実施例として、図10,図11
に示すように、上記各リード15の一端又は両端を上記
製品基盤17から遊離させ、この遊離端で弾性接片20
を形成する。
【0050】前記のように各リード15はIC等の接点
部に加圧接触させる必要があり、上記弾性接片20の形
成によりこれら接点部との弾力的な接触圧を確保する。
【0051】以上によって並列リード群ユニットが形成
される。
【0052】上記リード群は屈曲形を呈し、この屈曲形
はベース材1の表面形状によって形成される。即ち曲げ
加工を要せずに上記光印刷・メッキ法により所要形状を
与えることができる。
【0053】図12はリード群パターンを平面に形成
し、他方前記保持基盤19をヒンジ21を介して回動可
能な構造にし、この回動によりリード15群を屈曲又は
平亘に付形し使用に供するようにしている。
【0054】上記並列リード群ユニットはその一端を液
晶やICの接点部に加圧接触され、他端は導線を介して
配線基板に接続するか、又は各リード15の端部を配線
基板の配線パターン表面に加圧接触するか、又は配線パ
ターン表面にハンダにて接着する。
【0055】又上記リード群ユニットでICを搭載する
ソケットを形成することができる。
【0056】
【発明の効果】この発明は光印刷・メッキ法の利用によ
り、従来提供されていたリード群ユニットの問題を抜本
的に解決することができるリード群ユニットを提供し、
現場の要求に適切に応えることを可能とした。
【0057】即ち、リード群ユニットは近年益々狭小ピ
ッチ化する傾向にあり、従来の蝕刻法では対応できない
実情にある。
【0058】この発明はリード群を極小ピッチにして且
つ高精度にすることができ、各リードの接触面をリード
を微細化しつつ有効に確保でき、当該分野における課題
に適切に対応することができるものである。
【0059】又上記性能を有するリード群ユニットの製
造が容易で、極めて安価に提供できる利点を有する。
【図面の簡単な説明】
【図1】ベース材の側面図である。
【図2】感光レジスト層を形成したベース材の側面図で
ある。
【図3】Aは上記感光レジスト層をマスクで覆った状態
のベース材側面図、Bはマスク平面図、Cはベース材に
マスクを設置した状態を示す斜視図である。
【図4】図3の感光レジスト層に光照射した状態を示す
ベース材側面図である。
【図5】Aは感光レジスト部を除去し並列隔壁を形成し
た状態を示すベース材断面図、Bは同平面図、Cは隔壁
の拡大断面図である。
【図6】Aは上記感光レジスト部を除去した溝内を導電
材で埋めた状態を示すベース材断面図、Bは同平面図、
C,Dは溝内を埋める導電材の厚みを夫々例示する拡大
断面図である。
【図7】Aは非感光レジスト部を除去し上記導電材によ
るリード群パターンを形成した状態を示す断面図、Bは
同リード群パターンの平面図である。
【図8】Aはリード群パターンに連結材を接着した状態
を示す側面図、Bは同平面図である。
【図9】上記連結材に製品基盤を形成する保持基盤を接
着した状態を示す側面図である。
【図10】リード群パターンをベース材から上記保持基
盤に転着した状態を示す側面図である。
【図11】Aは上記リード群パターンのフレームを切除
した状態を示す側面図、Bは同平面図である。
【図12】製品基盤の他例を示す並列リード群ユニット
の側面図である。
【符号の説明】
1 ベース材 2 導電膜 3 感光レジスト層 6 マスク 9 感光レジスト部の除去によって形成された非感
光レジスト部から成る隔壁 10 上記隔壁間に形成されたリード形成用の溝 14 導電材 15 上記導電材から成るリード 17 製品基盤

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】ベース材表面に並列リード群をメッキ成長
    させ、このリード群をベース材から製品基盤に転着する
    工程を有することを特徴とする並列リード群ユニットの
    製造法。
  2. 【請求項2】下記の乃至の工程を有する並列リード
    群ユニットの製造法 ベース材表面に感光レジスト層を形成し、透光部と非
    透光部とを交互に並列して形成したマスクを介して上記
    感光レジスト層に光照射し、上記透光部及び非透光部の
    並列配置に応じた感光レジスト部と非感光レジスト部と
    を交互に並列して形成する、 上記感光レジスト部(又は非感光レジスト部)を除去
    し、残留せる非感光レジスト部(感光レジスト部)によ
    り上記ベース材表面から並列して突出する多数の隔壁を
    形成する、 上記各隔壁間に並列して形成された溝内において導電
    材をメッキ成長させる 、上記隔壁を除去し残留せる導電メッキ材によりベー
    ス材表面から並列して突出するリード群を形成する、 上記リード群をベース材から製品基盤に転着する。
  3. 【請求項3】上記各リードの少なくとも一端を上記製品
    基盤より遊離し、この遊離端で弾性接片を形成する請求
    項1又は2記載の並列リード群ユニットの製造法。
JP34442193A 1993-12-17 1993-12-17 並列リ―ド群ユニットの製造法 Expired - Fee Related JP2515698B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34442193A JP2515698B2 (ja) 1993-12-17 1993-12-17 並列リ―ド群ユニットの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34442193A JP2515698B2 (ja) 1993-12-17 1993-12-17 並列リ―ド群ユニットの製造法

Publications (2)

Publication Number Publication Date
JPH07176665A JPH07176665A (ja) 1995-07-14
JP2515698B2 true JP2515698B2 (ja) 1996-07-10

Family

ID=18369130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34442193A Expired - Fee Related JP2515698B2 (ja) 1993-12-17 1993-12-17 並列リ―ド群ユニットの製造法

Country Status (1)

Country Link
JP (1) JP2515698B2 (ja)

Also Published As

Publication number Publication date
JPH07176665A (ja) 1995-07-14

Similar Documents

Publication Publication Date Title
JP2552902B2 (ja) 相互接続形成方法
US7288729B2 (en) Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH10256416A (ja) 配線基板における導電バンプの構造
JP2002118138A (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにicチップ表面への絶縁層付角柱状バンプの製造方法
US20050266690A1 (en) Manufacture of probe unit having lead probes extending beyond edge of substrate
KR0183635B1 (ko) 피이크형 유전성 댐을 갖는 장치 및 그 제조방법
JP2515698B2 (ja) 並列リ―ド群ユニットの製造法
US5120591A (en) Conductive pattern board and method for producing the same
JPH0362927A (ja) 半導体装置およびその製造方法
JP2003043064A (ja) 接触子製造用金型及びその製造方法並びに接触子の製造方法
JP2699951B2 (ja) 電子部品の接続構造及び製造方法
US6274822B1 (en) Manufacture of semiconductor connection components with frangible lead sections
JPH10116861A (ja) キャリアテープ、及びキャリアテープ製造方法
US4741101A (en) Contact device
JP4245365B2 (ja) 多層基板の製造方法およびそれを用いた回路装置の製造方法
JP3003344B2 (ja) 突起電極の形成方法
US6317974B1 (en) Methods for creating wear resistant contact edges
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JPH1167838A (ja) バンプ付電子部品の製造方法
US4701767A (en) Magnetic recording head and method for manufacturing
KR100447495B1 (ko) 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법
JP2521417B2 (ja) 電鋳方法
JP2004087575A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2567866B2 (ja) 半導体装置
JPS5986232A (ja) 電子回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees