JPS5986232A - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JPS5986232A
JPS5986232A JP57196551A JP19655182A JPS5986232A JP S5986232 A JPS5986232 A JP S5986232A JP 57196551 A JP57196551 A JP 57196551A JP 19655182 A JP19655182 A JP 19655182A JP S5986232 A JPS5986232 A JP S5986232A
Authority
JP
Japan
Prior art keywords
wires
electrodes
pattern
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57196551A
Other languages
English (en)
Inventor
Ichiro Notake
野武 一郎
Saburo Nakajima
三郎 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57196551A priority Critical patent/JPS5986232A/ja
Publication of JPS5986232A publication Critical patent/JPS5986232A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は基板上に設Gノられた電極間を導体細線を用い
て結線してなる電子回路装置の改良に関する。
[発明の技術的前傾] 従来、電子回路装置、例えばチップ状半導体集積回路(
以下ICチップという)やチップ状の抵抗、コンデンサ
を回路基板上に配置してなるハイブリッド形の集積回路
装置にあっては、回路基板上に接着剤によって止着した
ICチップの電極と、回路基板上に形成された回路パタ
ーンの電極間を25μφ程度の金線やアルミニウム線等
の金属細線によって接続してなる構成のものが知られて
いる。
[背景技術の問題点] しかしながら、このようなハイブリッド形の集積回路装
置にあっては、ICチップの電極と回路パターンの電極
間が長くなる場合があり、金PAIIll線間の接触が
生じて装置の正常な動作を確保し難い場合が生じる欠点
がある。
しかも、回路パターンのレイアウト上ICデツプの電極
ど回路パターンの電極間には別の回路パターンが配置さ
れる場合もあり、このような場合にはさらに金属細線が
長くなって、金属細線間の接触のみならず金属細線のた
れさがりによる別の回路パターンとの接触が生じ易くな
り、大ぎなトラブルを引き起こし易い難点がある。
なお、このような金属細線間の接触や金属細線と回路パ
ターン間の接触を防止するために、金属細線を含めたI
Cチップ全体を合成樹脂によってモールドする方法も提
案されているが、合成樹脂はその硬化時における熱収縮
が大きく、また経時的にも変形し易いので、金属細線の
断線や金属細線と電極との接続が切れる事故が生じ易い
欠点がある。
そのため、合成樹脂の材質のみならず金属細線の材質や
構造を慎重に選定して実施しなければならず、実施化が
困難である。
し発明の目的] 本発明はこのような従来の欠点を解決するためになされ
たもので、基板上に設けられた電極間を結線りる導体細
線の接触や断線を防止した構造の簡単な安価な電子回路
装置の提供を目的とする。
[発明の概要] この目的を達成づるために本発明は、基板に設けられた
電極間を導体細線で接続してなる電子回路装置において
、イの電極間における基板に固着部材が塗布され、この
固着部材によって前記細線が固着されてなることを特徴
とりる。
[発明の実施例] 以下本発明の詳細を図面を参照して説明づる。
第1図Jjよび第2図は本発明の電子回路装置の〜実施
例を示1断面図および平面図である。図において絶縁性
の回路基板1の一主面には、後述するICチップ5と接
続される回路パターン2が従来公知の方法により形成さ
れており、端部が電極3となっている。
回路基板1の所定の位置には接着剤4によってICチッ
プ5Jが止着されており、ICチップ5の外部電極6と
前記回路パターン2の電極3間がアルミニウム線等にに
る金属細線7でワイA7ボンデイング接続されている。
ICチップ5の一側面とこの側面に対向りる回路パター
ン2の間には別の回路パターン8が形成され−U d3
す、金属細線7はこの回路パターン8上方を跨、ぐよう
に張架されている。
この回路パターン8上にはエポキシ樹脂9が帯状に塗布
されており、このエポキシ樹脂9によって回路パターン
8上方の金属細線7がその中央部で固着されCいる。
その結果、電極3.6間を接続する金属細線7は、隣り
合う金属細線7どうじの接触や下方の回路パターン8と
の接触が防止され、さらに、熱変化等の環境変化による
金属細線7の伸縮に対しても露出部分の湾曲、変形によ
つ【金属細線7と電極3.6との接続点にストレスが加
わりにくく、正確かつ安定した回路動作が確保される。
なお、この金属細線7を固着するエポキシ樹脂9は他の
電極3.6間において塗布することも可能であり、エポ
キシ樹脂9としても、ICチップ5を止着する接着剤4
やその他従来公知の固着部材が選定可能であるが、金属
細線7を腐食させ難くかつ弾性的に固着することの可能
な材料が好ましい。
第3図および第4図は本発明の電子回路装置の他の実施
例を示す断面図および平面図である。
この実施例においては、回路パターン2.2′の形成さ
れた回路基板1.1′を、保持板10上に電極3.3′
が対向するように連接し−(固着し、電極3.3′間を
金属細線7で接続Jるとともに、回路基板1.1′の連
接部分にエポキシ樹脂9を塗布して金属細線7を固着す
る構造となっている。
このように、別々の回路基板1.1′に形成された回路
パターン2.2′の電極3.3′間を金属細線7によっ
て接続する場合にあっても、エポキシ樹脂9によって金
属細線7を固着すれば、金属細線7間の接触が防止づる
ことかできるうえ、回路基板1.1′間の動きも抑える
ことが可能となつC1機械的強度の向上に寄与づること
ができる。
なお、本発明の実施にあたっては、回路基板1上に止着
したICデツプ5の電極6と回路基板1上に形成した回
路パターン2の電極6間または別々の回路基板1.1′
に形成した回路パターン2.2′の電極3.3′間を金
属細線7によって接続する場合に限らず、基板に設けた
電極間を導体細線によって接続する場合に広く応用可能
である。
「発明の効果」 以上説明したように本発明の電子回路装置は、基板1に
設けられた電極間におりるその基板上に、前記電極間を
接続りる導体細線を固着する固着部材を塗布し、この固
着部材で導体細線を固着したので、導体細線間の接触や
導体f411線と他の回路パターン間の接触、さらに導
体細線と電極との断線が防止できるので、正確で安定し
た回路勅作を確保することが可能となる。
しかも、基板上に固着部材を単に塗布するだGノで導体
細線の固着が可能であるから、製造が簡単で製造コスト
の1胃を抑えることができる。
【図面の簡単な説明】
第1図J3よび第2図は本発明の電子回路装置の一実施
例を示J断面図おにび平面図、第3図および第4図は本
発明の他の実施例を示す断面図および平面図Cある。 1・・・・・・・・・・・・基板(回路基板)2.8・
・・・・・回路パターン 3.6・・・・・・電 極 11・・・・・・・・・・・・接着剤 5・・・・・・・・・・・・集積回路チップ(ICチッ
プ)7・・・・・・・・・・・・導体細線(金属細線)
9・・・・・・・・・・・・固着部材(エポキシ樹脂)
代理人弁理士   須 山 仏 − 第1図 第2図 第3図 第4図

Claims (4)

    【特許請求の範囲】
  1. (1)基板に設けられた電極間を導体細線ぐ接続しでな
    る電子回路装置において、前記電極間の基板に固着部材
    が塗布され、この固着部材によつC前記導体細線が固着
    されてなることを特徴とする電子回路装置。
  2. (2)電極間の基板に回路パターンが形成され、この回
    路パターン上に固着部材が塗布され°Cなることを特徴
    とする特許請求の範囲第1項記載の電子回路装置。
  3. (3)導体lfA線で接続される電極の一方が、基板上
    に止着された集積回路チップの電極Cあることを特徴と
    する特許請求の範囲第1項記載もしくは第2項記載の電
    子回路装置。
  4. (4)導体細線e接続される電極がそれぞれ別の基板に
    形成され、これら各基板が連接されるとともに基板の連
    接部分上に固着部材が塗イ0され゛(なることを特徴と
    する特許請求の範囲第1項もしくは第2項記載の電子回
    路装置。
JP57196551A 1982-11-09 1982-11-09 電子回路装置 Pending JPS5986232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57196551A JPS5986232A (ja) 1982-11-09 1982-11-09 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57196551A JPS5986232A (ja) 1982-11-09 1982-11-09 電子回路装置

Publications (1)

Publication Number Publication Date
JPS5986232A true JPS5986232A (ja) 1984-05-18

Family

ID=16359612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57196551A Pending JPS5986232A (ja) 1982-11-09 1982-11-09 電子回路装置

Country Status (1)

Country Link
JP (1) JPS5986232A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
JP2002254094A (ja) * 2001-03-05 2002-09-10 Mitsubishi Materials Corp 汚泥輸送システムおよび汚泥輸送用容器
JP2007208148A (ja) * 2006-02-03 2007-08-16 Ail Kk 半導体チップ搭載基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
JP2002254094A (ja) * 2001-03-05 2002-09-10 Mitsubishi Materials Corp 汚泥輸送システムおよび汚泥輸送用容器
JP2007208148A (ja) * 2006-02-03 2007-08-16 Ail Kk 半導体チップ搭載基板

Similar Documents

Publication Publication Date Title
KR100223727B1 (ko) 반도체 장치
US4728751A (en) Flexible electrical connection and method of making same
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100296834B1 (ko) 반도체장치
US4466181A (en) Method for mounting conjoined devices
US5231303A (en) Semiconductor device with incorporated stress reducing means
KR970067799A (ko) 반도체장치
US5397864A (en) Wiring board and a method for producing the same
US6717249B2 (en) Non-contact type IC card and process for manufacturing-same
US5406119A (en) Lead frame
JPS6011809B2 (ja) 混成集積回路
JPS5986232A (ja) 電子回路装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JP2782870B2 (ja) リードフレーム
US5256903A (en) Plastic encapsulated semiconductor device
JPH0363813B2 (ja)
JP2523209Y2 (ja) 混成集積回路
JPH03155144A (ja) ベアー半導体icチップ実装方法
JP3925280B2 (ja) 半導体装置の製造方法
JPH03296233A (ja) 半導体装置
JP2739366B2 (ja) 電子部品搭載用基板
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JPS6394646A (ja) 電子装置
JP3275647B2 (ja) 半導体装置及びその製造方法並びにその実装構造