JP2521344Y2 - 駆動回路用半導体集積回路装置 - Google Patents
駆動回路用半導体集積回路装置Info
- Publication number
- JP2521344Y2 JP2521344Y2 JP1988051009U JP5100988U JP2521344Y2 JP 2521344 Y2 JP2521344 Y2 JP 2521344Y2 JP 1988051009 U JP1988051009 U JP 1988051009U JP 5100988 U JP5100988 U JP 5100988U JP 2521344 Y2 JP2521344 Y2 JP 2521344Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive
- current mirror
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 （技術分野） 本考案はLEDなどの電子装置の素子を一定電流で駆動
する半導体集積回路装置（以下ICという）に関するもの
である。
する半導体集積回路装置（以下ICという）に関するもの
である。
（従来技術） 第３図に従来のLED駆動用ICの等価回路を示し、第４
図にそのICチップにおけるトランジスタのレイアウトを
示す。
図にそのICチップにおけるトランジスタのレイアウトを
示す。
ICチップ１内には各LED2を駆動する駆動トランジスタ
としてPMOSトランジスタ３が電源Vccライン４とそれぞ
れの出力パッド５の間に設けられている。これらの駆動
トランジスタ３を流れる電流値を一定にするためにPMOS
トランジスタにてなるカレントミラートランジスタ６が
設けられている。カレントミラートランジスタ６には定
電流源７が接続される。
としてPMOSトランジスタ３が電源Vccライン４とそれぞ
れの出力パッド５の間に設けられている。これらの駆動
トランジスタ３を流れる電流値を一定にするためにPMOS
トランジスタにてなるカレントミラートランジスタ６が
設けられている。カレントミラートランジスタ６には定
電流源７が接続される。
今、カレントミラートランジスタ６と各駆動トランジ
スタ３のサイズW/Lを等しいものとすると、各駆動トラ
ンジスタ３によりLED2に流される電流I1，I2，……はカ
レントミラートランジスタ６を流れる基準電流I0と等し
くなる。
スタ３のサイズW/Lを等しいものとすると、各駆動トラ
ンジスタ３によりLED2に流される電流I1，I2，……はカ
レントミラートランジスタ６を流れる基準電流I0と等し
くなる。
８は定電流源７を接続するパッドである。
第４図に示されるように、カレントミラートランジス
タ６はチップ１の１個所に形成される。そのため、各駆
動トランジスタ３の大電流によって電源ライン４の電圧
降下が生じたり、温度分布が生じると、基準電流I0と駆
動電流I1，I2，……に誤差を生じ、駆動電流I1，I2，…
…間でビット間誤差を生じる。
タ６はチップ１の１個所に形成される。そのため、各駆
動トランジスタ３の大電流によって電源ライン４の電圧
降下が生じたり、温度分布が生じると、基準電流I0と駆
動電流I1，I2，……に誤差を生じ、駆動電流I1，I2，…
…間でビット間誤差を生じる。
（目的） 本考案は上記のような駆動電流I1，I2，……間のビッ
ト間誤差を少なくすることのできる駆動用ICを提供する
ことを目的とするものである。
ト間誤差を少なくすることのできる駆動用ICを提供する
ことを目的とするものである。
（構成） 本考案は電子装置の素子に電流を流すために各素子ご
とに設けられた駆動トランジスタと、これらの駆動トラ
ンジスタとカレントミラー回路を構成するカレントミラ
ートランジスタとを含み、カレントミラートランジスタ
は各駆動トランジスタごとに分割され、各駆動トランジ
スタに接近して各駆動トランジスタごとに配置されてい
る。
とに設けられた駆動トランジスタと、これらの駆動トラ
ンジスタとカレントミラー回路を構成するカレントミラ
ートランジスタとを含み、カレントミラートランジスタ
は各駆動トランジスタごとに分割され、各駆動トランジ
スタに接近して各駆動トランジスタごとに配置されてい
る。
以下、実施例について具体的に説明する。
第１図は一実施例を示す等価回路図、第２図は同実施
例におけるトランジスタのレイアウトを示す図である。
例におけるトランジスタのレイアウトを示す図である。
各LED2に設けられる駆動トランジスタ３は第３図と同
じPMOSトランジスタであり、そのサイズW/LをA/Bとす
る。
じPMOSトランジスタであり、そのサイズW/LをA/Bとす
る。
6aは各駆動トランジスタ３に接続され、各駆動トラン
ジスタ３とカレントミラー回路を構成するPMOSトランジ
スタにてなるカレントミラートランジスタである。カレ
ントミラートランジスタ6aのサイズW/Lはチャネル長さ
はＢであるが、チャネル幅ＷがA/nとなったものであ
る。ICチップ全体としては駆動トランジスタ３及びカレ
ントミラートランジスタ6aがｎ組設けられ、ｎ個のカレ
ントミラートランジスタ6aのチャネル幅A/nの合計が第
３図のカレントミラートランジスタ６のチャネル幅Ａと
等しくなるように分割されている。
ジスタ３とカレントミラー回路を構成するPMOSトランジ
スタにてなるカレントミラートランジスタである。カレ
ントミラートランジスタ6aのサイズW/Lはチャネル長さ
はＢであるが、チャネル幅ＷがA/nとなったものであ
る。ICチップ全体としては駆動トランジスタ３及びカレ
ントミラートランジスタ6aがｎ組設けられ、ｎ個のカレ
ントミラートランジスタ6aのチャネル幅A/nの合計が第
３図のカレントミラートランジスタ６のチャネル幅Ａと
等しくなるように分割されている。
第２図に示されるように、カレントミラートランジス
タ6aはそれぞれとカレントミラー回路を構成する駆動ト
ランジスタ３に接近して配置されている。
タ6aはそれぞれとカレントミラー回路を構成する駆動ト
ランジスタ３に接近して配置されている。
次に、本実施例の動作について説明する。
LED2を点灯させたとき、各駆動トランジスタ３の温度
上昇によって駆動電流I1，I2，……がばらつき、また、
駆動トランジスタ３の大電流によって電源電圧が降下し
ても駆動電流I1，I2，……がばらつく。それらのばらつ
きは各駆動トランジスタ３に設けられたカレントミラー
トランジスタ6aが吸収し、駆動電流I1，I2，……のばら
つきをなくすように作用し、誤差が少なくなる。
上昇によって駆動電流I1，I2，……がばらつき、また、
駆動トランジスタ３の大電流によって電源電圧が降下し
ても駆動電流I1，I2，……がばらつく。それらのばらつ
きは各駆動トランジスタ３に設けられたカレントミラー
トランジスタ6aが吸収し、駆動電流I1，I2，……のばら
つきをなくすように作用し、誤差が少なくなる。
実施例では駆動トランジスタ３及びカレントミラート
ランジスタ6aにPMOSトランジスタを使用しているが、NM
OSトランジスタを使用してもよく、またはバイポーラト
ランジスタを使用してもよい。
ランジスタ6aにPMOSトランジスタを使用しているが、NM
OSトランジスタを使用してもよく、またはバイポーラト
ランジスタを使用してもよい。
（効果） 本考案では駆動トランジスタとカレントミラー回路を
構成するカレントミラートランジスタを各駆動トランジ
スタごとに割り振り、各駆動トランジスタに接近して配
置したので、各駆動トランジスタを流れる駆動電流のば
らつきが少なくなり、駆動される電子装置のビット間誤
差が少なくなる。
構成するカレントミラートランジスタを各駆動トランジ
スタごとに割り振り、各駆動トランジスタに接近して配
置したので、各駆動トランジスタを流れる駆動電流のば
らつきが少なくなり、駆動される電子装置のビット間誤
差が少なくなる。
第１図は一実施例を示す等価回路図、第２図は同実施例
のレイアウトを示す平面図、第３図は従来の駆動用ICを
示す等価回路図、第４図は従来の駆動用ICのレイアウト
を示す平面図である。 １……ICチップ、２……LED、３……駆動トランジス
タ、6a……カレントミラートランジスタ。
のレイアウトを示す平面図、第３図は従来の駆動用ICを
示す等価回路図、第４図は従来の駆動用ICのレイアウト
を示す平面図である。 １……ICチップ、２……LED、３……駆動トランジス
タ、6a……カレントミラートランジスタ。
Claims (1)
- 【請求項１】電子装置の素子に電流を流すために各素子
ごとに設けられた駆動トランジスタと、これらの駆動ト
ランジスタとカレントミラー回路を構成するカレントミ
ラートランジスタとを含み、カレントミラートランジス
タは各駆動トランジスタごとに分割され、各駆動トラン
ジスタに接近して各駆動トランジスタごとに配置されて
いる駆動回路用半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988051009U JP2521344Y2 (ja) | 1988-04-15 | 1988-04-15 | 駆動回路用半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988051009U JP2521344Y2 (ja) | 1988-04-15 | 1988-04-15 | 駆動回路用半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01153738U JPH01153738U (ja) | 1989-10-23 |
| JP2521344Y2 true JP2521344Y2 (ja) | 1996-12-25 |
Family
ID=31277038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988051009U Expired - Lifetime JP2521344Y2 (ja) | 1988-04-15 | 1988-04-15 | 駆動回路用半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521344Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58225727A (ja) * | 1982-06-21 | 1983-12-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ダ−リントン回路 |
| JPS61296820A (ja) * | 1985-06-25 | 1986-12-27 | Toshiba Corp | スイツチ用カレントミラ−回路 |
-
1988
- 1988-04-15 JP JP1988051009U patent/JP2521344Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58225727A (ja) * | 1982-06-21 | 1983-12-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ダ−リントン回路 |
| JPS61296820A (ja) * | 1985-06-25 | 1986-12-27 | Toshiba Corp | スイツチ用カレントミラ−回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01153738U (ja) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0479136B2 (ja) | ||
| JP2521344Y2 (ja) | 駆動回路用半導体集積回路装置 | |
| KR19990004618A (ko) | 반도체 정전기 보호회로 | |
| JP3128813B2 (ja) | 半導体集積回路 | |
| JP3714260B2 (ja) | 半導体集積回路 | |
| JP4101096B2 (ja) | Ｍｏｓトランジスタ装置 | |
| JPH0364121A (ja) | ＢｉＣＭＯＳ論理装置 | |
| JPS60131093U (ja) | 発光ダイオ−ド駆動回路 | |
| JP3637728B2 (ja) | 半導体集積装置 | |
| JPH04103128A (ja) | 半導体集積回路の電源線の配線方法 | |
| JPH0315854B2 (ja) | ||
| JPH0432543U (ja) | ||
| JPH02172268A (ja) | 集積回路内部電圧供給方式 | |
| JP3151026B2 (ja) | センスアンプ回路 | |
| JPH03217915A (ja) | 半導体集積回路装置 | |
| JP4119076B2 (ja) | 基準電圧発生回路 | |
| JPH05206415A (ja) | Ｃｍｏｓゲートアレイ | |
| JPS6159865A (ja) | 大規模集積回路チツプ | |
| JPH0750771B2 (ja) | 半導体装置 | |
| JPH05152530A (ja) | 半導体集積回路 | |
| JPS6350119A (ja) | 半導体集積回路装置 | |
| JPH05167014A (ja) | 半導体集積回路 | |
| JPH06216252A (ja) | 半導体集積回路装置 | |
| JPH03148865A (ja) | 入力保護装置 | |
| JPS5873234A (ja) | 論理回路 |