JP2521230B2 - 半導体装置用ヒ―トシンク及びその製造方法 - Google Patents

半導体装置用ヒ―トシンク及びその製造方法

Info

Publication number
JP2521230B2
JP2521230B2 JP5194146A JP19414693A JP2521230B2 JP 2521230 B2 JP2521230 B2 JP 2521230B2 JP 5194146 A JP5194146 A JP 5194146A JP 19414693 A JP19414693 A JP 19414693A JP 2521230 B2 JP2521230 B2 JP 2521230B2
Authority
JP
Japan
Prior art keywords
heat sink
dimple
semiconductor device
long strip
strip plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5194146A
Other languages
English (en)
Other versions
JPH0730021A (ja
Inventor
幸男 田村
典永 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goto Seisakusho KK
Original Assignee
Goto Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goto Seisakusho KK filed Critical Goto Seisakusho KK
Priority to JP5194146A priority Critical patent/JP2521230B2/ja
Publication of JPH0730021A publication Critical patent/JPH0730021A/ja
Application granted granted Critical
Publication of JP2521230B2 publication Critical patent/JP2521230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICやLSI等の半導
体装置を搭載する放熱用のヒートシンクを製造する方法
の改良に関するものである。
【0002】
【従来の技術】従来、半導体装置は、図6に示すよう
に、ヒートシンク1の周縁部をリード2に接着剤3で接
着し、半導体Sを載せて接着剤4で接着し、ボンディン
グワイヤWで接続した後、樹脂5で封止している。接着
剤3,4は導電性が異なっている。ヒートシンク1は、
図7に示すように、所要の寸法形状にした後に放熱用の
ディンプル6が形成される。このディンプル6は、プレ
スあるいはエッチング加工により形成され、図8に示す
ように円錐形状あるいは半球状を成す。
【0003】
【発明が解決しようとする課題】上記従来のヒートシン
ク1は、装置の組立前にディンプル加工が一つずつ個別
的に施されるので、作業が煩雑で容易でないし、量産に
適さず、全体としての製造効率が悪い。また、プレス加
工で反りが生じて半導体やリードとの接合性が悪くなっ
たり、延びによる寸法誤差が生じてしまう。さらに、デ
ィンプルによる封止樹脂の食い付きが十分でないという
問題がある。従って、本発明は、量産が可能で、反りや
延びがなく、封止樹脂の食い付きが良好なヒートシンク
を提供することを課題としている。
【0004】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては、半導体Sを搭載し、周縁部をリ
ード12に接着し、かつ下面に放熱用のディンプル17
を有するヒートシンク11において、ディンプル17の
開放部を内側の径より狭く形成して半導体装置用ヒート
シンクを構成した。また、この半導体装置用ヒートシン
ク11は、長尺帯板材16にロール加工又は叩き加工に
よりディンプル17を形成し、この長尺帯板材16から
複数分離する製造方法を採用した。さらに、半導体装置
用ヒートシンク11は、長尺帯板材16にロール加工又
は叩き加工によりディンプル17を形成した後、ロール
で圧延してディンプル17の開放部を内側より狭める製
造方法を採用した。
【0005】
【作用】本発明のヒートシンク11は、長尺帯板材16
にディンプル17を形成するために、先ず、ロール加工
又は叩き加工を行う。そして、この長尺帯板材16から
複数のヒートシンク11を分離する。ヒートシンク11
は長尺帯板材16から連続的に複数形成されるので、量
産が可能である。また、ヒートシンク11には長尺帯板
材16から分離された後に延びや反りが生じることがな
い。また、ロール加工又は叩き加工後にロールR2で圧
延してディンプル17の開放部を内側より狭めれば、放
熱効果が高まるし、ヒートシンク11を樹脂封止したと
きの樹脂の食い付きが良好になる。
【0006】
【実施例】本発明の実施例を図面について説明する。図
1は半導体装置の縦断面図、図2はヒートシンクの一部
拡大断面図、図3はディンプル加工の概略的説明図、図
4はディンプル加工後の長尺帯板材の平面図、図5はデ
ィンプル加工後の長尺帯板材の一部拡大断面図である。
図1において、11は半導体Sを載せるヒートシンクで
ある。半導体Sは接着剤13でヒートシンク11に接着
される。ヒートシンク11の周縁部は接着剤14でリー
ド12に接着される。接着剤13,14は従来同様導電
性が異なる。リード12はボンディングワイヤWで半導
体Sと接続される。半導体S、ヒートシンク11、リー
ド12の内側端部は樹脂15で封止される。
【0007】この半導体装置のヒートシンク11は、図
3に示すように、所要の基本的形状の素材である長尺帯
板材16を第1ロールR1に通すことにより、図4,図
5(A)に示すように、片面にディンプル17を形成す
る。次に、第2ロールR2によって圧延して、図5
(B)に示すように、ディンプル17の開口縁部を水平
に押し出して開口を内部の径より狭める。そして、長尺
帯板材16からリード12に接着するのに必要な寸法形
状の複数のヒートシンク11を分離する。
【0008】ヒートシンク11は、長尺帯板材16から
連続的に複数形成されるので、量産が可能である。ま
た、ヒートシンク11には長尺帯板材16から分離され
た後に延びや反りが生じることがないし、長尺帯板材1
6の状態で熱処理等を施すこともできる。ディンプル1
7の開放部は内側より狭まいので、放熱効果が高まる
し、ヒートシンク11を樹脂封止したときの樹脂15の
食い付きが良好になる。ディンプル17を形成するとき
にロールR1,R2を通し、さらに平坦出しのローラやベ
ラーをかけることにより平坦になる。さらに、ディンプ
ル17は、開放部が内側より狭まるので、放熱効果が高
まるし、封止樹脂15の食い付きが良好になる。
【0009】なお、上記実施例では、長尺帯板材16へ
のディンプル17の形成工程で第1ロールR1を用いた
が、これに代えて叩き加工によってディンプル16を形
成しても同様の作用を行う。
【0010】
【発明の効果】以上のように、本発明は、半導体Sを搭
載し、周縁部をリード12に接着し、かつ下面に放熱用
のディンプル17を有するヒートシンク11において、
ディンプル17の開放部を内側の径より狭く形成して半
導体装置用ヒートシンクを構成し、またこの半導体装置
用ヒートシンク11は、長尺帯板材16にロール加工又
は叩き加工によりディンプル17を形成し、この長尺帯
板材15から複数分離する製造方法を採用し、さらに、
半導体装置用ヒートシンク11は、長尺帯板材16にロ
ール加工又は叩き加工によりディンプル17を形成した
後、ロールで圧延してディンプル17の開放部を内側よ
り狭める製造方法を採用したため、長尺帯板材16から
多数のヒートシンク11を形成することができるので、
大量、安価に提供することができるし、ヒートシンク1
1の形成後に反りや延びが生じないので、半導体やリー
ドとの良好な接着性を得ることができ、しかも封止樹脂
の食い付きを向上させることができるという効果を有す
る。
【図面の簡単な説明】
【図1】半導体装置の縦断面図である。
【図2】ヒートシンクの一部拡大断面図である。
【図3】ディンプル加工の概略的説明図である。
【図4】ディンプル加工後の長尺帯板材の平面図であ
る。
【図5】ディンプル加工後の長尺帯板材の一部拡大断面
図である。
【図6】従来の半導体装置の縦断面図である。
【図7】従来のヒートシンクの平面図である。
【図8】従来のヒートシンクの一部拡大断面図である。
【符号の説明】
11 ヒートシンク 12 リード 13 接着剤 14 樹脂 15 長尺帯板材 16 ディンプル S 半導体

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体を搭載し、周縁部をリードフレー
    ムに接着し、かつ下面に放熱用のディンプルを有するヒ
    ートシンクにおいて、 前記ディンプルの開放部が、内側の径より狭いことを特
    徴とする半導体装置用ヒートシンク。
  2. 【請求項2】 半導体装置を搭載し、周縁部をリードフ
    レームに接着し、かつ下面に放熱用のディンプルを有す
    るヒートシンクの製造方法において、 長尺帯板材にロール加工又は叩き加工により前記ディン
    プルを形成し、この長尺帯板材からヒートシンクを複数
    分離することを特徴とする半導体装置用ヒートシンクの
    製造方法。
  3. 【請求項3】 請求項1に記載のヒートシンクの製造方
    法において、 長尺帯板材にロール加工又は叩き加工により前記ディン
    プルを形成した後、ロールで圧延してディンプルの開放
    部を内側より狭め、次いでこの長尺帯板材からヒートシ
    ンクを複数分離することを特徴とする半導体装置用ヒー
    トシンクの製造方法。
JP5194146A 1993-07-09 1993-07-09 半導体装置用ヒ―トシンク及びその製造方法 Expired - Lifetime JP2521230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5194146A JP2521230B2 (ja) 1993-07-09 1993-07-09 半導体装置用ヒ―トシンク及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5194146A JP2521230B2 (ja) 1993-07-09 1993-07-09 半導体装置用ヒ―トシンク及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0730021A JPH0730021A (ja) 1995-01-31
JP2521230B2 true JP2521230B2 (ja) 1996-08-07

Family

ID=16319684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5194146A Expired - Lifetime JP2521230B2 (ja) 1993-07-09 1993-07-09 半導体装置用ヒ―トシンク及びその製造方法

Country Status (1)

Country Link
JP (1) JP2521230B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211761A (en) * 1981-06-23 1982-12-25 Nec Corp Semiconductor device
JPH02125454A (ja) * 1988-11-02 1990-05-14 Nec Corp 樹脂封止型半導体装置
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211761A (en) * 1981-06-23 1982-12-25 Nec Corp Semiconductor device
JPH02125454A (ja) * 1988-11-02 1990-05-14 Nec Corp 樹脂封止型半導体装置
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH0730021A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
EP1315605B1 (en) Mold and method for encapsulating an electronic device
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20030207498A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7129116B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20060192274A1 (en) Semiconductor package having double layer leadframe
EP1500130A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2521230B2 (ja) 半導体装置用ヒ―トシンク及びその製造方法
TW201912838A (zh) 引線框架及其製造方法
JPH07161911A (ja) 樹脂封止型半導体装置
JP3575945B2 (ja) 半導体装置の製造方法
JP4242213B2 (ja) 放熱板付きリードフレームの製造方法
JP2845841B2 (ja) 半導体装置
JP2582683B2 (ja) リードフレーム
JPH07335817A (ja) リードフレーム部材
JPS63308358A (ja) リ−ドフレ−ム
JP2008258541A (ja) 半導体装置及びその製造方法
JP4013452B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449266B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449265B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0786485A (ja) 樹脂封止型半導体装置
JP2604885B2 (ja) 樹脂封止型半導体装置
JPH0689960A (ja) 半導体素子用リードフレーム
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP3670116B2 (ja) リードフレームの製造方法