JP2520106B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2520106B2
JP2520106B2 JP60254135A JP25413585A JP2520106B2 JP 2520106 B2 JP2520106 B2 JP 2520106B2 JP 60254135 A JP60254135 A JP 60254135A JP 25413585 A JP25413585 A JP 25413585A JP 2520106 B2 JP2520106 B2 JP 2520106B2
Authority
JP
Japan
Prior art keywords
conductivity type
type region
electrically connected
opposite conductivity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60254135A
Other languages
English (en)
Other versions
JPS62113461A (ja
Inventor
早百合 熊谷
隆男 黒田
賢樹 堀居
亨 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60254135A priority Critical patent/JP2520106B2/ja
Publication of JPS62113461A publication Critical patent/JPS62113461A/ja
Application granted granted Critical
Publication of JP2520106B2 publication Critical patent/JP2520106B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関するものである。
従来の技術 一導電型領域内に形成された反対導電型領域が該一導
電型領域と電気的に接続されている半導体装置の一例と
して入力保護回路が挙げられる。
電圧制限機能をもつ入力保護回路は、静電破壊防止の
ために各信号の入力端子に挿入されている。
従来の入力保護回路の一例を第3図に示す。第3図に
おいて、11は入力端子、12はP型基板内に形成されて基
板と電気的に接続されているn+型拡散層、13は基板と電
気的に接続されてn+型拡散層12の領域の上部に形成され
ているAl層、14は入力端子11と電気的に接続されている
n+型拡散層である。
第4図(a)(b)は第3図のA′−F′ラインにお
ける断面図および電位関係図を示す。第4図(a)にお
いて、15は素子分離用の厚い酸化膜、16は絶縁酸化膜、
17は保護酸化膜である。
この回路では、n+型拡散層14の抵抗成分と、該n+拡散
層14とP型基板とのP−nダイオードとを利用して、入
力ゲートの保護を行っている。
発明が解決しようとする課題 しかしながら、上記のような構成では、保護酸化膜17
上に帯電する、いわゆるチャージ・アップ現象が起こる
こと、P型基板と電気的に接続されたAl層13がn+型拡散
層12の周囲を完全に遮蔽していないため、第4図(b)
の点線のように、厚い酸化膜15下の電位が上がってしま
う。そのため、n+型拡散層12が電化放電出源となり、こ
の電化が入力端子11へ流入すると電気的漏洩現象を発生
したり、また出力端子へ流入すると出力異常となるとい
う欠点があった。
課題を解決するための手段 本発明における課題解決手段は、一導電型基板内に形
成され、入力端子と電気的に接続された第1の反対導電
型領域と、前記半導体基板と電気的に接続された第2の
反対導電型領域と、前記半導体基板と電気的に接続さ
れ、前記第2の反対導電型領域の上部を完全に囲むよう
に形成された導電性膜とを備えている。
また、一導電型基板内に形成され、入力端子と電気的
に接続された第1の反対導電型領域と、前記半導体基板
と電気的に接続された第2の反対導電型領域と、前記半
導体基板と電気的に接続され、前記第2の反対導電型領
域と前記半導体基板との接合部の上部から前記第2の反
対導電型領域の上部を完全に囲むように形成された導電
性膜とを備えている。
さらに、一導電型基板内に形成され、入力端子と電気
的に接続された第1の反対導電型領域と、前記半導体基
板と電気的に接続された第2の反対導電型領域と、前記
半導体基板と電気的に接続され、前記第2の反対導電型
領域と前記半導体基板との接合部の上部から前記第1の
反対導電型領域の上部に繋がって形成され、かつ前記第
2の反対導電型領域の上部を完全に囲むように形成され
た導電性膜とを備えている。
作用 この構成によって保護酸化膜上が帯電するというチャ
ージ・アップ現象による影響は、一導電型の半導体基板
と電気的に接続された導電性膜で第2の反対導電型領域
の周囲を完全に遮蔽するので、この領域の導電性膜の下
まで及ばない。したがって、素子分離用の厚い酸化膜下
の電位が上がらず、電気的漏洩現象や出力異常を防ぐこ
とができる。
実施例 以下、本発明の実施例を図面に基づいて説明する。第
1図は本発明の第1の実施例における入力保護回路の構
成図を示すものである。第1図においては、1は入力端
子、2はP型基板内に形成されて基板と電気的に接続さ
れているn+拡散層(第2の反対導電型領域)、3は基板
と電気的に接続されてn+拡散層2の周囲を完全におおう
ように形成されているAl層、4は入力端子と電気的に接
続しているn+拡散層(第1の反対導電型領域)である。
第2図(a)(b)は第1図のA−Fラインにおける
断面図および電位関係を示す。第2図において、5は素
子分離用の厚い酸化膜、6は絶縁酸化膜、7は保護酸化
膜である。
このように構成された入力保護回路について、以下そ
の作用を説明する。保護酸化膜7上が帯電するチャージ
・アップ現象による影響は、基板と電気的に接続された
Al層3によって完全に遮蔽され、Al層3下まで及ばな
い。
したがって、厚い酸化膜5下の電位は上がらず、ここ
が電位障壁となってn+拡散層2からの電位の流出を防ぐ
ことができる。
第5図は本発明の第2の実施例を示すものである。第
5図において、Al層3は基板と電気的に接合され、n+
散層2と基板領域との接合部の上部とその近傍の上部か
らn+拡散層2の周囲を完全に覆うように形成されてい
る。第6図(a)(b)は、第5図のA−Fラインにお
ける断面図及び電位関係図を示す。
第7図は本発明の第3の実施例を示すものである。第
7図において、Al層3は基板と電気的に接合され、n+
散層2と基板領域との接合部の上部と近傍の上部及びn+
拡散層4の上部に繋がり、n+拡散層2の周囲を完全に覆
うように形成されている。第8図(a)(b)は、第5
図のA−Fラインにおける断面図および電位関係図を示
す。
第2および第3の実施例においても、第6図および第
8図に示すごとく、保護酸化膜7上が帯電するチャージ
・アップ現象は、基板と電気的に接合されたAl層3によ
って完全に遮蔽されるため、厚い酸化膜5下の電位は上
がらず、ここが電位障壁となってn+拡散層からの電位の
流出を防ぐことが可能であり、第1の実施例と同様の効
果を奏し得る。
発明の効果 以上のように本発明によれば、一導電型領域内に形成
されて前記一導電型領域と電気的に接続された第2の反
対導電型領域の周囲が、前記半導体基板と電気的に接続
された導電性膜によって繋がって完全に覆ってあるの
で、保護酸化膜上の帯電による影響を完全に遮蔽し、第
2の反対導電型領域から第1の反対導電型領域への電化
の流出を防ぎ、電気的漏洩や出力異常を防ぐことが可能
となり、その実用的効果は大なるものがある。
【図面の簡単な説明】
第1図は本発明の第1の実施例における半導体装置の入
力保護回路の概略図、第2図(a)(b)は第1図のA
−Fラインにおける断面図および電位関係図、第3図は
従来の半導体装置の入力保護回路の概略図、第4図
(a)(b)は第3図のA′−F′ラインにおける断面
図および電位関係図、第5図は本発明の第2の実施例に
おける半導体装置の入力保護回路の概略図、第6図
(a)(b)は第5図のA−Fラインにおける断面図お
よび電位関係図、第7図は本発明の第3の実施例におけ
る半導体装置の入力保護回路の概略図、第8図(a)
(b)は第7図のA−Fラインにおける断面図および電
位関係図である。 1……入力端子、2……P型基板内に形成された基板と
電気的に形成されているn+拡散層(第2の反対導電型領
域)、3……基板と電気的に接続されたAl層、4……入
力端子と電気的に接続しているn+拡散層(第1の反対導
電型領域)、5……厚い酸化膜、6……絶縁酸化膜、7
……保護酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/60 23/62 27/06 (72)発明者 高村 亨 門真市大字門真1006番地 松下電子工業 株式会社内 (56)参考文献 特開 昭55−123157(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】一導電型基板内に形成され、入力端子と電
    気的に接続された第1の反対導電型領域と、前記半導体
    基板と電気的に接続された第2の反対導電型領域と、前
    記半導体基板と電気的に接続され、前記第2の反対導電
    型領域の上部を完全に囲むように形成された導電性膜と
    を備えていることを特徴とする半導体装置。
  2. 【請求項2】一導電型基板内に形成され、入力端子と電
    気的に接続された第1の反対導電型領域と、前記半導体
    基板と電気的に接続された第2の反対導電型領域と、前
    記半導体基板と電気的に接続され、前記第2の反対導電
    型領域と前記半導体基板との接合部の上部から前記第2
    の反対導電型領域の上部を完全に囲むように形成された
    導電性膜とを備えていることを特徴とする半導体装置。
  3. 【請求項3】一導電型基板内に形成され、入力端子と電
    気的に接続された第1の反対導電型領域と、前記半導体
    基板と電気的に接続された第2の反対導電型領域と、前
    記半導体基板と電気的に接続され、前記第2の反対導電
    型領域と前記半導体基板との接合部の上部から前記第1
    の反対導電型領域の上部に繋がって形成され、かつ前記
    第2の反対導電型領域の上部を完全に囲むように形成さ
    れた導電性膜とを備えていることを特徴とする半導体装
    置。
JP60254135A 1985-11-13 1985-11-13 半導体装置 Expired - Lifetime JP2520106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60254135A JP2520106B2 (ja) 1985-11-13 1985-11-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254135A JP2520106B2 (ja) 1985-11-13 1985-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS62113461A JPS62113461A (ja) 1987-05-25
JP2520106B2 true JP2520106B2 (ja) 1996-07-31

Family

ID=17260704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254135A Expired - Lifetime JP2520106B2 (ja) 1985-11-13 1985-11-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2520106B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2551837B2 (ja) * 1989-03-10 1996-11-06 松下電子工業株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123157A (en) * 1979-03-16 1980-09-22 Oki Electric Ind Co Ltd High-stability ion-injected resistor

Also Published As

Publication number Publication date
JPS62113461A (ja) 1987-05-25

Similar Documents

Publication Publication Date Title
US5932914A (en) Semiconductor protection device formed inside a well having contact with a buried layer
JP2004207477A (ja) ホール素子を有する半導体装置
US4963970A (en) Vertical MOSFET device having protector
US4057844A (en) MOS input protection structure
GB2257297A (en) Sensing current in mos semiconductor devices
JPS60140922A (ja) サイリスタの制御回路
JP2520106B2 (ja) 半導体装置
JPS62104066A (ja) 半導体保護装置
EP0202646B1 (en) Input protection device
JPH0770742B2 (ja) 半導体装置
JP4795613B2 (ja) 半導体装置
US5466959A (en) Semiconductor device for influencing the breakdown voltage of transistors
EP0198468A2 (en) Protective device for integrated circuit
JPH0821630B2 (ja) 半導体装置
JP2854900B2 (ja) 半導体装置
JPS62179756A (ja) 半導体装置
JPH0642556B2 (ja) アバランシェ降伏型接合を有する半導体装置
JPS61263276A (ja) 半導体装置
JPS58186959A (ja) 半導体装置
JP3098796B2 (ja) 半導体集積回路装置
JP2949769B2 (ja) 半導体入力保護装置
JP2937325B2 (ja) 半導体装置
JPH0110937Y2 (ja)
JPS63239972A (ja) 半導体装置の入力保護回路
JPS62166557A (ja) 半導体静電破壊保護装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term