JP2513275B2 - 計算機のインタフェ―ス方式 - Google Patents
計算機のインタフェ―ス方式Info
- Publication number
- JP2513275B2 JP2513275B2 JP14288688A JP14288688A JP2513275B2 JP 2513275 B2 JP2513275 B2 JP 2513275B2 JP 14288688 A JP14288688 A JP 14288688A JP 14288688 A JP14288688 A JP 14288688A JP 2513275 B2 JP2513275 B2 JP 2513275B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- shift register
- console
- operator console
- output channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は計算機内部のリセットやオペレータコンソ
ール装置の制御を行うサービス処理装置と入出力チャネ
ル装置との間のインタフェース方式に関するものであ
る。
ール装置の制御を行うサービス処理装置と入出力チャネ
ル装置との間のインタフェース方式に関するものであ
る。
第３図は従来の電子計算機内部を示すものである。図
において、１は電子計算機、２はCPU、３は主記憶装
置、４は入出力チャネル装置、５は個々の入出力チャネ
ル、６はサービス処理装置、７はオペレータコンソール
装置、８はサービス処理装置６に内臓されたオペレータ
コンソール制御機構、９は上記入出力チャネル５と入出
力装置を接続する入出力インタフェース、10は上記入出
力チャネル装置と上記サービス処理装置６を接続するシ
リアルインタフェース、11は上記入出力チャネル５と上
記オペレータコンソール制御機構８を接続するためのチ
ャネル接続機構である。また第４図は従来の、上記入出
力チャネル装置４を構成するラッチ群が上記サービス処
理装置６によって任意に読書きできる機構を示したもの
である。図において、12Aは入出力チャネル装置のシフ
トレジスタを構成する個々のラッチ、12Bは上記ラッチ
を結合するリング、13は複数のリングのうち一本を選択
してデータを送るリング送端選択機構、14は複数のリン
グのうち一本を選択してデータを受けるリング受端選択
機構、15はシフトレジスタである。
において、１は電子計算機、２はCPU、３は主記憶装
置、４は入出力チャネル装置、５は個々の入出力チャネ
ル、６はサービス処理装置、７はオペレータコンソール
装置、８はサービス処理装置６に内臓されたオペレータ
コンソール制御機構、９は上記入出力チャネル５と入出
力装置を接続する入出力インタフェース、10は上記入出
力チャネル装置と上記サービス処理装置６を接続するシ
リアルインタフェース、11は上記入出力チャネル５と上
記オペレータコンソール制御機構８を接続するためのチ
ャネル接続機構である。また第４図は従来の、上記入出
力チャネル装置４を構成するラッチ群が上記サービス処
理装置６によって任意に読書きできる機構を示したもの
である。図において、12Aは入出力チャネル装置のシフ
トレジスタを構成する個々のラッチ、12Bは上記ラッチ
を結合するリング、13は複数のリングのうち一本を選択
してデータを送るリング送端選択機構、14は複数のリン
グのうち一本を選択してデータを受けるリング受端選択
機構、15はシフトレジスタである。
次に動作について説明する。
CPU2がオペレータコンソール装置７で入出力処理を行
う時、CPU2は入出力チャネル装置４に入出力起動をか
け、次に入出力チャネル装置４は該当する入出力チャネ
ル５を選択し、入出力インタフェース９及びチャネル接
続機構11を介して、オペレータコンソール制御機構８に
入出力起動をかける。こうしてオペレータコンソール装
置７で入出力動作が始まる。データ転送はオペレータコ
ンソール装置７、オペレータコンソール制御機構８、チ
ャネル接続機構11、入出力インタフェース９、入出力チ
ャネル５、そして主記憶装置３の順の経路あるいは逆の
順の経路で行われる。
う時、CPU2は入出力チャネル装置４に入出力起動をか
け、次に入出力チャネル装置４は該当する入出力チャネ
ル５を選択し、入出力インタフェース９及びチャネル接
続機構11を介して、オペレータコンソール制御機構８に
入出力起動をかける。こうしてオペレータコンソール装
置７で入出力動作が始まる。データ転送はオペレータコ
ンソール装置７、オペレータコンソール制御機構８、チ
ャネル接続機構11、入出力インタフェース９、入出力チ
ャネル５、そして主記憶装置３の順の経路あるいは逆の
順の経路で行われる。
一方、サービス処理装置６がリセット等の用途で入出
力チャネル装置４を構成するラッチ群の読書きを行う時
は、シリアルインタフェース10が用いられる。第４図に
おいて、ラッチ12Aを読む時はリング受端選択機構14で
リング12Bを選択し、シフトクロックを送って、ラッチ1
2Aの内容をシフトレジスタ15にシリアル転送する。ま
た、ラッチ12Aに書き込む時は、リング送端選択機構13
でリング12Bを選択し、シフトレジスタ15に書き込むデ
ータを用意しておき、シフトクロックを送ってシフトレ
ジスタ15の内容をラッチ12Aにシリアル転送する。
力チャネル装置４を構成するラッチ群の読書きを行う時
は、シリアルインタフェース10が用いられる。第４図に
おいて、ラッチ12Aを読む時はリング受端選択機構14で
リング12Bを選択し、シフトクロックを送って、ラッチ1
2Aの内容をシフトレジスタ15にシリアル転送する。ま
た、ラッチ12Aに書き込む時は、リング送端選択機構13
でリング12Bを選択し、シフトレジスタ15に書き込むデ
ータを用意しておき、シフトクロックを送ってシフトレ
ジスタ15の内容をラッチ12Aにシリアル転送する。
従来の計算機のインタフェース方式は以上のように構
成されていたので、オペレータコンソール制御機構と入
出力チャネル装置との間に他の入出力装置と同様にチャ
ネル接続機構等のインタフェース回路を設け、入出力イ
ンタフェースケーブルで接続しなければならなかった。
成されていたので、オペレータコンソール制御機構と入
出力チャネル装置との間に他の入出力装置と同様にチャ
ネル接続機構等のインタフェース回路を設け、入出力イ
ンタフェースケーブルで接続しなければならなかった。
この発明は上記問題点を解決するためになされたもの
で、サービス処理装置に内臓されたオペレータコンソー
ル制御機構のためのチャネル接続機構及び入出力インタ
フェースケーブルを不要にできるインタフェース方式を
得ることを目的としている。
で、サービス処理装置に内臓されたオペレータコンソー
ル制御機構のためのチャネル接続機構及び入出力インタ
フェースケーブルを不要にできるインタフェース方式を
得ることを目的としている。
この発明に係るインタフェース方式は、入出力チャネ
ル装置４内に別途コンソール用シフトレジスタ16を設
け、上記入出力チャネル装置４とサービス処理装置６内
のオペレータコンソール制御機構８の間のインタフェー
スを上記コンソール用シフトレジスタ16に対するデータ
の読書きによって実現することを特徴とするものであ
る。
ル装置４内に別途コンソール用シフトレジスタ16を設
け、上記入出力チャネル装置４とサービス処理装置６内
のオペレータコンソール制御機構８の間のインタフェー
スを上記コンソール用シフトレジスタ16に対するデータ
の読書きによって実現することを特徴とするものであ
る。
サービス処理装置６がオペレータコンソール制御機構
８から入出力チャネル装置４にデータを出力する時、入
出力チャネル装置４内のコンソール用シフトレジスタ16
をシフトすることによってデータの書き込みを行う。ま
た同様に入出力チャネル装置４からオペレータコンソー
ル制御機構８にデータを入力する時は、入出力チャネル
装置４内のコンソール用シフトレジスタ16をシフトする
ことによってデータの読出しを行う。サービス処理装置
６が行う上記シフトレジスタ16へのデータの読書きによ
ってオペレータコンソール制御機構８と入出力チャネル
装置４との間のインタフェースを実現する。
８から入出力チャネル装置４にデータを出力する時、入
出力チャネル装置４内のコンソール用シフトレジスタ16
をシフトすることによってデータの書き込みを行う。ま
た同様に入出力チャネル装置４からオペレータコンソー
ル制御機構８にデータを入力する時は、入出力チャネル
装置４内のコンソール用シフトレジスタ16をシフトする
ことによってデータの読出しを行う。サービス処理装置
６が行う上記シフトレジスタ16へのデータの読書きによ
ってオペレータコンソール制御機構８と入出力チャネル
装置４との間のインタフェースを実現する。
以下、この発明の一実施例を図について説明する。な
お、従来と同一の構成要素については同一番号を付して
その説明を省略する。
お、従来と同一の構成要素については同一番号を付して
その説明を省略する。
第１図はこの発明の一実施例を示す構成図で、図にお
いて、16は入出力チャネル装置４内に設けられたコンソ
ール用シフトレジスタである。また第２図はこのコンソ
ール用シフトレジスタ16の詳細を示す図である。図に示
すように、このコンソール用シフトレジスタ16はラッチ
群をリングで接続したシフトレジスタで構成されてい
る。
いて、16は入出力チャネル装置４内に設けられたコンソ
ール用シフトレジスタである。また第２図はこのコンソ
ール用シフトレジスタ16の詳細を示す図である。図に示
すように、このコンソール用シフトレジスタ16はラッチ
群をリングで接続したシフトレジスタで構成されてい
る。
次に動作について説明する。
CPU2がオペレータコンソール装置７で入出力処理を行う
時、CPU2は入出力チャネル装置４に入出力起動をかけ、
次に入出力チャネル装置４はシリアルインタフェース10
を介してオペレータコンソール制御機構８に入出力起動
をかける。こうしてオペレータコンソール装置７で入出
力動作が始まる。データ転送はオペレータコンソール装
置７、オペレータコンソール制御機構８、シリアルイン
タフェース10、入出力チャネル装置４、そして主記憶装
置３の順の経過又は逆の順の経過で行われる。
時、CPU2は入出力チャネル装置４に入出力起動をかけ、
次に入出力チャネル装置４はシリアルインタフェース10
を介してオペレータコンソール制御機構８に入出力起動
をかける。こうしてオペレータコンソール装置７で入出
力動作が始まる。データ転送はオペレータコンソール装
置７、オペレータコンソール制御機構８、シリアルイン
タフェース10、入出力チャネル装置４、そして主記憶装
置３の順の経過又は逆の順の経過で行われる。
入出力チャネル装置４からオペレータコンソール制御
機構８へ転送すべき入出力コマンド、ライトデータ及び
オペレータコンソール制御機構８から入出力チャネル装
置へ転送すべきリードデータ、ステータスは全てシフト
レジスタ15及びコンソール用シフトレジスタ16を用いて
シリアルに転送される。すなわち、コンソール用シフト
レジスタ16からデータを読み込む時はリング受端選択機
構14により、コンソール用シフトレジスタ16を接続して
いるリングを選択し、シフトクロックを送ってシフトレ
ジスタ15内に取り込むことによって行い、コンソール用
シフトレジスタ16にデータを書き込む時はリング送端選
択機構13によりコンソール用シフトレジスタ16を接続し
ているリングを選択し、シフトクロックを送ってシフト
レジスタ15の内容をコンソール用シフトレジスタ16に送
り出すことによって行うのである。
機構８へ転送すべき入出力コマンド、ライトデータ及び
オペレータコンソール制御機構８から入出力チャネル装
置へ転送すべきリードデータ、ステータスは全てシフト
レジスタ15及びコンソール用シフトレジスタ16を用いて
シリアルに転送される。すなわち、コンソール用シフト
レジスタ16からデータを読み込む時はリング受端選択機
構14により、コンソール用シフトレジスタ16を接続して
いるリングを選択し、シフトクロックを送ってシフトレ
ジスタ15内に取り込むことによって行い、コンソール用
シフトレジスタ16にデータを書き込む時はリング送端選
択機構13によりコンソール用シフトレジスタ16を接続し
ているリングを選択し、シフトクロックを送ってシフト
レジスタ15の内容をコンソール用シフトレジスタ16に送
り出すことによって行うのである。
なお、上記実施例ではオペレータコンソール制御機構
にオペレータコンソール装置のみが接続されていたが、
コンソールプリンタ等の他の入出力装置を接続してもよ
い。
にオペレータコンソール装置のみが接続されていたが、
コンソールプリンタ等の他の入出力装置を接続してもよ
い。
以上説明したようにこの発明によれば、入出力チャネ
ル装置内に別途コンソール用シフトレジスタを設け、上
記入出力チャネル装置と上記オペレータコンソール制御
機構の間のイタンフェースを上記コンソール用シフトレ
ジスタに対するデータの読書きによって実現するので、
サービス処理装置に内臓されたオペレータコンソール制
御機構のためのチャネル接続機構及び入出力インタフェ
ースケーブルを不要にできる効果がある。
ル装置内に別途コンソール用シフトレジスタを設け、上
記入出力チャネル装置と上記オペレータコンソール制御
機構の間のイタンフェースを上記コンソール用シフトレ
ジスタに対するデータの読書きによって実現するので、
サービス処理装置に内臓されたオペレータコンソール制
御機構のためのチャネル接続機構及び入出力インタフェ
ースケーブルを不要にできる効果がある。
【図面の簡単な説明】 第１図はこの発明の一実施例を示す構成図、第２図は第
１図におけるコンソール用シフトレジスタの詳細を示す
図、第３図は従来のインタフェース方式の構成を示す構
成図、第４図は第３図における入出力チャネル装置の詳
細を示す図である。 １……計算機、２……CPU、３……主記憶装置、４……
入出力チャネル装置、５……入出力チャネル、６……サ
ービス処理装置、７……オペレータコンソール装置、８
……オペレータコンソール制御機構、９……入出力イン
タフェース、10……シリアルインタフェース、11……チ
ャネル接続機構、16……コンソール用シフトレジスタ。 なお、図中同一符号は同一又は相当する構成要素を示
す。
１図におけるコンソール用シフトレジスタの詳細を示す
図、第３図は従来のインタフェース方式の構成を示す構
成図、第４図は第３図における入出力チャネル装置の詳
細を示す図である。 １……計算機、２……CPU、３……主記憶装置、４……
入出力チャネル装置、５……入出力チャネル、６……サ
ービス処理装置、７……オペレータコンソール装置、８
……オペレータコンソール制御機構、９……入出力イン
タフェース、10……シリアルインタフェース、11……チ
ャネル接続機構、16……コンソール用シフトレジスタ。 なお、図中同一符号は同一又は相当する構成要素を示
す。
Claims (1)
- 【請求項１】CPUと、主記憶装置と、リング状に結合さ
れたシフトレジスタとして動作するラッチ群とを備えた
入出力チャネル装置と、オペレータコンソール装置の制
御を行うオペレータコンソール制御機構を内部に有し上
記各装置のリセット等を行うサービス処理装置とを備
え、上記サービス処理装置が、上記シフトレジスタをシ
フトしてシフトレジスタからのデータの読書きを行う計
算機のインタフェース方式において、 上記入出力チャネル装置内に別途コンソール用シフトレ
ジスタを設け、上記入出力チャネル装置と上記オペレー
タコンソール制御機構の間のインタフェースを上記コン
ソール用シフトレジスタに対するデータの読書きによっ
て実現することを特徴とする計算機のインタフェース方
式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14288688A JP2513275B2 (ja) | 1988-06-10 | 1988-06-10 | 計算機のインタフェ―ス方式 |
| DE19893917275 DE3917275C2 (de) | 1988-06-10 | 1989-05-24 | Schnittstellenvorrichtung für eine Bedienungs-Prozessoreinheit in einem elektronischen Rechner |
| US07/830,994 US5179628A (en) | 1988-06-10 | 1992-02-05 | Computer interface between I/O channel unit and service processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14288688A JP2513275B2 (ja) | 1988-06-10 | 1988-06-10 | 計算機のインタフェ―ス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311352A JPH01311352A (ja) | 1989-12-15 |
| JP2513275B2 true JP2513275B2 (ja) | 1996-07-03 |
Family
ID=15325880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14288688A Expired - Lifetime JP2513275B2 (ja) | 1988-06-10 | 1988-06-10 | 計算機のインタフェ―ス方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2513275B2 (ja) |
| DE (1) | DE3917275C2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MX4130E (es) * | 1977-05-20 | 1982-01-04 | Amdahl Corp | Mejoras en sistema de procesamiento de datos y escrutinio de informacion utilizando sumas de comprobacion |
| JPS5916053A (ja) * | 1982-07-16 | 1984-01-27 | Nec Corp | パイプライン演算装置 |
| JPS61133454A (ja) * | 1984-12-03 | 1986-06-20 | Hitachi Ltd | 端末制御方式 |
-
1988
- 1988-06-10 JP JP14288688A patent/JP2513275B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-24 DE DE19893917275 patent/DE3917275C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3917275C2 (de) | 1996-10-10 |
| DE3917275A1 (de) | 1989-12-14 |
| JPH01311352A (ja) | 1989-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| JP2513275B2 (ja) | 計算機のインタフェ―ス方式 | |
| JPH08106443A (ja) | データ処理システム及び並列コンピュータ | |
| JPH0293821A (ja) | スキャナプリンタ付きパーソナルコンピュータ | |
| JP2693631B2 (ja) | スキャンアウト制御システム | |
| US5179628A (en) | Computer interface between I/O channel unit and service processing unit | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPS59205641A (ja) | 文字情報処理装置 | |
| JPS60205652A (ja) | Ｄｍａ転送方式 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JPS61166666A (ja) | 情報処理システム | |
| JPH0247145B2 (ja) | Ruupushikideetadensosochi | |
| EP0276017A2 (en) | Stored data high speed processing apparatus | |
| JPS6398755A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0285950A (ja) | バス間転送方式 | |
| JPH06274439A (ja) | 入出力制御装置 | |
| JPH0561779A (ja) | データ転送制御方式 | |
| JPH06266486A (ja) | 入力装置及び入力制御方法 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPS6356745A (ja) | 命令処理装置のメモリアドレス制御回路 | |
| JPS62279422A (ja) | フアイル入出力方式 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH05143561A (ja) | 複合計算機システム | |
| JPH0527931A (ja) | 印刷データ転送制御方式 |