JP2512160B2 - 映像イメ―ジ処理装置 - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明は映像イメージの処理装置に関し、特に映像イ
メージを表わすデータを記憶すると共に、抽出する装置
に関する。

機械の映像装置は、製造工程における種々の点で製品
を解析するために用いられる状況にある。このような装
置は、アツセンブリ・ラインに沿つて配置され、各製品
の映像イメージを発生するビデオ・カメラを備えてい
る。この映像イメージはイメージ・プロセツサにより解
析されて、例えば部品の存在や、製品の機械的な寸法が
指定された許容範囲内にあるかといつた製品の特性が検
出される。多くの映像イメージ・プロセツサは、実行す
るイメージ解析が複雑なために、リアル・タイメ方式で
映像イメージを解析することができない。従つて、ある
形式のイメージ記憶機構をこのようなプロセツサに備え
る必要がある。通常、このようなイメージ記憶機構は、
映像イメージを二次元アレーの画素（picture elemen
t）にデイジタル化する。一方の次元はイメージにおけ
る走査線に対応し、他方の次元は画素のカラム（列）に
対応する。

これまでは、一台のカメラにつき一つの映像処理装置
が接続されていた。解析能力が改善されたのであれば、
製品が製造工程を介して進行する際に、各製品の２つの
映像イメージを補足することが望ましいことがしばしば
である。そのような場合では、各イメージは、異なる外
形を調べるために、対象の独立した観点を表わしてい
る。しかし、いくつかの従来のイメージ・プロセツサ
は、これらに多数のカメラを接続しても、これらは同時
に１台のカメラからのイメージを撮像し、記憶し、かつ
解析することができるに過ぎない。その結果、一つの対
象について多数の投影を必要とするときは、それらの投
影は結局のところ異なつた複数の点から対象の状態を表
わすものとなる。これでは、映像イメージを撮像する間
に、複数の対象がその方向、更には対象の特徴さえも変
化させてしまう可能性が大である。このような変化は、
検査工程において逆効果をもたらすものとなり得る。更
に、高速に移動するアツセンブリ・ラインにおいてイメ
ージを捕捉するときは、同一の対象が各カメラの前にあ
ることが保証されなければならない。従来可能であつた
唯一の解決方法は、独立したイメージを同時に撮像し、
かつ解析する二重処理装置を採用することであつた。

典型的な機械映像装置におけるカメラは、グレー・ス
ケールの映像イメージ、即ち多数の輝度レベルを有する
イメージを発生する。ある階級の従来のイメージ・プロ
セツサは、グレー・スケールの映像イメージを白黒輝度
レベルのみを有する２進数のイメージに変換していた。
この変換は、イメージを２つの輝度レベルに集約させる
ことにより、イメージ解析を単純化した。しかし、変換
の際に、解析すべき複数の対象がごく狭い領域に含まれ
ているものであつても、イメージ全体を２進化してい
た。このような場合には、処理時間がイメージ全体の変
換により引き伸ばされるものとなつていた。

従来知られていたイメージ処理技術は、ユーザがイメ
ージ内に、イメージの一定の特徴と対象を見る二次元の
「窓」を定義することができる。これらの特徴及び対象
は、ユーザにとり重要なところであり、窓は特徴及び対
象を含むイメージの複数の部分を定義するものであつ
た。イメージの解析に必要な時間は、複数の窓内のイメ
ージ部分のみを処理することによつて短縮されるもので
あつた。改良されたイメージ・プロセツサではユーザが
矩形でない窓、例えば円又は三角形の窓を定義すること
ができる。ラスター走査アドレスにより記憶した矩形窓
内の画素をアドレス指定することは比較的容易である
が、矩形でない窓は更に複雑なアドレス計算を必要とす
るものであつた。このような場合には、窓内の画素の各
ラインが異なる行の画素から始まり、かつ終わることに
なる。従つて、窓の１ラインにおける最後の画素の記憶
位置から、次のラインにおける最初の画素の記憶位置ま
でのアドレスの増分数は、固定された数ではない。その
結果、各窓ラインにおける最初のアドレスを決定する際
には、処理時間を用いる必要があり、これが処理を遅く
するものである。

発明の概要 映像プロセツサは好ましいものとして同期している２
台のカメラから独立した映像イメージを受け取る。各映
像イメージは、１フイールド又はインターレースされた
２フイールドからなるフレームにより表わされる。各映
像イメージをデイジタル的な２連の画素にデイジタル化
する変換器が備えられている。複数の映像フイールドに
おける連続的な画素を記憶する記憶手段が備えられてい
る。この記憶手段は実際には、一つの映像フイールドに
おける連続的な絵素（pixel）をそれぞれ記憶する複数
の独立した手段からなるものであつてもよい。この映像
プロセツサはインターレースされた映像イメージのうち
の一方のフイールド又は両方のフイールドについての連
続的な絵素を記憶すべきか否かを指定するように構成さ
れている。この指定に応答して、対応する各映像イメー
ジのフイールド信号は、前記記憶手段に選択的に供給さ
れることにより、与えられた映像イメージについて指定
されたフイールドを前記映像プロセツサに記憶すること
ができる。

イメージ処理装置の柔軟性を最大にするために、本発
明の一実施例における前記映像プロセツサは、２つのイ
メージをそれぞれ記憶すべきタイミングを表わす信号に
応答する記憶手段用のコントローラを備えている。この
コントローラは、同一の映像フイールド期間において両
映像イメージについて情報を受け取つたときは、各映像
イメージの連続的な絵素のメモリを同時にエネーブルさ
せる。信号源のうちの一方から新しい映像イメージを記
憶すべきとの情報を前記コントローラが受け取り、かつ
その間に他方の信号源の映像イメージを前記記憶手段か
ら読み出しているときは、前記コントローラは、前記映
像プロセツサが前記第１の信号源から新しいイメージを
取り込んで記憶できるようにするために、他の映像イメ
ージの処理を一時停止させる。

前記映像イメージの評価はユーザ定義の窓内に存在す
る絵素について行なわれる。この窓は、解析すべき特徴
を含むイメージの複数部分を識別するものである。記憶
手段から画素を読み出して処理するためのアドレス指定
は、各ユーザ定義の窓について対象領域を定義すること
によつて簡単化されている。対象の各領域は対応する窓
を取り囲むイメージの長方形の部分である。記憶した対
象領域の画素は、通常のラスター走査のアドレス機構を
用いてメモリから読み出される。対象の領域の各ライン
における第１の画素のアドレスは、常時対象の領域の前
のラインにおける最後の画素のアドレスを固定的に増分
したものである。全体のイメージのマスクが記憶され、
これにより当該装置が関連する窓の内側又は外側にある
対象の領域の画素間を区別することを可能にさせてい
る。

本発明の全般的な目的は、独立した２つの映像イメー
ジを同時に取り込み、かつ記憶して解析することができ
るイメージ・プロセツサ用の装置を提供することにあ
る。

更に具体的な目的は、与えられた映像イメージについ
てインターレースされたフイールドの一方又は両方を前
記映像プロセツサに選択的に記憶することができるイメ
ージ・プロセツサ用の記憶機構を提供することにある。

本発明の他の目的は、一方の信号源からのイメージ・
データの抽出と、他方の信号源からの新しいイメージの
記憶との間の仲裁機構を提供することにある。

更に、本発明の目的は、全体のイメージを記憶する前
に、記憶手段から読み出される映像イメージの一部のデ
ータをエネーブルして処理させる機構を提供することに
ある。この機構を採用することにより、イメージの撮像
及び処理に必要な時間が減少される。

更に、本発明の目的は、イメージにおいて予め定めた
部分のみ処理及び解析を実行する装置を提供することに
ある。これらの部分のみを処理するとにより、イメージ
の解析に必要な時間は最小化される。

本発明の目的は、予め定められたイメージ部分がユー
ザにより選択され、次いでその部分を取り囲む矩形領域
を定義する際に、矩形でない形状を可能にさせる。この
矩形領域はイメージ部分をアクセスするのを簡単にする
ものとなる。

好ましい実施例の説明 第１図を最初に参照すると、本発明はプログラマブル
・コントローラ１に関連して示されている。プログラマ
ブル・コントローラ１は異なる複数の機能モジユールを
収容している１のラツクを有する。これらの機能モジユ
ールは、プログラマブル・コントローラ１により制御さ
れる機械を動作させるためのユーザ書き込みプログラム
を実行する主プロセツサ３と、前記機械に対してプログ
ラマブル・コントローラ１をインタフエースさせる一連
の通常の入出力モジユール４と、新しい映像イメージ・
プロセツサ10とを有する。映像イメージ・プロセツサ10
は工作片５を異なる角度から狙いを付けて示す２台の電
荷結合デバイス（CCD）カメラ６及び７からの映像信号
を受け取る。この２台のカメラ６及び７はRS−170標準
に適合する通常のラスター走査デバイスであり、インタ
ーレースされた２フイールドからなる映像イメージ・フ
レームを発生する。各フイールドは約256本の走査線か
らなる。ビデオ・モニタ８は映像イメージ・プロセツサ
10からの映像出力イメージを表示する。処理されたイメ
ージを表示するのに加えて、オペレータがビデオ・モニ
タ８及びライト・ペン９を用いて、ビデオ・モニタ８の
スクリーン上に表示したメニユー及びアイコンを介して
映像イメージ・プロセツサ10を構築させる。コンピユー
タ端末装置２は主プロセツサ３に接続されてこれをプロ
グラムしている。

イメージ・プロセツサ・ハードウエア 映像イメージ・プロセツサ10は中央処理装置（CPU）
部11及び映像信号部12からなる。それらの詳細をそれぞ
れ第２図及び第３図に示す。CPU部11は、制御バスを形
成する一組の制御ライン13、並列アドレス・バス14及び
並列データ・バス15からなる３本一組のバスの周辺に構
築されている。マイクロプロセツサ（又はミニコンピユ
ータ）16は３つのバス、即ち制御ライン13、並列アドレ
ス・バス14及び並列データ・バス15に接続され、映像イ
メージ・プロセツサ10の動作を制御してカメラ６及び７
から受け取る映像イメージを取り込んで解析するプログ
ラムを実行する。

マイクロプロセツサ16のプログラムは読み出し専用メ
モリ（ROM）19に格納されており、ROM19は更にCPU部11
内の前記３つのバスに接続されている。ランダム・アク
セス・メモリ（RAM）18はプログラムの実行中にマイク
ロプロセツサ16が採用した異なる変数、及びイメージ解
析結果用のメモリ位置を有する。電気的に消去可能なプ
ログラマブル読み出し専用メモリ（EEPROM）22が一組の
制御ライン13、並列アドレス・バス14および並列データ
・バス15に接続されている。EEPROM22は、映像イメージ
・プロセツサ10を構築し、かつ実行すべきイメージ解析
を定義するオペレータが提供するデータを記憶する。

入出力インタフエース回路24も制御ライン13、並列ア
ドレス・バス14及び並列データ・バス15に接続されてい
る。入出力インタフエース回路24は複数組の個別的な入
力ライン25及び出力ライン26をそれぞれ備えている。２
つの入力ライン25はイメージを取り込むべきことを表わ
す個別的なトリガ信号を受け取る。出力ライン26の別の
ものは、ストローブ光点弧信号、プロセツサ・ビジー出
力信号、及び映像イメージ・プロセツサ10が実行した異
なるイメージ解析の結果を表わす多数の独立した信号を
転送する。入出力インタフエース回路24は、コンピユー
タ端末装置又はリモート・コンピユータに直接映像イメ
ージ・プロセツサ10を接続するために用いられる通常の
RS−232直列ポート21も備えている。

第１図には、プログラマブル・コントローラ１のラツ
ク内に配置するモジユールに収容した映像イメージ・プ
ロセツサ10が示されている。このようなシステム構成で
は、CPU部11は映像イメージ・プロセツサ10をプログラ
マブル・コントローラ１のラツクのバツクプレーンに接
続するバツクプレーン・インタフエース28を有する。こ
れは映像イメージ・プロセツサ10が主プロセツサ３から
構成データ及びコマンドを受け取ると共に、当該映像イ
メージ・プロセツサ10に解析結果を転送する。バツクプ
レーン・インタフエース28は、通常の回路、例えばプロ
グラマブル・コントローラ１の他のモジユールにより用
いられてラツクのバツクプレーンにこれらのモジユール
を接続させるものからなる。映像イメージ・プロセツサ
10が用いる特定のプログラマブル・コントローラ１の特
性に基づいて、当該技術分野で習熟する者には適当なバ
ツクプレーン・インタフエース28を設計することは容易
であろう。

映像イメージ・プロセツサ10の残りの部分は、第３図
に示す映像信号部12に含まれている。映像信号部12はカ
メラ６及び７からイメージ・データを通常のアナログ映
像信号の形式で受け取ると共に、各映像信号を２つのア
ナログ・デイジタル変換器（ADC）32及び33のうちの一
つに供給する。アナログ・デイジタル変換器32及び33は
対応するカメラからのアナログの映像信号を一連のデイ
ジタル画素（絵素pixel）にデイジタル化し、かつ各絵
素のグレー・スケール輝度が多数ビツトのデイジタル数
に表わされている。アナログ・デイジタル変換器32及び
33は、通常の装置であり、高低の電圧基準値を並列デー
タ・バスを介してロードし、デイジタル変換のパラメー
タを定義することができる。各アナログ・デイジタル変
換器32及び33は映像タイミング回路27からの信号により
クロツキングされて対応するカメラから水平走査線当り
525絵素を発生させる。映像タイミング回路27はカメラ
６及び７に水平同期信号及び垂直同期信号も出力する。

アナログ・デイジタル変換器32及び33の多数ビツトの
出力は第１の映像マルチプレクサ34の異なる入力に並列
に供給されている。第１の映像マルチプレクサ34は２つ
の並列入力をそれぞれ３つの並列映像バス35〜37のうち
の一つのみに選択的に接続するように構成可能である。
３つのデイジタル並列映像バス35〜37はそれぞれ３入力
１出力の第２の映像マルチプレクサ38の入力に接続され
ている。第２の映像マルチプレクサ38の出力は映像デー
タ・セレクタ40の１入力に接続され、映像データ・セレ
クタ40は選択的にデイジタル的な入力を映像信号発生器
42に供給する。映像信号発生器42は映像データ・セレク
タ40からのデータを通常のアナログの映像信号に変換し
て外部のビデオ・モニタ８に印加する。

３つの並列映像バス35,36及び37はそれぞれ２重ポー
トを有する３つのフイールド・メモリ44,45及び46のう
ちの一つの第１のデータ・ポートに接続されている。２
重ポート式の各フイールド・メモリ44〜46における第２
のポートは共通メモリ・データ・バス51に接続されてい
る。各フイールド・メモリ44〜46はアナログ・デイジタ
ル変換器32及び33から出力される独立した512×256絵素
のグレー・スケールの映像イメージ・フイールドを記憶
するのに充分な数のメモリ位置を有する。フイールド・
メモリ44〜46は、それぞれがその機構の一部をなすこと
により、全体として映像イメージを記憶する一つの機構
を形成している。

グラフイツク・メモリ47も２重ポートのRAMであり、
第１のデータ・ポートが共通メモリ・データ・バス51に
接続され、第２のデータ・ポートが映像データ・セレク
タ40の他の入力に接続されている。グラフイツク・メモ
リ47はビデオ・モニタ８に表示するためにCPU部11が発
生した英数字及びグラフイツク・シンボルを含む映像イ
メージを記憶している。これらの英数字及びグラフイツ
ク・シンボルは映像イメージ・プロセツサ10を設定して
イメージ解析及び解析結果を表示するために用いられ
る。フイールド・メモリ44〜46及びグラフイツク・メモ
リ47のアドレス入力は共通かつ並列の映像アドレス・バ
ス50に接続されている。フイールド・メモリ44〜46に記
憶されている各絵素については、絵素を配置するフイー
ルド走査線を指定する１グループのビツトと、絵素の水
平イメージ・カラムを指定する他のグループのビツトと
を有するデイジタル数によりアドレス指定することがで
きる。

フイールド・メモリ44〜46及びグラフイツク・メモリ
47の読み出し及び書き込み命令は、メモリ・コントロー
ラ52により管理されている。フイールド・メモリ44〜46
からデータを読み出すときは、メモリ・コントローラ52
は、各フイールド及びグラフイツク・メモリ47のメモリ
位置のうちの一つを表わす多重ビツトのアドレスをアド
レス出力線53上に発生する。メモリ・コントローラ52の
アドレス出力線53は並列３入力１出力の第１のアドレス
・マルチプレクサ54の入力に接続されている。第１のア
ドレス・マルチプレクサ54の多重ビツト出力は映像アド
レス・バス50に接続されている。第１のアドレス・マル
チプレクサ54の他の多重ビツト入力は、イメージ記憶及
び表示用のメモリ・アドレスを発生する映像タイミング
回路27内のアドレス発生器に接続されている。第１のア
ドレス・マルチプレクサ54の入力のうちのいずれを出力
させるかは、線56を介するメモリ・コントローラ52の信
号により決定される。更に、メモリ・コントローラ52は
一組の制御線58を介して通常の読み出し／書き込み制御
信号も発生し、これを各フイールド・メモリ44〜46及び
グラフイツク・メモリ47に供給している。

RS170のカメラ６及び７の代わりに、フレーム・リセ
ツト・カメラを用いることもできる。この場合に、カメ
ラはビデオ・モニタ８の走査と非同期で走査をする。従
つて、この置換では、映像タイミング回路27がイメージ
の取り込み及び表示用に別のアドレス信号を発生しなけ
ればならない。別のバスがこれらの信号をアドレス・マ
ルチプレクサ54及び74に供給することになる。その場合
に、アドレス・マルチプレクサ54及び74は４入力１出力
の素子であればよい。これらのアドレス信号のうちの一
つは、イメージを記憶するのか、読み出して表示するの
かに従つて、フイールド・メモリ44〜46、グラフイツク
・メモリ47及びマスク・メモリ48に供給される。

マスク・メモリ48は映像アドレス・バス50及び制御線
58にも接続されている。マスク・メモリ48は２つのプレ
ーンに分割され、それぞれがカメラ６又は７のうちの一
方の映像イメージ用の処理マスクを記憶する。これら処
理マスクの機能については以下で説明する。ロジツク・
ゲート63はメモリ・データ・バス51のうちの１ビツト・
ラインをマスク・メモリ48のデータ端子に接続してい
る。ロジツク・ゲート63は制御線58のうちの一本の信号
によりエネーブルされる。

CPU部11は映像信号部12に接続されている。特に、一
組の制御ライン13、並列アドレス・バス14及び並列デー
タ・バス15は、映像信号部12内のCPUインタフエース回
路60に接続されている。CPUインタフエース回路60は通
常のアドレス・デコーダを有する。このアドレス・デコ
ーダは並列アドレス・バス14上に存在する特殊アドレス
に応答して映像信号部12内の異なる部分の制御信号を発
生する。更に、CPUインタフエース回路60は一連のアド
レス可能なデータ・レジスタを有し、マイクロプロセツ
サ16がこれらのデータ・レジスタにデータを書き込み、
映像信号部12の機能を設定する。例えば、これらのデー
タ・レジスタは複数の制御ビツトを記憶し、これらの制
御ビツトが制御線61に送出されて各映像マルチプレクサ
34及び38を設定するものである。

CPU部11の並列アドレス・バス14は、CPUインタフエー
ス・アドレス・バス64を介してアドレス・マルチプレク
サ54の第３の入力に接続されている。CPU部11からの並
列データ・バス15はCPUインタフエース回路60を介してC
PUインタフエース・データ・バス66に接続されている。
CPUインタフエース・データ・バス66は２組みの双方向
データ・バツフア68及び69を接続している。第１組の双
方向データ・バツフア68はCPUインタフエース回路60か
らのエネーブル信号に応答してCPUインタフエース・デ
ータ・バス66をメモリ・データ・バス51に接続する。

一組のデータ・バツフア70がメモリ・コントローラ52
からの制御信号によりエネーブルされたときは、メモリ
・データ・バス51が並列データ・バス・マルチプレクサ
71の一方の組の入力に接続される。並列データ・バス・
マルチプレクサ71の他方の組の並列入力は全て接地され
ている。並列データ・バス・マルチプレクサ71は、AND
ゲート65からのエネーブル信号に応答して一方の組の入
力をその出力に導く。ANDゲート65の一方の入力はCPUイ
ンタフエース回路60から線62を介してマスク・エネーブ
ル信号を受け取つている。ANDゲート65の他方の入力は
マスク・メモリ48のデータ端子に接続されている。

並列データ・バス・マルチプレクサ71の並列出力は２
進化及びフイルタ回路72の入力に接続されている。２進
化及びフイルタ回路72は通常の回路であり、多数の入力
数を所定のしきい値に対するその入力数の数値関係に従
つて、２進数に変換するものである。２進化及びフイル
タ回路72はグレー・スケールの絵素を黒又は白の輝度レ
ベルを有する２進数の絵素に変換する。これに代わつ
て、入力数を２つのしきい値、又は「窓」と比較するこ
とができる。２進数の変換値は、入力数が２つのしきい
値間にあるか否かにより決定される。更に、この２進化
及びフイルタ回路72はイメージについて通常の二次元フ
イルタ動作によりイメージにおける好ましくない遺物を
除去、又は複雑な目標を単純な形状にすることができ
る。

２進化及びフイルタ回路72の２進出力は第２組のデー
タ・バツフア69及び２進イメージ・メモリ49の一方のデ
ータ・ポートに供給される。２進イメージ・メモリ49の
他方のデータ・ポートは映像データ・セレクタ40の第３
のデータ入力に接続されている。２進イメージ・メモリ
49のアドレス入力は、３入力１出力の第２のアドレス・
マルチプレクサ74に接続されている。第２のアドレス・
マルチプレクサ74は、CPUインタフエース回路60からCPU
インタフエース・アドレス・バス64を介してアドレス信
号と、映像タイミング回路27から送出され、アドレス線
55を介する他のアドレス信号と、線75を介してメモリ・
コントローラ52からの第３のアドレス信号とを入力して
いる。線76を介してメモリ・コントローラ52からの信号
は、第２のアドレス・マルチプレクサ74が３入力アドレ
ス信号のうちのいずれを２進イメージ・メモリ49に導く
かを制御している。２進イメージ・メモリ49は、一組の
制御線58を介してメモリ・コントローラ52から制御信号
も受け取つている。

メモリ・コントローラ52は通常のメモリ・アクセス仲
裁回路を有する。このメモリ・アクセス仲裁回路は、２
進化及びフイルタ回路72、CPUインタフエース回路60及
び映像タイミング回路27からメモリ要求を受け取ると共
に、これらに要求肯定応答を送出する。メモリ・コント
ローラ52は、これらのメモリ要求に応答して種々の制御
信号を発生し、アドレス・マルチプレクサ54,74、異な
るフイールド・メモリ44〜46、グラフイツク・メモリ4
7、マスク・メモリ48及び２進イメージ・メモリ49の動
作を管理している。

更に、映像信号部12は、アドレス線55を介して映像タ
イミング回路27に接続されたライト・ペン・レジスタ78
も備えている。CPU部11によりこのライト・ペン・レジ
スタ78を読み出し、記憶しているアナログ・デイジタル
変換器32及び33からの絵素のフイールド・メモリ・アド
レスを得ることができる。CPU部11は、このアドレスに
よつて走査線及び映像イメージにおける当該絵素のカラ
ム座標を決定することができる。ライト・ペン・レジス
タ78は、ライト・ペン９の信号に応答して、映像タイミ
ング回路27のアドレスをラツチする。好ましいものとし
て、ビデオ・モニタ８及びカメラ６及び７は同期して走
査されるので、ラツチされた映像タイミング回路27のア
ドレスは、その時点でライト・ペン９が位置するビデオ
・モニタ８のスクリーン上の位置を表わしている。ライ
ト・ペン９の位置アドレス指定についてはCPU部11によ
りライト・ペン・レジスタ78から並列データ・バス15及
び66を介して読み出すことができる。

イメージ・プロセツサの動作 映像イメージ・プロセツサ10は、オペレータが定義し
た複数の評価窓及びライン・ゲージを用いてカメラ６及
び７からの映像イメージを解析して、各カメラ６及び７
の目標の異なる特徴を検知する。例えば、第４図はビデ
オ・モニタ８上に現われ、第１のカメラ６から取り込ん
だ工作片５のイメージを示す。このイメージはイメージ
解析窓及びライン・ゲージの表示も含まれている。例え
ば、長方形の解析窓80が工作片５のシリンダ状の突起84
の周辺に定義されており、対象となる長方形の領域90を
定義する窓は、工作片５を突き抜ける穴の所で、イレギ
ュラーな形、たとえば円形の解析窓73を取り囲む。ライ
ン・ゲージ解析ツール81は工作片５の底縁に沿つた切断
の幅を検出するように配置された状態で示されている。
評価窓及びライン・ゲージの数は、カメラ６及び７から
のイメージに関連して個々に定義されてもよい。

イメージの基本的な解析は、窓90及び80内の絵素、及
びライン・ゲージに沿つた絵素をカウントすることによ
り行なわれる。これらの絵素はオペレータが定義した輝
度しきい値の上下にある輝度を有する。このカウント処
理を、２進化及びフイルタ回路72内の回路、またはマイ
クロプロセツサ16により実行することができる。「プロ
グラマブル・コントローラ映像装置（Programmable Con
troller Vision System）」と題する1988年６月３日出
願の米国特許出願第07/057,797号は、窓及びライン・ゲ
ージを用いてイメージ解析を行なう同じような映像プロ
セツサを開示している。この文献もライト・ペンを用
い、モニタのスクリーン上のアイコンを選択することに
よつてプロセツサ解析を設定する方法を説明している。
ここでは、この文献に記載されている説明を引用するこ
とにより関連させる。

ビデオ・モニタ８のイメージも輝度プローブ82の位置
の表示を有する。この輝度プローブ82はオペレータがイ
メージに配置することができる固定された大きさの領域
である。「輝度の変動を補償した機械映像装置（Machin
e Vision System With Illumnation Variation Compens
ation）」と題する1987年３月30日出願の米国同時継続
出願第07/031,414号に説明されているように、輝度プロ
ーブ領域における絵素の輝度が測定される。測定結果を
用いて、解析設定の時点からカメラの視野の輝度におけ
る変化を原因としたイメージの総合輝度における変化を
検出する。以下で説明するが、この測定は、マイクロプ
ロセツサ16をエネーブルしてアナログ・デイジタル変換
器の電圧基準を調整することにより、デイジタル化した
カメラ信号が明るさの影響を補償するものである。

各イメージに関する解析窓、ライン・ゲージ及び輝度
プローブの設定パラメータは、構成データのテーブルと
してEEPROM22に記憶される。EEPROM22のテーブルに記憶
されている構成データは、マイクロプロセツサ16が第３
図のCPUインタフエース回路60のレジスタにデータをロ
ードするときに用いられる。CPUインタフエース回路60
は映像信号部12の異なつた各部分に固有の制御信号を発
生する。これらの構成データ・テーブルを第５図に図表
により示す。これらの構成データ・テーブルのうちの２
つが示されている（各カメラ６及び７のイメージに一
つ）。テーブル・メモリ位置の第１の部分86は、一般的
に映像イメージ・プロセツサ10を構築するシステム・デ
ータを記憶している。先に説明したように２つのカメラ
６及び７はそれぞれインターレースされたイメージの２
フイールド走査フレームを発生する。オペレータは必要
とする垂直解像度に基づいて、イメージ解析を実行する
のはイメージの１フイールドだけか、又は両フイールド
かを選択することができる。垂直解像度の情報（即ち、
１又は２フイールド）がシステム構成データ部86に記憶
される。

システム構成データ部86には、２つのカメラ・トリガ
の入力ライン25のうちのいずれが各カメラからのイメー
ジの取り込みを制御するのかの割り付けも記憶されてい
る。これらのカメラは、独立した複数のトリガ入力に割
り付けることが可能であるか、又は一入力がトリガによ
りカメラ６及び７から同時にイメージを取り込むことが
可能である。先に説明したように、カメラのイメージに
は各水平ラインに512絵素ある。イメージの処理におい
ては、全512絵素を用いることができるか、又は当該の
水平解像度レベルが必要でないときは、一つおきの水平
絵素を用いることができる。このようにして256の水平
解像度を得ている。システム構成データ部86における一
対のビツトは、各走査線の全ての絵素を処理するのか、
又は一つの置きの絵素を処理するのかを示す。解析の設
定の際に用いられるアナログ・デイジタル変換器32及び
33の高及び低基準電圧もシステム構成データ部86に記憶
される。EEPROM22における構成データ・テーブルのシス
テム構成データ部86は、システム動作に必要な他のデー
タを記憶するが、本発明の機能には関係していない。

第５図に示す構成データ・テーブルには、輝度プロー
ブ82の定義を含む第２の部分87がある。この定義には輝
度プローブ82の領域の角の映像ライン及びカラムを指定
する２バイトが含まれている。輝度プローブ82は大きさ
が固定されているので、この一組の座標がその位置を指
定する。解析設定時の輝度プローブ82の領域の輝度の値
は、次の測定値を比較して輝度の変化を検出するための
基準レベルとして、この部分に記憶される。この構成デ
ータ・テーブルの第２の部分87における他のビツトは、
輝度補償がユーザによりエネーブルされたか否かを表わ
すフラグとして機能する。

各解析窓は、構成データ・テーブルの第３の部分88内
にデータ・ブロツクを有し、これに窓を定めるデータを
記憶する。第５図に示すように、このデータには長方形
窓の上角位置のイメージ・アドレスを指定する２バイト
のワードを有する。他のワードは反対側の窓の下角位置
を指定する。これら２つの位置はイメージにおける長方
形窓の位置及びその大きさを定義する。非長方形の窓を
定義したときは、２つの位置ワードを用いてその形状及
び位置を定義する。例えば、円形窓はその中心を表わす
１ワードにより定められ、他のワードが窓の半径を記憶
する。窓のデータには、窓の絵素について実行すべき解
析機能を表わす数、イメージの絵素を２進化するしきい
値の輝度レベル、及び解析の結果の最大及び最小許容値
を有するワードも含まれる。

同様のデータ・ブロツクがライン・ゲージ・データ部
89に配置されて各ラインのゲージを定める。各ライン・
ゲージの位置を指定するために、ラインは水平である
が、垂直であるかを表わすフラグ・ビツト及び絵素にお
けるライン長と共に、ライン終端の絵素の座標位置が記
憶される。２進化しきい値レベルも記憶される。構成デ
ータ・テーブルのライン・ゲージ・データ部89には、ラ
インのゲージに沿って絵素について実行すべき解析機能
を表わす数も含まれている。

データ・テーブルもイメージ処理結果を記臆するRAM1
8に定義される。このようなテーブルは従来のイメージ
処理システムにより用いられたものと同一である。

マイクロプロセツサ16は、システム・オペレータによ
り窓及びラインのゲージを定義した後、構成データを用
いて各カメラのイメージ用のイメージ処理マスクを作成
する。以下で詳細に説明するが、マスクはイメージ解析
の際に用いられ、取り込んだイメージの他の絵素から窓
内の絵素を選択する。各マスクは512×256絵素アレーで
あり、窓内又はイメージのライン・ゲージに沿つた各絵
素が１の論理レベル・ビツトにより表わされ、またこれ
ら領域外の絵素の０論理レベル・ビツトにより表わされ
る。取り込んだイメージが２フイールドからなるとき
は、同一のマスクを用いて各フイールドのイメージを処
理する。

２つのマスク・アレーは第３図に示す独立したマスク
・メモリ48の面に記憶される。CPU部11は、マスクを記
憶するために、メモリ・コントローラ52に映像信号部12
のマスク・メモリ48に対するアクセスをする要求を送出
する。アクセスが許可されると、CPUインタフエース回
路60におけるレジスタからの制御信号により一組の双方
向データ・バツフア68及びロジツク・ゲート63がエネー
ブルされる。第１のアドレス・マルチプレクサ54もエネ
ーブルされてCPUインタフエース・アドレス・バス64を
映像アドレス・バス50を介してマスク・メモリ48に接続
させる。次いで、マスクのデータ・ビツトがマイクロプ
ロセツサ16からCPUインタフエース・データ・バス66及
びメモリ・データ・バス51を介してマスク・メモリ48に
送出される。マスク・メモリ48では、メモリ・コントロ
ーラ52の制御信号がマスク・データをマスク・メモリ48
の固有のブレーンに記憶させる。

セツトアツプ機能が終了すると、映像イメージ・プロ
セツサ10を動作状態に置いてイメージを処理可能とな
る。第２図及び第３図を参照すると、カメラ６及び７か
らのデータの取り込みに応答して、入力ライン25を介し
てCPU部11が受け取つた信号をトリガさせる。２つのカ
メラ６及び７は同期して走査をし、それぞれアナログ・
デイジタル変換器32又は33に映像信号を連続的に出力す
る。これらのアナログ・デイジタル変換器32及び33もカ
メラの信号により搬送された映像イメージを連続的にデ
イジタル化する。しかし、トリガ信号を受け取らない限
り、デイジタル化された映像イメージがフイールド・メ
モリ44〜46に記憶されることはない。

映像イメージ・プロセツサ10はオペレータにより構築
され、共通のトリガ信号に応答して２つのカメラ６及び
７から別個にイメージを同時に取り込む。これに代わつ
て、２つのカメラ６及び７がトリガ信号に個々に応答
し、これによつて異なる時間にイメージを取り込むよう
にしてもよい。トリガ信号を受け取ると、マイクロプロ
セツサ16は構成データ・テーブルを調べてこの信号がい
ずれのカメラを割り付けたのかを判断する。マイクロプ
ロセツサ16は、トリガ入力及び構成データ・テーブルに
応答して、出力ライン26を介して指定された各カメラ毎
にエネーブルされるストローブ光をトリガする。ストロ
ーブ光は、全ての応用に必要ではないが、高速に移動す
るカメラ６及び７の目標を「固定」させるのに用いられ
る。

CPU部11がイメージを取り込むトリガ信号を受け取る
と同時に、マイクロプロセツサ16はその時点で利用可能
なフイールド・メモリ44〜46のうちの一つを割り付け、
カメラの次のフイールドを記憶する。選択した垂直解像
度の程度に従つて、１又は２つのフイールド・メモリが
イメージを取り込むカメラに割り付けられる。両フイー
ルドを記憶するときは、一方を偶数フイールドに、他方
を奇数フイールドとして２つのフイールド・メモリを割
り付ける。フラグ・ビツトは、イメージを再アツセンブ
リして処理及び表示ができるようにするために、どのフ
イールドをどのフイールド・メモリに記憶しているかを
表わす。フイールド・メモリの割り付けは、CPU部11が
映像信号部12に制御データを送出し、第１の映像マルチ
プレクサ34を設定して、アナログ・デイジタル変換器32
及び33を割り付けたフイールド・メモリ44〜46に接続さ
せることにより実行される。更に、メモリ・コントロー
ラ52はいずれのフイールド・メモリがデータを記憶する
ようにエネーブルするのかについての情報も受け取る。
映像信号部12はイメージを取り込むようにCPU部11から
通告され、また映像タイミング回路27はメモリ・コント
ローラ52にメモリ・アクセス要求を送出する。この要求
は、映像信号部12が他の機能を実行すべきかどうかに無
関係に、メモリ・コントローラ52が新しいイメージ・デ
ータを記憶するように、映像信号部12の回路を設定させ
るものである。メモリ・コントローラ52は、アドレス線
55を映像タイミング回路27からフイールド・メモリ44〜
46へ接続するように、アドレス・マルチプレクサ54に指
令する制御信号を線56を介して送出する。カメラの映像
信号における次の垂直ブランキング期間で、メモリ・コ
ントローラ52は１以上の適当なフイールド・メモリを書
き込みモードに設定する。メモリ・コントローラ54は、
マイクロプロセツサ16によりCPUインタフエース回路60
の制御レジスタに記憶されたデータに基づいて、どのフ
イールド・メモリをエネーブルすべきを決定する。アナ
ログ・デイジタル変換器32及び33からデイジタル化され
た絵素がクロツク出力されるに従つて、映像タイミング
回路27もこれらの絵素を記憶するように、エネーブルさ
れたフイールド・メモリのアドレスをステツプさせてい
る。受信するイメージとして映像フイールド・インター
レース・モードを選択したときは、メモリ・コントロー
ラ52は次の映像信号の垂直ブランキング期間で異なるフ
イールド・メモリをエネーブルしてそのフレームの第２
フイールドを記憶させる。第１の映像マルチプレクサ34
も切り換えられて、アナログ・デイジタル変換器32又は
33の出力を当該フイールド・メモリに接続させる。

イメージ・データは、処理されかつ解析される前に、
先ずフイールド・メモリ44〜46に記憶されなければなら
ない。しかし、これらのフイールド・メモリ44〜46は二
重ポート素子なので、映像イメージ・プロセツサ10は、
全イメージのデータを記憶する前に、イメージの先頭で
絵素のデータの読み出しを開始することができる。解析
処理の第１ステツプは、輝度プローブ82が測定した相対
イメージ輝度を評価し、アナログ・デイジタル変換を調
整して輝度の変化を補償することである。イメージ・フ
レームの両フイールドを取り込んだときは、各フイール
ドにおける輝度プローブ82の領域を解析し、その結果を
用いて残りのフイールドのデイジタル化を補償する。一
つのフイールドにおける輝度プローブ82の最初のライン
を取り込むと、マイクロプロセツサ16はその絵素のアク
セスを開始して輝度プローブ82の輝度を計算することが
できる。この時点で輝度プローブ82の絵素の全てを取り
込まなくとも、輝度の計算はイメージの取り込みを追い
越してしまうことはない。

輝度プローブ82の計算を開始してもよいとする判断
は、トリガ信号を受け取つたときに設定される時間割り
込みにより行なわれる。第６図はカメラのうちの一つに
より連続的に転送される３角イメージ・フイールドの時
間ラインを示す。時間Ｔにおいて、CPU部11はトリガ信
号を受け取り、マイクロプロセツサ16は直ちに第３図の
ライト・ペン９の内容を読み込む。ライト・ペン９を使
用しないときは、最後の垂直ブランキング期間なので、
このライト・ペン・レジスタ78の内容はアナログ・デイ
ジタル変換器32及び33から受け取つた絵素のカウントに
対応している。マイクロプロセツサ16はこのカウントを
用いて、次の垂直期間まで絵素期間の数（フイールドの
絵素数−（マイナス）現在カウント）を決定する。残つ
ている絵素期間の数は、第６図に時間ＴとV₂との間の期
間としてグラフ化して示されている。マイクロプロセツ
サ16は、この数に、次のフイールドの始めから輝度プロ
ーブ82の第２ラインまでの絵素期間の数を加える。第６
図において、輝度プローブ82はボツクス93により示され
ている。その和は、輝度プローブ82の輝度の評価が開始
してもよい時間に対する絵素期間の数である。これは、
絵素期間の数を絵素期間の時間長によつて乗算すること
により、時間に変換される。その結果の時間長はマイク
ロプロセツサ16の割り込み時間を設定する。割り込みタ
イマが時間切れとなると、輝度プローブ82の解析タスク
はマイクロプロセツサ16により呼出される。２つのフイ
ールド取り込みモードが選択されると、同じような計算
が第２フイールドにおける輝度プローブ82の領域（第６
図のボツクス94）について行なわれ、第２の割り込みタ
イマがセツトされる。イメージ処理の速度を最適化する
ために、輝度プローブ82は可能な限りイメージの一番上
に近い位置に配置される必要がある。

輝度プローブ82における絵素の輝度は、従来のイメー
ジ・プロセツサが輝度変動補償で用いているためのもの
と同様の技術を用いて、測定される。これらの他のプロ
セツサのように、輝度プローブ82の測定結果はEEPROMに
おける構成データ・テーブルの第２の部分87に記憶され
ている輝度基準値と比較される（第５図を参照された
い）。輝度プローブ82からの現在輝度と基準レベルとの
間の差は、対応するアナログ・デイジタル変換器32及び
33の高及び低電圧基準を調整するために用いられる補正
係数となる。例えば、輝度プローブ82の測定が輝度の減
少を検出したときは、各電圧基準を比例した値により減
少させる。電圧基準の調整はストローブ光のフラシユ間
の差、及び周囲光の変化による輝度差を補償する。アナ
ログ・デイジタル変換器32及び33の電圧基準は、入力さ
れる残りのイメージ・フイールドにおける絵素の輝度が
補償されるために、新しい値により直ちに変更される。

マイクロプロセツサ16が補正係数を計算した後、CPU
部11は、イメージ全体の絵素がフイールド・メモリに記
憶されていなくとも、解析窓及びライン・ゲージの評価
を開始することができる。しかし、十分なイメージ絵素
を取り込み、イメージの評価がイメージの取り込みを追
い越すことがないと保証されるまで、評価は遅延されな
ければならない。これは、必要な全ての絵素を取り込む
前に、評価処理が絵素を切らしてしまわないことを保証
するものである。この保護を得るために、EEPROM22のシ
ステム構成データ部86はイメージにおける最高位置の窓
についての処理しきい値走査線を記憶する。この処理し
きい値走査線を、第４図に示すモニタ表示上の点線92に
より示す。

好ましいものとして、処理しきい値走査線の位置は解
析設定フエーズでCPU部11により計算される。イメージ
解析窓の全てが定義された後、マイクロプロセツサ16は
EEPROM22の構成データ部88に記憶した各窓の位置ワード
を調べることにより、いずれがイメージにおける最高位
置にあるかを決定する。処理しきい値走査線の位置の決
定は、いくつかの要因に基づいている。その第１は窓の
第１走査線の位置である。他の要素は窓、及び各絵素を
処理するために必要とされる時間長（即ち、システム・
クロツク周期）内の絵素について実行すべき解析機能で
ある。例えば、イメージを何らフイルタ処理することな
く単純に白絵素及び黒絵素をカウントすることは、２次
元のフイルタ処理を含む処理機能と比して速くなる。処
理が速ければ、しきい値走査線もイメージにおいて低く
する必要があるので、処理がイメージの取り込みを追い
越してしまうことはない。窓を解析する際に、窓内の絵
素のみがフイールド・メモリから読み出される。従つ
て、処理しきい値走査線の位置を決定する際の他の要因
は、窓の形状である。窓が相対的に狭いときは、カメラ
からの絵素の全ラインを記憶する速度よりも速い速度で
窓の走査線に沿つた絵沿を読み出し、処理することにな
る。この場合に、処理はイメージのメモリを追い越して
もよいが、更に多くの絵素／ラインを有する相対的に広
い窓の場合よりも、処理しきい値走査線をイメージにお
いて更に低く設定して解析することが必要となる。

他の実施例として、CPU部11の代わりに、オペレータ
が設定フエーズにおいて処理しきい値走査線を手動的に
配置してその位置を決定することができる。この場合
は、最高の窓を定義したときに、オペレータがイメージ
表示における処理しきい値走査線の表示を経験的に位置
決めする。次いで、ユーザは、イメージ処理がイメージ
の取り込みを追い越すかどうかを観測し、かつ処理しき
い値走査線の位置を調整する。処理しきい値走査線につ
いて満足する位置が得られるまで、多数の観測及び再配
置の反復を実行することが必要となる。いずれの方法に
おいても、そのラインにおける最初の絵素のアドレスを
記憶することにより、処理しきい値走査線の位置がEEPR
OM22に記憶される。

窓の絵素を処理し始める時点は、輝度プローブ82に関
して採用したものと同様の方法の時間割り込みにより決
定される。特に、トリガ信号を受け取つた時点で、マイ
クロプロセツサ16はライト・ペン・レジスタにおける現
在絵素アドスを用い、走査線しているイメージに残つて
いる絵素期間数を計算する。処理が開始可能になるま
で、この数がシステム構成データ部86に記憶されている
処理しきい値走査線における最初の絵素のアドレスに加
算されて、トリガ信号入力からの絵素期間数が計算され
る。第６図を参照すると、１フイールドのみを取り込ん
だときは、処理はフイールド１の点W1から開始すること
ができる。しかし、イメージ解析のためにイメージ・フ
レームの両フイールドが取り込まれているときは、点W2
が第２のフイールドとなるまで、処理は開始することが
できない。絵素期間の間隔の数は、各期間の時間長によ
り乗算され、割り込み時間は積と共にセツトされる。

窓割り込みタイマが時間切れとなると、割り込みルー
チンが呼出され、CPU部11が窓解析ソフトウエア・ルー
チンの実行を開始させる。この割り込みルーチンは第１
窓の指定を読み出して、窓を処理するために、窓をリス
トにしているRAM18のテーブルから処理をする。例え
ば、第４図のイメージにおいて、長方形の解析窓80は最
初に処理されるものとなる。次いで、マイクロプロセツ
サ16はこの窓用にEEPROM22に記憶している構成データを
アクセスする。

窓は種々の形状、例えば円形の窓77を有するので、イ
メージ処理フエーズにおいて、窓内で絵素のアドレスを
計算することは簡単ではなく、また時間が掛かる。従つ
て、フイールド・メモリ44〜46から絵素データの読み出
しを高速化するために、窓を取り囲む長方形の対象領域
が定義される。対象領域は、窓の右端及び左端の水平イ
メージ座標（即ち絵素カラム）、及び窓の上端及び下端
イメージ座標（即ち、走査線）を決定することにより定
義される。窓が例えば、第４図の長方形の解析窓80のよ
うに長方形のときは、対象領域は本質的に窓そのもので
ある。しかし、更にアドレス指定を容易なものにするた
めに、対象領域の水平及び垂直座標を、イメージにおけ
る偶数のカラム及びラインいについて定義してもよい。
第７図は第４図における円形窓73のための対象領域90を
示す。この場合に、対象領域90は円形窓73を取り囲む正
方形である。この正方形を円形窓73に対して正接か、又
は図示のように少し大きくしてもよい。この対象領域は
長さが等しく、かつイメージにおいて同一の水平座標か
ら開始する走査線を含むので、簡単なラスター走査アド
レス機構を用いて、対応する１つ又は複数のフイールド
・メモリから対象領域の絵素を読み出すことができる。

現在処理している窓について対象領域を定義したとき
は、マイクロプロセツサ16はメモリ・コントローラ52に
対象領域のイメージ座標境界を知らせ、イメージ・デー
タを含むフイールド・メモリ44〜46のアドレス指定を開
始する。座標の境界は、対象領域内の絵素のメモリ・ア
ドレスを発生させるためにメモリ・コントローラ52によ
り用いられる。メモリ・コントローラ52は逐次対象領域
における絵素をアドレス指定し、フイールド・メモリか
らのデータをメモリ・データ・バス51に送出する。イメ
ージの両フイールドが記憶されていたときは、メモリ・
コントローラ52は、イメージのフイールドを含む２フイ
ールド・メモリ44〜46から絵素の走査線の読み出しを切
り換える。イメージの処理のために、ユーザが選択した
水平解像度に基づいて、窓における全ての絵素、又は一
つおきの絵素を読み出し、かつ処理をする。他の程度の
水平解像度を得るものでもよい。

フイールド・メモリ44〜46は二重ポート・デバイスな
ので、映像タイミング回路27によりフイールド・メモリ
44〜46のアドレス指定と同期して一方のカメラ６又は７
からのイメージの対象領域をインターリーブさせ、他方
のカメラから受け取るイメージを記憶するようにしても
よい。

対象領域の絵素を解析するために、CPU部11は、CPUイ
ンタフエース回路60の制御レジスタ内にデータを記憶
し、一組のデータ・バツフア70をエネーブルして、第３
図に示すように、メモリ・データ・バス51の並列データ
・バス・マルチプレクサ71に結合させる。CPUインタフ
エース回路60の他のレジスタは活性マスク・エネーブル
信号を線62を介してANDゲート65に発行する。対象領域
の絵素が選択したフイールド・メモリから読み出される
に従つて、そのイメージについて対応するマスクのイメ
ージ要素をマスク・メモリ48の各プルーンから読み出
す。各映像イメージの絵素に対応する１ビツト・マスク
要素は、ANDゲート65を介して並列データ・バス・マル
チプレクサ71のセレクタ入力に供給される。ビツト・マ
スクが論理１のときは、メモリ・データ・バス51上の現
在のイメージ絵素データが窓内にあることを表わしてお
り、並列データ・バス・マルチプレクサ71が当該絵素デ
ータを２進化及びフイルタ回路72に供給する。そうでな
く、マスク・ビツトは０であり、現在のイメージ絵素が
処理している窓の外側にあることを表わしているとき
は、２進化及びフイルタ回路72の接地入力が２進化及び
フイルタ回路72に供給される。このような２進化及びフ
イルタ回路72の状態は、活性のフイールド・メモリのデ
ータに無関係に、窓でない絵素を０にさせる。このよう
にして、マスク・メモリ48のブレーンに記憶されたマス
クは解析窓内にある長方形の対象領域の絵素を選択す
る。

選択したフイールド・メモリ44,45又は46から読み出
したデイジタル・イメージの各絵素は、映像絵素のグレ
ー・スケール輝度を表わす多数ビツトである。２進化及
びフイルタ回路72は処理している窓の輝度しきい値に対
してこれらの多数ビツトの各絵素を比較する。各窓のし
きい値は、窓の解析の開始でマイクロプロセツサ16によ
りEEPROM22の構成データ部88から２進化及びフイルタ回
路72に転送されたものである。各絵素は１ビツト値に変
換され、その値は絵素のグレー・スケール輝度の値が輝
度しきい値を超えるか又は超えるないかに従つて、１又
は０となる。更に２進化及びフイルタ回路72は２進数の
絵素データについて通常の２次元フイルタ処理をし、イ
メージにおいて、又は対象の最も特徴とするところに対
して好ましくない遺物を除去する。

各絵素の最終な２進数は２進化及びフイルタ回路72か
ら２進イメージ・メモリ49のデータ入力に供給され、そ
のイメージ・ブレーンのうちの一つに記憶される。２進
イメージ・メモリ49は第２のアドレス・マルチプレクサ
74を介してメモリ・コントローラ52からの第２のアドレ
ス信号によりアドレス指定される。この２進イメージ・
メモリ49は制御線58を介してメモリ・コントローラ52か
ら制御信号も受け取る。

イメージにおける最高の解析窓80における画像の処理
を終了すると、２進イメージ・メモリ49の各ブレーンは
その窓内のイメージの部分を表わす２進数を記憶してい
る。先に述べたように、２進化及びフイルタ回路72は、
白及び黒の絵素を計数するカウンタを有する。ここで、
マイクロプロセツサ16はこれらのカウンタを読み出し、
次いでこれらのカウンタを次の窓の処理のためにクリア
する。各窓のカウンタはマイクロプロセツサ16によるRA
M18に記憶される。

イメージにおいて定義された残りの窓の絵素は、２進
化及びフイルタ回路72により逐次処理され、対応する２
進イメージ・メモリ49のメモリ位置に記憶されてもよ
い。カメラ６及び７からのイメージが同時に取り込まれ
ているときは、他のイメージの窓を同一の方法で処理す
ることができる。

第２図及び第３図を引き続き参照すると、各窓の２進
数絵素の変換が完了するに従つて、マイクロプロセツサ
16は２進イメージ・メモリ49に記憶されている２進数デ
ータをアクセスして、窓データの解析を完了させてもよ
い。例えば、イメージにおける最高の長方形の解析窓80
の絵素が２進化されて記憶されると、マイクロプロセツ
サ16は当該データをアクセスすることができる。これを
行なうために、マイクロプロセツサ16は関連の制御ライ
ン13を介して制御信号２進イメージ・メモリ49内のデー
タのアドレスをCPUインタフエース回路60に転送する。
制御信号はCPUインタフエース回路60がメモリ・コント
ローラ52に対するメモリ・アクセス要求を発生させる。
時間があるときは、メモリ・コントローラ52は固有な一
組の制御信号を２進イメージ・メモリ49に送出し、第２
のアドレス・マルチプレクサ74に信号を送り、マイクロ
プロセツサ16からのアドレスを映像信号部12のCPUイン
タフエースアドレス・バス64を介し、２進イメージ・メ
モリ49のアドレス入力に供給する。２進イメージ・メモ
リ49はこの信号に応答して、対応する絵素データを第２
の組のデータ・バツフア69に出力する。このデータ・バ
ツフア69は、データをCPUインタフエース・データ・バ
ス66を介してCPU部11に戻すようにエネーブルされてい
たものである。

同様の方法により、マイクロプロセツサ16はフイール
ド・メモリをアクセスし、グレー・スケールの絵素値を
得て、処理することができる。２次元のフイルタ処理を
これらに実行することができないので、この方法により
ライン・ゲージ絵素を解析する方が速いと思われる。こ
のイメージ・プロセツサに実行可能な別のイメージ解析
機能を詳細に説明するときは、前述の「プログラマブル
・コントローラ映像装置（Programmable Controller Vi
sion System）」と題する米国特許出願を参照すべきで
ある。

前述のように、２つのカメラ６及び７からのイメージ
の取り込みは、別個に開始することが可能なものであ
る。例えば、他方のカメラのトリガ信号を受け取つたと
きに、一方のカメラからのイメージを取り込み、かつ解
析していたものとする。この場合には、最初のイメージ
の解析は第２のイメージの記憶と同期してインタリーブ
して発生し得る。しかし、第２のイメージの輝度プロー
ブが評価されるように準備完了状態にあるとき（即ち、
関連の割り込みが発生したときは）、アナログ・デイジ
タル変換器の電圧基準を残りの第２のイメージについて
調整することができるように、直ちに輝度の測定を実行
する必要がある。従つて、CPU部11が映像信号部12をア
クセスし、各フイールド・メモリ44,45又は46からの輝
度プローブ絵素を取り込み、かつ関連するアナログ・デ
イジタル変換器32及び33の電圧基準を調整することがで
きるように、最初のイメージの解析は中止する必要があ
る。輝度プローブのソフトウエア・タスクを完了する
と、最初のイメージの解析は再開することができる。最
初のイメージを完了する前に、第２のイメージにおける
最高の窓を処理する割り込みが発生すると、この割り込
みが受け付けられない代わりに、そのタスクが実行用の
キユーに置かれる。

イメージ解析の結果はCPU部11のRAM18内のデータ・テ
ーブルに記憶されると共に、オペレータの要求によりビ
デオ・モニタ８上に表示することができる。この場合
に、マイクロプロセツサ16はRAM18の結果データをアク
セスしてデイジタル的に記憶した結果を英数字キヤラク
タ及びグラフイツク・シンボルに変換して、グラフイツ
ク・メモリ47に記憶させる。次いで、これら記憶された
英数字キヤラクタ及びグラフイツク・シンボルは、映像
データ・セレクタ40を介して映像信号発生器42に転送さ
れる。

この映像イメージ・プロセツサ10は取り込んだ異なる
形のイメージをビデオ・モニタ８のスクリーン上に表示
するようにエネーブルする。これらの異なる形のいずれ
を表示するかは、２の映像マルチプレクサ38及び映像デ
ータ・セレクタ40により選択される。リアル・タイムの
映像イメージは、第２の映像マルチプレクサ38の出力を
映像信号発生器42に供給する映像データ・セレクタ40を
介してビデオ・モニタ８上に表示されてもよい。第２の
映像マルチプレクサ38は、エネーブされてリアル・タイ
ムの映像イメージ用のデイジタル信号を転送する並列映
像バス35〜37のうちの一つを選択させる。この選択は、
カメラ６又は７のうちの一つのデイジタル化された出力
を映像信号発生器42に供給するものであり、映像信号発
生器42は出力を変換によりアナログの映像信号に戻して
ビデオ・モニタ８に表示させる。これに代わつて、第２
の映像マルチプレクサ38及び映像データ・セレクタ40を
用いて先にフイールド・メモリ44〜46に記憶したグレー
・スケールのイメージを表示させることもできる。この
場合に、映像マルチプレクサ38及び映像データ・セレク
タ40を介しての接続は、第１の映像マルチプレクサ34が
当該並列映像バス35〜37にカメラの信号のうちの一つを
供給するのではなく、映像タイミング回路27によるフイ
ールド・メモリの逐次的なアドレス指定により、選択し
た並列映像バス35〜37上に映像データを発生することを
除き、リアル・タイムの映像イメージの場合と同一であ
る。更に、イメージ処理により生成された２進数のイメ
ージは、２進イメージ・メモリ49のプレーンからの出力
を映像信号発生器42に供給する映像データ・セレクタ40
を介してビデオ・モニタ８上に表示することもできる。

第２の映像マルチプレクサ38及び映像データ・セレク
タ40は、CPUインタフエース回路60内のレジスタの個別
的な信号により制御される。これらのレジスタはマイク
ロプロセツサ16により固有のデータがロードされてい
る。第２の映像マルチプレクサ38又は２進イメージ・メ
モリ49からのデータがビデオ・モニタ８上に表示されて
いるときは、グラフイツク・メモリ47に記憶されている
英数字キヤラクタ及びグラフイツク・シンボルを選択し
たイメージ上に重畳させることができる。この場合に
は、映像データ・セレクタ40がエネーブルされてグラフ
イツク・メモリ47からデータを受け取り、グラフイツク
・メモリ47からのグラフイツク・データを重畳して映像
表示イメージの部分を英数字キヤラクタ及びグラフイツ
ク・シンボルにより覆い隠す。この形式のイメージの重
畳は、設定モードにおいて頻繁に用いられる。この設定
モードでは、種々のアイコン及びメニユーをリアル・タ
イムの映像イメージ上に表示することにより、異なる構
成パラメータを変更でき、一方オペレータがパラメータ
選択の効果を見ることができる。

このモードの動作においては、ライト・ペン９を用い
てビデオ・モニタ８のスクリーン上に表示された異なる
メニユー項目又はアイコンを選択する。ライト・ペン９
をトリガすると、ライト・ペン・レジスタ78がライト・
ペン９が位置するスクリーン上の位置に対応した映像タ
イミング回路27からの現在アドレスを固定させる結果と
なる。凍結されたこのアドレスをCPUインタフエース回
路60を介してマイクロプロセツサ16により読み出してス
クリーン位置を得ることができると共に、これによつて
オペレータが選択しているアイコン又はメニユー項目を
識別する。

本発明は、特定のイメージ処理回路に関連させて説明
されている。しかし、当該技術分野において通常に習熟
している者には、本発明を種々の形式のイメージ処理装
置に適用可能なことが容易に理解される。更に、ここで
説明したイメージ・プロセツサにおける映像信号部12の
２進化及びフイルタ回路72により２進化する代わりに、
異なる種々の形式もイメージ処理回路を用いることもで
きる。

【図面の簡単な説明】

第１図は本発明を用いた映像モジユールに関連するプロ
グラマブル制御装置を表わす図、 第２図は本発明により映像イメージ・プロセツサの中央
処理装置部分のブロツク図、 第３図は映像イメージ・プロセツサの映像信号処理部の
ブロツク図、 第４図は第１図のモニタにおけるワーク・ピース・イメ
ージの典型的な表示を示す図、 第５図は映像イメージ・プロセツサの構成データの例示
的なメモリ構造を表わす図、 第６図は２つのインターフエース・フイールドからなる
映像イメージの捕捉のタイム・ラインを示す図、 第７図は非矩形窓の回りを定義する対象領域を示す図で
ある。 １……プログラマブル・コントローラ、 ３……主プロセツサ、 10……映像イメージ・プロセツサ、 12……映像信号部、 16……CPU部11マイクロプロセツサ、 27……映像タイミング回路、 32,33……アナログ・デイジタル変換器、 34,38……映像マルチプレクサ、 40……映像データ・セレクタ、 44〜46……フイールド・メモリ、 47……グラフイツク・メモリ、 48……マスク・メモリ、 49……２進イメージ・メモリ、 52……メモリ・コントローラ、 54,74……アドレス・マルチプレクサ、 71……並列データ・バス・マルチプレクサ、 72……２進化及びフイルタ回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−80785（ＪＰ，Ａ) 特開 昭62−102144（ＪＰ，Ａ) 特開 昭59−223867（ＪＰ，Ａ) 特開 昭63−123085（ＪＰ，Ａ) 実開 昭63−216183（ＪＰ，Ｕ) 実開 昭58−139278（ＪＰ，Ｕ) 実開 昭63−244273（ＪＰ，Ｕ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】映像イメージ処理装置において、 前記映像イメージを一連のディジタル画素に変換する変
   換手段と、 前記映像イメージについての前記一連のディジタル画素
   を記憶する記憶手段と、 イメージ内の各ディジタル画素に対応するマスクビット
   を記憶するマスクメモリであって、該マスクメモリの内
   でマスクビットがイメージ内のイレギュラーな領域を定
   義するように形成されている該マスクメモリと、 イメージ内の対象となる方形領域を定義する手段であっ
   て、対象となる方形領域はイレギュラーな領域を完全に
   取り囲む、該定義する手段と、 対象となる方形領域内の画素のみを走査して、イレギュ
   ラーな領域により定義されたディジタル画素上にイメー
   ジ処理操作を行い、マスクメモリによりイレギュラーな
   領域内にあると定義されたディジタル画素にのみ該イメ
   ージ処理操作を適用する手段、 とを備えていることを特徴とする、映像イメージ処理装
   置。