JPH02108165A - 映像イメージ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は映像イメージの処理装置に関し、特に映像イメ
ージを表わすデータを記憶すると共に、抽出する装置に
関する。

機械の映像装置は、製造工程における種々の点で製品を
解析するために用いられる状況にある。

このような装置は、アッセンブリ・ラインに沿って配置
され、各製品の映像イメージを発生するビデオ−カメラ
を備えている。この映像イメージはイメージ・ブロセツ
ナにより解析されて、例えば部品の存在や、製品の機械
的な寸法が指定された許容範囲内にあるかといった製品
の特性が検出される。多くの映像イメージ・プロセッサ
は、実行するイメージ解析が複雑なために、リアル・タ
イメ方式で映像イメージを解析することができない。

従って、ある形式のイメージ記憶機構をこのようなプロ
セッサに備える必要がある。通常、このようなイメージ
記ｇｉａＳは、映像イメージを二次元アレーの画素（ｐ
ｉｃｔｕｒｅ　ｅｌｅｍｅｎｔ　）にディジタル化する
。一方の次元はイメージにおける走査線に対応し、他方
の次元は画素のカラム（列）に対応する。

これまでは、−台のカメラにつき一つの映像処理装置が
接続されていた。解析能九が改善されたのであれば、製
品が製造工程を介して進行する際に、各製品の２つの映
像イメージを補足することが望ましいことがしばしばあ
る。そのような場合では、各イメージは、異なる外形を
調べるために、対象の独立した観点を表わしている。し
かし、いくつかの従来のイメージ・プロセッサは、これ
らに多数のカメラを接続しても、これらは同時に１台の
カメラからのイメージを１１１ｆＪｌし、記憶し、かつ
解析することができるに過ぎない。その結果、一つの対
象について多数の投影を必要とするときは、それらの投
影は結局のところ異なった複数の点から対象の状態を表
わすものとなる。これでは、映像イメージを撮像する間
に、複数の対象がその方向、更には対象の特徴さえも変
化させてしまう可能性が大である。このような変化は、
検査工程において逆効果をもたらすものとなり得る。更
に、高速に移動するアッセンブリ・ラインにおいてイメ
ージを捕捉するときは、同一の対象が各カメラの前にあ
ることが保証されなければならない。従来可能であった
唯一の解決方法は、独立したイメージを同時に撮像し、
かつ解析する二重処理装置を採用することであった。

典型的な鏝械映像装Ｂにおけるカメラは、グレー・スケ
ールの映像イメージ、即ち多数の輝度レベルを有するイ
メージを発生する。ある階級の従来のイメージ・プロセ
ッサは、グレー・スケールの映像イメージを白黒輝度レ
ベルのみを有する２進数のイメージに変換していた。こ
の変換は、イメージを２つの輝度レベルに集約させるこ
とにより、イメージ解析を単純化した。しかし、変換の
際に、解析すべき複数の対象がご（狭い領域に含まれて
いるものであっても、イメージ全体を２進化していた。

このような場合には、処理時間がイメージ全体の変換に
より引き伸ばされるものとなっていた。

従来知られていたイメージ処理技術は、ユーザがイメー
ジ内に、イメージの一定の特徴と対象を見る二次元の「
窓」を定義することができる。これらの特徴及び対象は
、ユーザにとり重要なところであり、窓は特徴及び対象
を含むイメージの複数の部分を定義するものであった。

イメージの解析に必要な時間は、複数の窓内のイメージ
部分のみを処理することによって短縮されるものであっ
た。改良されたイメージ・プロセッサではユーザが矩形
でない窓、例えば円又は三角形の窓を定義することがで
きる。ラスクー走査アドレスにより記憶した矩形窓内の
画素をアドレス指定することは比較的容易であるか、矩
形でない窓は更に複雑なアドレス計算を必要とするもの
であった。このような場合には、窓内の画素の各ライン
が異なる行の画素から始まり、かつ終わることになる。

従って、窓の１ラインにおける最後の画素の記憶位置か
ら、次のラインにおける最初の画素の記憶位置までのア
ドレスの増分数は、固定された数ではない。その結果、
各窓ラインにおける最初のアドレスを決定する際には、
処理時間を用いる必要があり、これが処理を遅くするも
のである。

発明のｍ要 映像プロセッサは好ましいものとして同期している２台
のカメラから独立した映像イメージを受は取る。各映像
イメージは、１フイールド又はインターレースされた２
フイールドからなるフレームにより表わされる。各映像
イメージをディジタル的な２連の画素にディジタル化り
゛る変換篤が備えられている。複数の映像フィールドに
おける連続的な画素を記憶する記憶手段が備えられてい
る。

この記憶手段は実際には、一つの映像フィールドにおけ
る連続的な絵素（ｐｉｘｅｌ　）をそれぞれ記憶する複
数の独立した手段からなるものであってもよい。この映
像プロセッサはインターレースされた映像イメージのう
ちの一方のフィールド又は両方のフィールドについての
連続的な絵素を記憶すべきか否かを指定ηるように借成
されている。この指定に応答して、対応する各映像イメ
ージのフィールドの信号は、前記記憶手段に選択的に供
給されることにより、与えられた映像イメージについて
指定されたフィールドを前記映像プロセッサに記憶する
ことができる。

イメージ処理装置の柔軟性を最大にするために、本発明
の一実施例における前記映像プロセッサは、２つのイメ
ージをそれぞれ記憶すべきタイミングを表わす信号に応
答する記憶手段用のコントローラを備えている。このコ
ントローラは、同一の映像フィールド期間において両映
像イメージについて情報を受は取ったときは、各映像イ
メージの連続的な絵素のメモリを同時にエネーブルさせ
る。

信号源のうちの一方から新しい映他イメージを記憶すべ
きとの情報を前記コントローラが受は取り、かつその間
に他方の信号源の映像イメージを前記記憶手段から読み
出しているときは、前記コントローラは、前記映像プロ
セッサが前記第１の信号源から新しいイメージを取り込
んで記憶できるようにするために、他の映像イメージの
処理を一時停止させる。

前記映像イメージの評価はユーザ定義の窓内に存在する
絵素について行なわれる。この窓は、解析すべき特徴を
含むイメージの複数部分を識別するものである。記憶手
段から画素を読み出して処理するためのアドレス指定は
、各ユーザ定義の窓について対象領域を定義することに
よって簡単化されている。対象の各領域は対応する窓を
取り囲むイメージの長方形の部分である。記憶した対象
領域の画素は、通常のラスター走査のアドレス機構を用
いてメモリから読み出される。対象の領域の各ラインに
おける第１の画素のアドレスは、常時対象の領域の前の
ラインにおける最後の画素のアドレスを固定的に増分し
たものである。全体のイメージのマスクが記憶され、こ
れにより当該装置が関連する窓の内側又は外側にある対
象の領域の画素間を区別することを可能にさせている。

本発明の全般的な目的は、独立した２つの映像イメージ
を同時に取り込み、かつ記憶して解析することができる
イメージ・ブ１コセツサ用の装置を提供することにある
。

更に具体的む目的は、与えられた映像−イメージについ
てインターレースされたフィールドの一方又は両方を前
記映像プロセッサに選択的に記憶することができるイメ
ージ・プロセツナ用の記憶機構を提供することにある。

本発明の他の目的は、一方の信号源からのイメージ・デ
ータの抽出と、他方の信号源からの新しいイメージの記
憶との間の仲裁機構を提供することにある。

更に、本発明の目的は、全体のイメージを記憶する前に
、記憶手段から読み出される映像イメージの一部のデー
タをエネーブルして処理させる機構を提供することにあ
る。この機構を採用することにより、イメージの賑像及
び処理に必要な時間が減少される。

更に、本発明の目的は、イメージにおいて予め定めた部
分のみ処理及び解析を実行する装置を提供することにあ
る。これらの部分のみを処理するとにより、イメージの
解析に必要な時間は最小化される。

本発明の目的は、予め定められたイメージ部分がユーザ
により選択され、次いでその部分を取り囲む矩形領域を
定義する際に、矩形でない形状を可能にさせる。この矩
形領域はイメージ部分をアクセスするのを筒単にするも
のとなる。

好ましい実施例の説明 第１図を最初に参照すると、本発明はプログラマブル・
コントローラ１に関連して示されている。

プログラマブル・コントローラ１は異なる複数の機能モ
ジュールを収容している１のラックを有する。これらの
機能モジュールは、プログラマブル・コントローラ１に
より制御される機械を動作させるためのユーザ書き込み
プログラムを実行する主プロセツサ３と、前記機械に対
してプログラマブル・コントローラ１をインタフェース
させる一連の通常の入出カモジュール４と、新しい映像
イメージ・プロセッサ１０とを有する。映像イメージ・
プロセッサ１０は工作片５を異なる角度から狙いを付け
て示す２台の電荷結合デバイス（ＣＯＤ）カメラ６及び
７からの映像信号を受は取る。

この２台のカメラ６及び７はＲ８−１７０標準に適合す
る通常のラスター走査デバイスであり、インターレース
された２フイールドからなる映像イメージ・フレームを
発生する。各フィールドは約２５６本の走査線からなる
。ビデオ・モニタ８は映像イメージ・プロセッサ１ｏが
らの映像出力イメージを表示する。処理されたイメージ
を表示するのに加えて、オペレータがビデオ・モニタ８
及びライト・ベン９を用いて、ビデオ・モニタ８のスク
リーン上に表示したメニュー及びアイコンを介して映像
イメージ・プ［１セツ１ｔ１０を構築させる。コンピュ
ータ端末装貨２は主プｏ（ｚフサ３に接続されてこれを
プログラムしている。

イメージ・プロしツサ・ハードウェア 映像イメージ・プロセッサ１ｏは中央処理装置（ＣＰＵ
）部１１及び映像信号部１２からなる。

それらの詳細をそれぞれ第２図及び第３図に示す。

ｃｐｕ部１１は、！、ＩＪ　Ｉｌｌ　ｔ＜　スヲ形成ｔ
　ルーＩｔ　（１）　１ｉ１１　ＩＩＩライン１３、並
列アドレス・バス１４及び並列データ・バス１５からな
る３本−組のバスの周辺に構築されている。マイクロプ
ロセッサ（又はミニコンピユータ）１６は３つのバス、
即ち制御ライン１３、並列アドレス・バス１４及び並列
データ・バス１５に接続され、映像イメージ・プロセッ
サ１０の動作を制御してカメラ６及び７から受は取る映
像イメージを取り込んで解析するプログラムを実行する
。

マイクロプロセッサ１６のプログラムは読み出し専用メ
モリ（ＲＯＭ）１９に格納されており、ＲＯＭ１９は更
にＣＰＵ部１部内１内記３つのバスに接続されている。

ランダム・アク廿ス・メモリ（ＲＡＭ）１８はプログラ
ムの実行中にマイクロプロセッサ１６が採用した異なる
変数、及びイメージ解析結実用のメモリ位置を有する。

電気的に消去可能なブＯグラマプル読み出し専用メモリ
（ＥＥＰＲＯＭ）２２が−［１（７）ｌＩＪｌ’Ｄラ−
ｉ’ン１３、並列アドレス・バス１４および並列データ
・バス１５に接続されている。ＥＥＰＲＯＭ２２は、映
像イメージ・プロセッサ１ｏを構築し、かつ実行すべき
イメージ解析を定義するオペレータが提供するデータを
記憶する。

入出力インタフェース回路２４も制御ライン１３、並列
アドレス・バス１４及び並列データ・バス１５に接続さ
れている。入出力インタフェース回路２４は複数組の個
別的な入力ライン２５及び出力ライン２６をそれぞれ備
えている。２つの入力ライン２５はイメージを取り込む
べきことを表わす個別的なトリガ信号を受は取る。出力
ライン２６の別のものは、ストローブ光点弧信号、プロ
セッサ・ビジー出力信号、及び映像イメージ・ブ０セツ
丈１０が実行した異なるイメージ解析の結果を表わＪ多
数の独立した信号を転送する。入出力インタフェース回
路２４は、コンピュータ端末装置又はリモート・コンピ
ュータに直接映像イメージ・プロセツナ１０を接続する
ために用いられる通常のＲＳ　−２３２直列ボート２１
も備えている。

第１図には、プログラマブル・コントローラ１のラック
内に配冒するモジュールに収容した映像イメージ・プロ
セッサ１０が示されている。このようなシステム構成で
は、０８０部１１は映像イメージ・プロセッサ１０をプ
ログラマブル・コントローラ１のラックのバックブレー
ンに接ｖｃ′！ｊるバックブレーン・インタフェース２
８を有する。

これは映像イメージ・プロセッサ１０が主プロセツサ３
から構成データ及びコマンドを受は取ると共に、当該映
像イメージ・プロセッサ１０に解析結果を転送する。バ
ックブレーン・インタフェース２８は、通常の回路、例
えばプログラマブル・コントローラ１の他のモジュール
により用いられてラックのバックブレーンにこれらのモ
ジュールを接続させるものからなる。映像イメージ・プ
ロセッサ１０が用いる特定のプログラマブル・コントロ
ーラ１の特性に基づいて、当該技術分野で習熟する者に
は適当なバックブレーン・インタフェース２８を設計す
ることは容易であろう。

映像イメージ・プロセツナ１０の残りの部分は、第３図
に示す映像信号部１２に含まれている。映像信号部１２
はカメラ６及び７からイメージ・データを通常のアナロ
グ映像信号の形式で受は取ると共に、各映像信号を２つ
のアナログ・ディジタル変換器＜ＡＤＣ）３２及び３３
のうちの一つに供給する。アブログ・ディジタル変換器
３２及び３３は対応するカメラからのアナログの映像信
号を一連のディジタル画素（絵素ｐｉｘｅｌ　）にディ
ジタル化し、かつ各絵素のグレー・スケール輝度が多数
ピッ（・のディジタル数に表わされている。アナログ・
ディジタル変換器３２及び３３は、通常の装置であり、
高低の電圧基準値を並列データ・バスを介してロードし
、ディジタル変換のパラメータを定義することができる
。各アナログ・ディジタル変換器３２及び３３は映像タ
イミング回路２７からの信号によりクロッキングされて
対応するカメラから水平走査線当り５２５絵素を発生さ
せる。映像タイミング回路２７はカメラ６及び７に水平
同期信号及び垂直同期信号も出力する。

アナログ・ディジタル変換器３２及び３３の多数ビット
の出力は第１の映像マルチプレクサ３４の異なる入力に
並列に供給されている。第１の映像マルチプレクサ３４
は２つの並列入力をそれぞれ３つの並列映像バス３５〜
３７のうちの一つのみに選択的に接続するように構成可
能である。３つのディジタル並列映像バス３５〜３７ぼ
それぞれ３人力１出力の第２の映像マルチプレクサ３８
の入力に接続されている。第２の映像マルチプレクサ３
８の出力は映作データ・セレクタ４０の１人力に接続さ
れ、映像データ・セレクタ４０は選択的にディジタル的
な入力を映像信号発生器４２に供給する。映像信号発生
器４２は映像データ・セレクタ４ｏからのデータを通常
のアナログの映像信号に変換して外部のビデオ・モニタ
８に印加する。

３つの並列映像バス３５．３６及び３７はそれぞれ２重
ボートを有する３つのフィールド・メモリ４４．４５及
び４６のうちの一つの第１のデータ・ボートに接続され
ている。２重ボート式の各フィールド・メモリ４４〜４
６における第２のボートは共通メモリ・データ・バス５
１に接続されている。各フィールド・メモリ４４〜４６
はアナログ・ディジタル変換器３２及び３３から出力さ
れる独立した５１２Ｘ２５６絵素のブレご・スケールの
映像イメージ・フィールドを記憶するのに充分な数のメ
モリ位置を右する。フィールド・メモリ４４〜４６は、
それぞれがその機構の一部をなすことにより、全体とし
て映像イメージを記憶する一つの機構を形成している。

グラフィック・メモリ４７も２車ボートのＲＡＭであり
、第１のデータ・ボートが共通メモリ・データ・バス５
１に接続され、第２のデータ・ボートが映像データ・セ
レクタ４０の他の入力に接続されている。グラフィック
・メモリ４７はビデオ・モニタ８に表示するために０８
０部１１が発生した英数字及びグラフィック・シンボル
を含む映像イメージを記憶している。これらの英数字及
びグラフィック・シンボルは映像イメージ・プロセッサ
１０を設定してイメージ解析及び解析結果を表示するた
めに用いられる。フィールド・メモリ４４〜４６及びグ
ラフィック・メモリ４７のアドレス入力は共通かつ並列
の映像アドレス・バス５０に接続されている。フィール
ド・メモリ４４〜４６に記憶されている各絵素について
は、絵素を配冒するフィールド走査線を指定する１グル
ープのビットと、絵素の水平イメージ・カラムを指定す
る他のグループのビットとを有するディジタル数により
アドレス指定することができる。

フィールド・メモリ４４〜４６及びグラフィック・メモ
リ４７の読み出し及び書き込み命令は、メモリ・コント
ローラ５２により管理されている。

フィールド・メモリ４４〜４６からデータを読み出−す
ときは、メモリ・コントローラ５２は、各フィールド及
びグラフィック・メモリ４７のメモリ位置のうちの一つ
を表わす多重ビットのアドレスをアドレス出力線５３上
に発生する。メモリ・コントローラ５２のアドレス出力
線５３は並列３人力１出力の第１のアドレス・マルチプ
レクサ５４の入力に接続されている。第１のアドレス・
マルチプレクサ５４の多重ビツト出力は映像アドレス・
バス５０に接続されている。第１のアドレス・マルチプ
レクサ５４の他の多重ビット入ツノは、イメージ記憶及
び表示用のメモリ・アドレスを発生する映像タイミング
回路２７内のアドレス発生器に接続されている。第１の
アドレス・マルチプレクサ５４の入力のうちのいずれを
出力させるかは、線５６を介するメモリ・コントローラ
５２の信号により決定される。更に、メモリ・コントロ
ーラ５２は一部の制御ＩＩ線５８を介して通常の読み出
し／書き込み制御信号も発生し、これを各フィールド・
メモリ４４〜４６及びグラフィックφメモリ４７に供給
している。

Ｒ３Ｉ　７０のカメラ６及び７の代わりに、フレーム・
リセット・カメラを用いることもできる。

この場合に、カメラはビデオ・モニタ８の走査と非同期
で走査をする。従って、この置換では、映像タイミング
回路２７がイメージの取り込み及び表示用に別のアドレ
ス信号を発生しなければならない。別のバスがこれらの
信号をアドレス・マルチプレクサ５４及び７４に供給す
ることになる。

その場合に、アドレス・マルチプレクサ５４及び７４は
４人力１出力の素子であればよい。これらのアドレス信
号のうらの一つは、イメージを記憶するのか、読み出し
て表示するのかに従って、フィールド・メモリ４４〜４
６、グラフィック・メモリ４７及びマスク・メモリ４８
に供給される。

マスク・メモリ４８は映像アドレス・バス５０及びｔ、
ＩＪ御線５８にも接続されている。マスク・メモリ４８
は２つのプレーンに分割され、それぞれがカメラ６又は
７のうちの一方の映像イメージ用の処理マスクを記憶す
る。これら処理マスクの機能については以下で説明する
。ロジック・ゲート６３はメモリ・データ・バス５１の
うちの１ビツト・ラインをマスク・メモリ４８のデータ
端子に接続している。ロジック・ゲート６３は制御線５
８のうちの一本の信号によりエネーブルされる。

０２０部１１は映像信号部１２に接続されている。特に
、−組のＩＪ　ｔｉｌｌライン１３、並列アドレス・バ
ス１４及び並列データ・バス１５は、映像信号部１２内
のＣＰＵインタフェース回路６０に接続されている。Ｃ
ＰＵインタフェース回路６０は通常のアドレス・デコー
ダを有する。このアドレス・デコーダは並列アドレス・
バス１４上に存在する特殊アドレスに応答して映像信号
部１２内の異なる部分の制御信号を発生する。更に、Ｃ
ＰＵインタフェース回路６０は一連のアドレス可能なデ
ータ・レジスタを有し、マイクロプロセッサ１６がこれ
らのデータ・レジスタにデータを書き込み、映像信号部
１２の機能を設定する。例えば、これらのデータ・レジ
スタは複数の制御ビットを記憶し、これらの制御ビット
が制御線６１に送出されて各映像マルチプレクサ３４及
び３８を設定するものである。

０２０部１１の並列アドレス・バス１４は、ＣＰＬＩイ
ンタフェース・アドレス・バス６４を介してアドレス・
マルチプレクサ５４の第３の入力に接続されている。０
２０部１１からの並列データ・バス１５はＣＰＵインタ
フェース回路６０を介してＣＰＵインタフェース・デー
タ・バス６６に接続されている。ＣＰＵインタフェース
・データ・バス６６は２組みの双方向データ・バッファ
６８及び６９を接続している。第１組の双方向データ・
バッファ６８はＣＰＵインタフェース回路６０からのエ
ネーブル信号に応答してＣＰＵインタフェース・データ
・バス６６をメモリ・データ・バス５１に接続する。

一組のデータ・バッファ７０がメモリ・コントローラ５
２からの制御信号によりエネーブルされたときは、メモ
リ・データ・バス５１が並列データ・バス・マルチプレ
クサ７１の一方の組の入力に接続される。並列データ・
バス・マルチプレクサ７１の他方の組の並列入力は全て
接地されている。並列データφパス・マルチプレクサ７
１は、ＡＮＤゲート６５からのエネーブル信号に応答し
て一方の組の入力をその出力に導く。ＡＮＤゲート６５
の一方の入力はＣＰＵインタフェース回路６０から線６
２を介してマスク・エネーブル信号を受は取っている。

ＡＮＤゲート６５の他方の入力はマスク・メモリ４８の
データ端子に接続されている。

並列データ・バス・マルチプレクサ７１の並列出力は２
進化及びフィルタ回路７２の入力に接続されている。２
進化及びフィルタ回路７２は通常の回路であり、多数の
入力数を所定のしきい値に対するその入力数の数値関係
に従って、２進数に変換するものである。２進化及びフ
ィルタ回路７２はグレー・スケールの絵素を黒又は白の
輝度レベルを有する２進数の絵素に変換する。これに代
わって、入力数を２つのしきいｔｕｆｆ、又は「窓」と
比較することができる。２進数の変換値は、入力数が２
つのしきい値開にあるか否かにより決定される。更に、
この２進化及びフィルタ回路７２はイメージについて通
常の二次元フィルタ動作によりイメージにおける好まし
くない遺物を除去、又は複雑な目標を単純な形状にする
ことができる。

２進化及びフィルタ回路７２の２進出力は第２組のデー
タ・バッファ６９及び２進イメージ・メモリ４９の一方
のデータ・ボートに供給される。

２進イメージ・メモリ４９の他方のデータ・ボートは映
像データ・セレクタ４０の第３のデータ入力に接続され
ている。２進イメージ・メモリ４９のアドレス入力は、
３人力１出力の第２のアドレス・マルチプレクサ７４に
接続されている。第２のアドレス・マルチプレクサ７４
は、ＣＰｕインタフェース回路６０からＣＰＵインタフ
ェース・アドレス・バス６４を介してアドレス信号と、
映像タイミング回路２７から送出され、アドレス線５５
を介する他のアドレス信号と、８７５を介してメモリ・
コントローラ５２からの第３のアドレス信号とを入力し
ている。Ｆｉ７６を介してメモリ・コントローラ５２か
らの信号は、第２のアドレス・マルチプレクサ７４が３
人カアドレス信号のうちのいずれを２進イメージ・メモ
リ４９に導くかを制御している。２進イメージ・メモリ
４９は、−組のｆ！ＩＩ　ＩＩＩ線５８を介してメモリ
・コントローラ５２からυ制御信号も受は取っている。

メモリ・コント［１−ラ５２は通常のメモリ・アクセス
仲裁回路を有する。このメモリ・アクセス仲裁回路は、
２進化及びフィルタ回路７２、ＣＰＵインタフェース回
路６０及び映像タイミング回路２７からメモリ要求を受
は取ると共に、これらに要求肖定応答を送出する。メモ
リ・コントローラ５２は、これらのメモリ要求に応答し
て種々のｉ、ＩＪ御倍信号発生し、アドレス・マルチプ
レクサ５４．７４、異なるフィールド・メモリ４４〜４
６、グラフィック・メモリ４７、マスク舎メモリ４８及
び２進イメージ・メモリ４９の動作を管理している。

更に、映像信号部１２は、アドレス線５５を介して映像
タイミング回路２７に接続されたライト・ペン・レジス
タ７８も備えている。０１０部１１によりこのライト・
ペン・レジスタ７８を読み出し、記憶しているアナ０グ
・ディジタル変換器３２及び３３からの絵素のフィール
ド・メモリ・アドレスを得ることができる。０１０部１
１は、このアドレスによって走査線及び映像イメージに
おける当該絵素のカラム座標を決定することができる。

ライト・ペン・レジスタ７８は、ライト・ペン９の信号
に応答して、映像タイミング回路２７のアドレスをラッ
チする。好ましいものとして、ビデオ・モニタ８及びカ
メラ６及び７は同期して走査されるので、ラッチされた
映像タイミング回路２７のアドレスは、その時点でライ
ト・ペン９が位置するビデオ・モニタ８のスクリーン上
の位置を表わしている。ライト・ペン９の位置アドレス
指定については０１０部１１によりライト・ペン・レジ
スタ７８から並列データ・バス１５及び６６を介して読
み出すことができる。

イメージ・プロセッサの動作 映像イメージ・Ｉロセツサ１０は、オペレータが定義し
た複数の評価窓及びライン・ゲージを用いてカメラ６及
び７からの映像イメージを解析して、各カメラ６及び７
の目標の異なる特徴を検知する。例えば、第４図はビデ
オ・モニタ８上に現われ、第１のカメラ６から取り込ん
だ工作片５のイメージを示す。このイメージはイメージ
解析窓及びライン・ゲージの表示も含まれている。例え
ば、長方形の解析１８０が工作片５のシリンダ状の突起
８４の周辺に定義されており、円形の窓が工作片５を介
して穴７３を取り囲んでいる。ライン・ゲージ解析ツー
ル８１は工作片５の底縁に沿つた切断の幅を検出するよ
うに配置された状態で示されている。評価窓及びライン
・ゲージの数は、カメラ６及び７からのイメージに関連
して個々に定義されてもよい。

イメージの基本的な解析は、円形の窓７７及び長方形の
解析窓８０内の絵素、及びライン・ゲージに沿った絵素
をカウントすることにより行なわれる。これらの絵素は
オペレータが定義した輝度しきい値の上下にある輝ゆを
有する。このカウント処理を、２進化及びフィルタ回路
７２内の回路、またはマイクロプロセラ１ｊ１６により
実行することができる。「プログラマブル・コントロー
ラ映像装ｆＪ　（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｃｏｎｔ
ｒｏｌｌｅｒ　ＶｉｓｉｏｎＳｙｓｔｅａ＋）　Ｊと題
する１９８８年６月３日出願の米国特許出願筒０７１０
５７．７９７号は、窓及びライン・ゲージを用いてイメ
ージ解析を行なう同じような映像プロセッサを開示して
いる。この文献もライト・ペンを用い、モニタのスクリ
ーン上のアイコンを選択することによってプロセッサ解
析を設定する方法を説明している。ここでは、この文献
に記載されている説明を引用することにより関連させる
。

ビデオ・モニタ８のイメージもｌＩｉ度プローブ８２の
位置の表示を有する。この輝度プローブ８２はオペレー
タがイメージに配置することができる固定された大きさ
の領域である。［輝度の変動を補償した機械映像装置（
Ｍａｃｈｉｎｅ　Ｖｉｓｉｏｎ　ＳｙｓｔｅｍＷｉｔｈ
　ｌ１ｌｕａｎａｔｉｏｎ　Ｖａｒｉａｔｉｏｎ　Ｃｏ
ｒａｏｅｎｓａＢｏｎ　）　Ｊと題する１９８７年３月
３０日出願の米国同時継続出願用０７１０３１．４１４
号に説明されているように、輝度プローブ領域における
絵素の輝度が測定される。測定結果を用いて、解析設定
の時点からカメラの視野の輝度における変化を原因とし
たイメージの総合輝度における変化を検出する。

以下で説明するか、この測定は、マイクロプロセッサ１
６をエネーブルしてアナログ・ディジタル変換器の電圧
基準を調整することにより、ディジタル化したカメラ信
号が明るさの影響を補償するものである。

各イメージに関する解析窓、ライン・ゲージ及びｌｌｉ
度プローブの設定パラメータは、構成データのテーブル
としてＥＥＰＲＯＭ２２に記憶される。

ＥＥＰＲＯＭ２２のテーブルに記憶されている構成デー
タは、マイクロプロセッサ１６が第３図のＣＰＵインタ
フェース回路６０のレジスタにデータをロードするとき
に用いられる。ＣＰＵインタフェース回路６０は映像信
号部１２の異なった各部分に固有のルリ御信号を発生す
る。これらの構成データ・テーブルを第５図に図表によ
り示す。これらの構成データ・テーブルのうちの２つが
示されている（各カメラ６及び７のイメージに一つ）。

テーブル・メモリ１シ胃の第１の部分８６は、−殻内に
映像イメージ・ブロセツ１す１０を構築するシステム・
データを記憶している。先に説明したように２つのカメ
ラ６及び７はそれぞれインターレースされたイメージの
２フイールド走査フレームを発生する。オペレータは必
要とする垂直解像度に基づいて、イメージ解析を実行す
るのはイメージの１フイールドだけか、又は両フィール
ドかを選択することができる。垂直解像度の情報（即ち
、１又は２フイールド）がシステム構成データ部８６に
記憶される。

システム構成データ部８６には、２つのカメラ・トリガ
の入力ライン２５のうちのいずれが各カメラからのイメ
ージの取り込みをｔ、ＩＩ　ｉｌｌするのかの割り付け
も記憶されている。これらのカメラは、独立した複数の
トリガ入力に割り付けることが可能であるか、又は−人
力がトリガによりカメラ６及び７から同時にイメージを
取り込むことが可能である。先に説明したように、カメ
ラのイメージには各水平ラインに５１２絵素ある。イメ
ージの処理においては、全５１２絵素を用いることがで
きるか、又は当該の水平解像度レベルが必要でないとき
は、一つおきの水平絵素を用いることができる。このよ
うにして２５６の水平解像度を得ている。システム構成
データ部８６における一対のビットは、各走査線の全て
の絵素を処理するのか、又は一つの置きの絵素を処理す
るのかを示す。解析の設定の際に用いられるアナログ・
ディジタル変換器３２及び３３の高及び低基準電圧もシ
ステム構成データ部８６に記憶される。ＥＥＰＲＯＭ２
２における構成データ・テーブルのシステム構成データ
８ＩＩ８６は、シスデム動作に必要な他のデータを記憶
するか、本発明の機能には関係していない。

第５図にポリ構成データ・テーブルには、輝度プローブ
８２の定義を含む第２の部分８７がある。

この定義には輝度ブＬ１−ブ８２の領域の角の映像ライ
ン及びカラムを指定する２バイトが含まれている。輝度
プローブ８２は大きさが固定されているので、この−紺
の座標がその位置を指定する。

解析設定時の輝変プＯ−ブ８２の領域の輝度の値は、次
の測定値を比較して輝度の変化を検出するための基準レ
ベルとして、この部分に記憶される。

この構成データ・テーブルの第２の部分８７における他
のビットは、輝度補償がユーザによりエネーブルされた
か否かを表わすフラグとして機能する。

各解析窓は、構成データ・テーブルの第３の部分８８内
にデータ・ブロックを右し、これに窓を定めるデータを
記憶する。第５図に示すように、このデータには長方形
窓の上角位置のイメージ・アドレスを指定する２バイト
のワードを有する。

他のワードは反対側の窓の下角位置を指定する。

これら２つの位置はイメージにおける長方形窓の位置及
びその大きさを定義する。非長方形の窓を定義したとき
は、２つの位置ワードを用いてその形状及び位置を定義
する。例えば、円形窓はその中心を表わす１ワードによ
り定められ、伯のワードが窓の半径を記憶する。窓のデ
ータには、窓の絵素について実行すべき解析機能を表わ
す数、イメージの絵素を２進化するしきい値の輝度レベ
ル、及び解析の結果の最大及び最小許容値を有するワー
ドも含まれる。

同様のデータ・ブロックがライン・ゲージ・データ部８
９に配置されて各ラインのゲージを定める。各ライン・
ゲージの位置を指定するために、ラインは水平であるか
、垂直であるかを表わすフラグ・ビット及び絵素におけ
るライン長と共に、ライン終端の絵素の座標位置が記憶
される。２進化しきい値レベルも記憶される。構成デー
タ・テーブルのライン・ゲージ・データ部８９には、ラ
インのゲージに沿って絵素について実行すべき解析機能
を表わす数も含まれている。

データ・テーブルもイメージ処理結果を記憶するＲＡＭ
１８に定義される。このようなテーブルは従来のイメー
ジ処理システムにより用いられたものと同一である。

マイクロプロセッサ１６は、システム・オペレータによ
り窓及びラインのゲージを定義した後、構成データを用
いて各カメラのイメージ用のイメージ処理マスクを作成
する。以下で詳細に説明するか、マスクはイメージ解析
の際に用いられ、取り込んだイメージの他の絵素から窓
内の絵素を選択する。各マスクは５１２Ｘ２５６絵素ア
レーであり、窓内又はイメージのライン・ゲージに沿っ
た各絵素が１の論理レベル・ビットにより表わされ、ま
たこれら領域外の絵素が０論理レベル・ビットにより表
わされる。取り込んだイメージが２フイールドからなる
ときは、同一のマスクを用いて各フィールドのイメージ
を処理する。

２つのマスク・アレーは第３図に示す独立したマスク・
メモリ４８の面に記憶される。０１０部１１は、マスク
を記憶するために、メモリ・コントローラ５２に映像信
号部１２のマスク・メモリ４８に対するアクセスをする
要求を送出する。アクセスが許可されると、ＣＰＵイン
タフェース回路６０におけるレジスタからの制御信号に
より一組の双方向データ・バッファ６８及びロジック・
ゲ゛−トロ３がエネーブルされる。第１のアドレス・マ
ルチプレクサ５４もエネーブルされてＣＰＵインタフェ
ース・アドレス・バス６４を映像アドレス・バス５０を
介してマスク・メモリ４８に接続させる。次いで、マス
クのデータ・ビットがマイクロプロセッサ１６からＣＰ
Ｕインタフェース・データ・バス６６及びメモリ・デー
タ・バス５１を介してマスク・メモリ４８に送出される
。マスク・メモリ４８では、メモリ・コントローラ５２
の制御信号がマスク・データをマスク・メモリ４８の固
有のブレーンに記憶させる。

セットアツプ機能が終了すると、映像イメージ・プロセ
ッサ１０を動作状態に置いてイメージを処理可能となる
。第２図及び第３図を参照すると、カメラ６及び７から
のデータの取り込みに応答して、人力ライン２５を介し
て０１０部１１が受は取った信号をトリガさせる。２つ
のカメラ６及び７は同１１１］　Ｌ、て走査をし、それ
ぞれアナログ・ディジタル変換器３２又は３３に映像信
号を連続的に出力する。これらのアナログ・ディジタル
変換器３２及び３３もカメラの信号により搬送された映
像イメージを連続的にディジタル化する。しかし、トリ
ガ信号を受は取らない限り、ディジタル化された映像イ
メージがフィールド・メモリ４４〜４６に記憶されるこ
とはない。

映像イメージ・プロセッサ１０はオペレータにより構築
され、共通のトリガ信号に応答して２つのカメラ６及び
７から別個にイメージを同時に取り込む。これに代わっ
て、２つのカメラ６及び７がトリガ信号に個々に応答し
、これによって異なる時間にイメージを取り込むように
してもよい。

トリガ信号を受は取ると、マイクロプロセッサ１６は構
成データ・テーブルを調べてこの信号がいずれのカメラ
を割り付けたのかを判断する。マイクロプロセッサ１６
は、トリが入力及び構成データ・テーブルに応答して、
出力ライン２６を介して指定された各カメラ毎にエネー
ブルされるストローブ光をトリガする。ストローブ光は
、全ての応用に必要ではないか、高速に移動するカメラ
６及び７の目標を「固定」させるのに用いられる。

０１０部１１がイメージを取り込むトリガ信号を受各ノ
取ると同時に、マイクロプロセッサ１６はその時点で利
用可能なフィールド・メモリ４４〜４６のうちの一つを
割り付け、カメラの次のフィールドを記憶する。選択し
た垂直解像度の程度に従って、１又は２つのフィールド
・メモリがイメージを取り込むカメラに割り付けられる
。両フィールドを記憶するときは、一方を偶数フィール
ドに、他方を奇数フィールドとして２つのフィールド・
メモリを割り付ける。フラグ・ビットは、イメージを再
アッセンブリして処理及び表示ができるようにするため
に、どのフィールドをどのフィールド・メモリに記憶し
ているかを表わす。フィールド・メモリの割り付けは、
０１０部１１が映像信号部１２に制御データを送出し、
第１の映像マルチプレクサ３４を設定して、アナログ・
ディジタル変換器３２及び３３を割り付けたフィールド
・メモリ４４〜４６に接続させることにより実行される
。更に、メモリ・コントローラ５２はいずれのフィール
ド・メモリがデータを記憶するようにエネーブルするの
かについての情報も受は取る。　映像信号部１２はイメ
ージを取り込むように０１０部１１から通告され、また
映像タイミング回路２７はメモリ・コントローラ５２に
メモリ・アクセス要求を送出する。この要求は、映像信
号部１２が他の機能を実行すべきかどうかに無関係に、
メ七り・コントローラ５２が新しいイメージ・データを
記憶するように、映像信号部１２の回路を設定させるも
のである。メモリ・コントローラ５２は、アドレス線５
５を映像タイミング回路２７からフィールド・メモリ４
４〜４６へ接続するように、アドレス・マルチプレクサ
５４に指令する制御信号を線５６を介して送出する。カ
メラの映像信号における次の垂直ブランキング期間で、
メモリ・コントローラ５２は１以上の適当なフィールド
・メモリを書き込みモードに設定する。

メモリ・コントローラ５４は、マイク［＋プロセッサ１
６によりＣＰＵインタフェース回路６０の制御レジスタ
に記憶されたデータに基づいて、どのフィールド・メモ
リをエネーブルすべきを決定する。アナログ・ディジタ
ル変換器３２及び３３ｈ１らディジタル化された絵素が
りＯツク出力されるに従って、映像タイミング回路２７
もこれらの絵素を記憶するように、エネーブルされたフ
ィールド・メモリのアドレスをステップさせている。受
信するイメージとして映像フィールド・インターレース
・モードを選択したときは、メモリ・コントローラ５２
は次の映像信号の垂直ブランキング期間で異なるフィー
ルド・メモリをエネーブルしてそのフレームの第２フイ
ールドを記憶させる。

第１の映像マルチブレクリ゛３４も切り換えられて、ア
ナログ・ディジタル変換器３２又は３３の出力を当該フ
ィールド・メモリに接続させる。

イメージ・データは、処理されかつ解析される前に、先
ずフィールド・メモリ４４〜４６に記憶されな（〕れば
ならない。しかし、これらのフィールド・メモリ４４〜
４６は二重ボート素子なので、映像イメージ・ブロセツ
ｌ、ｔ１０は、全イメージのデータを記憶する前に、イ
メージの先頭で絵素のデータの読み出しを開始すること
ができる。解析処理の第１ステツプは、輝痕ブ０−１８
２が測定した相対イメージ輝度を評価し、アナログ・デ
ィジタル変換を調整して輝度の変化を補償することであ
る。イメージ・フレームの両フィールドを取り込んだと
きは、各フィールドにおける輝度プローブ８２の領域を
解析し、その結果を用いて残りのフィールドのディジタ
ル化を補償する。一つのフィールドにおける輝度プ０−
７８２の最初のラインを取り込むと、マイクロプロセッ
サ１６はその絵素のアクセスを開始して輝度プローブ８
２の輝度を計口することができる。この時点で輝度ブロ
ーブ８２の絵素の全てを取り込まなくとも、輝度の計等
はイメージの取り込みを追い越してしまうことはない。

輝度プローブ８２の計ｎを開始してもよいとする判断は
、トリガ信号を受は取ったときに設定される時間割り込
みにより行なわれる。第６図はカメラのうちの一つによ
り連続的に転送される３角イメージ・フィールドの時間
ラインを示す。時間Ｔにおいて、０８０部１１はトリガ
信号を受は取り、マイクロプロセッサ１６は直ちに第３
図のライト・ペン９の内容を読み込む。ライト・ペン９
を使用しないときは、最後の垂直ブランキング期間なの
で、このライト・ペン・レジスタ７８の内容はアナログ
・ディジタル変換器３２及び３３から受は取った絵素の
カウントに対応している。マイクロプロセッサ１６はこ
のカウントを用いて、次の垂直期間まで絵素期間の数（
フィールドの絵素数−（マイナス）現在カウント）を決
定する。

残っている絵素期間の数は、第６図に時間Ｔとｖ２との
間の期間としてグラフ化して示されている。マイクロプ
ロセッサ１６は、この数に、次のフィールドの始めから
輝度プローブ８２の第２ラインまでの絵素期間の数を加
える。第６図にお！／）で、輝度プローブ８２はボック
ス９３により示されている。その和は、輝度プローブ８
２の輝度の評価が開始してもよい時間に対する絵素期間
の数である。これは、絵素１１間の数を絵素１１間の８
８間長によって乗口することにより、時間に変換される
。その結果の時間長はマイクロプロセッサ１６の割り込
み時間を設定する。割り込みタイマが時間切れとなると
、輝度プローブ８２の解析タスクはマイクロプロセッサ
１６により呼出される。２つのフィールド取り込みモー
ドが選択されると、同じような計算が第２フイールドに
おける輝度プローブ８２の領域（第６図のボックス９４
）について行なわれ、第２の割り込みタイマがセットさ
れる。イメージ処理の速度を最適化するために、輝度プ
ローブ８２は可能な限りイメージの７番上に近い位置に
配置される必要がある。

輝度プローブ８２における絵素の輝度は、従来のイメー
ジ・プロセッサが輝度変動補償で用いているためのもの
と同様の技術を用いて、測定される。これらの他のプロ
セッサのように、輝度プローブ８２の測定結果はＥＥＰ
ＲＯＭにおける構成データ・テーブルの第２の部分８７
に記憶されている輝度基準値と比較される（第５図を参
照されたい）。輝度プローブ８２からの現在輝度と基準
レベルとの間の差は、対応するアナログ・ディジタル変
換器３２及び３３の高及び低電圧基準を調整するために
用いられる補正係数となる。例えば、輝度プローブ８２
の測定が輝度の減少を検出したときは、各電圧基準を比
例した値により減少させる。電圧基準の調整はストロー
ブ光のワラシュ間の差、及び周囲光の変化による輝度差
を補償する。

アナログ・ディジタル変換器３２及び３３の電圧基準は
、入力される残りのイメージ・フィールドにおける絵素
の輝度が補償されるために、新しい値により直ちに変更
される。

マイクロプロセッサ１６が補正係数を計算した後、０８
０部１１は、イメージ全体の絵素がフィールド・メモリ
に記憶されていなくとも、解析窓及びライン・ゲージの
評価を開始することができる。しかし、十分なイメージ
絵素を取り込み、イメージの評価がイメージの取り込み
を追い越すことがないと保証されるまで、評価は遅延さ
れなければならない。これは、必要な全ての絵素を取り
込む前に、評価処理が絵素を切らしてしまわないことを
保証するものである。この保護を得るために、ＥＥＰＲ
ＯＭ２２のシステム構成データ部８６はイメージにおけ
る最高位置の窓についての処理しきい値走査線を記憶す
る。この処理しきい値走査線を、第４図に示すモニタ表
示上の点１１９２により示す。

好ましいものとして、処理しぎい値走査線の位置は解析
設定フェーズで０８０部１１により計算される。イメー
ジ解析窓の全てが定五された後、マイクロプロセッサ１
６はＥＥＰＲＯＭ２′２の構成データ部８８に記憶した
６窓の位置ワードを調べることにより、いずれがイメー
ジにおける最高位置にあるかを決定する。処理しきい値
走査線の位置の決定は、いくつかの要因に基づいている
。

その第１は窓の第１走査線の位置である。他の要因は窓
、及び各絵素を処理するために必要とされる時間長（即
ち、システム・クロック周期）内の絵素について実行す
べき解析機能である。例えば、イメージを何らフィルタ
処理することなく単純に白絵素及び黒絵素をカウントす
ることは、２次元のフィルタ処理を含む処理機能と比較
して速くなる。処理が速ければ、しきい値走査線もイメ
ージにおいて低くする必要があるので、処理がイメージ
の取り込みを追い越してしまうことはない。窓を解析す
る際に、窓内の絵素のみがフィールド・メモリから読み
出される。従って、処理しきい値走査線の位置を決定す
る際の他の要因は、窓の形状である。窓が相対的に狭い
ときは、カメラからの絵素の全ラインを記憶する速度よ
りも速い速度で窓の走査線に沿った絵素を読み出し、処
理することになる。この場合に、処理はイメージのメモ
リを追い越してもよいか、更に多くの絵素／ラインを有
する相対的に広い窓の場合よりも、処理しきい値走査線
をイメージにおいて更に低く設定して解析することが必
要となる。

他の実施例として、０２０部１１の代わりに、オペレー
タが設定フェーズにおいて処理しきい値走査線を手動的
に配置してその位置を決定することができる。この場合
は、最高の窓を定義したとぎに、オペレータがイメージ
表示における処理しきい値走査線の表示を経験的に位置
決めする。次いで、ユーザは、イメージ処理がイメージ
の取り込みを追い越すかどうかを観測し、かつ処理しき
い値走査線の位置を調整する。処理しきい値走査線につ
いて満足する位置が得られるまで、多数の観測及び再配
置の反復を実行することが必要となる。いずれの方法に
おいても、そのラインにおける最初の絵素のアドレスを
記憶することにより、処理しぎい値走査線の位置がＥＥ
ＰＲＯＭ２２に記憶される。

窓の絵素を処理し始める時点は、輝度プローブ８２に関
して採用したものと同様の方法の時間割り込みにより決
定される。特に、トリガ信号を受は取った時点で、マイ
クロプロセッサ１６はライト・ペン・レジスタにおける
現在検索アドレスを用い、走査線しているイメージに残
っている絵素期間数を計算する。処理が開始可能になる
まで、この数がシスデム構成データ部８６に記憶されて
いる処理しきい値走査線における最初の絵素のアドレス
に加輝されて、トリガ信号入力からの絵素期間数が計算
される。第６図を参照すると、１フイールドのみを取り
込んだときは、処理はフィールド１の点Ｗ１から開始す
ることができる。しかし、イメージ解析のためにイメー
ジ・フレームの両フィールドが取り込まれているときは
、点Ｗ２が第２のフィールドとなるまで、処理は開始す
ることができない。絵素期間の間隔の数は、各期間の時
間長により乗篩され、割り込み時間は積と共にセットさ
れる。

窓割り込みタイマが時間切れとなると、割り込みルーチ
ンが呼出され、０２０部１１が窓解析ソフトウェア・ル
ーチンの実行を開始させる。この割り込みルーチンは第
１窓の指定を読み出して、窓を処理するために、窓をリ
ストにしているＲＡＭ１８のテーブルから処理をする。

例えば、第４図のイメージにおいて、長方形の解析窓８
０は最初に処理されるものとなる。次いで、マイクロプ
ロセッサ１６はこの窓用にＥＥＰＲＯＭ２２に記憶して
いる構成データをアクセスする。

窓は種々の形状、例えば円形の窓７７を有するので、イ
メージ処理フェーズにおいて、窓内で絵素のアドレスを
計算することは簡単ではなく、また時間が掛かる。従っ
て、フィールド・メモリ４４〜４６から絵素データの読
み出しを高速化するために、窓を取り囲む長方形の対象
領域が定義される。対象領域は、窓の右端及び左端の水
平イメージ座標（［！ＩＩち絵素カラム）、及び窓の上
端及び下端イメージ座ｔ？！（即ち、走査線）を決定す
ることにより定義される。窓が例えば、第４図の長方形
の解析窓８０のように長方形のとぎは、対象領域は木質
的に窓そのものである。しかし、更にアドレス指定を容
易なものにするために、対象領域の水平及び垂直座標を
、イメージにおける偶数のカラム及びラインについて定
義してもよい。第７図は第４図における円形窓７３のた
めの対象領域９０を示す。この場合に、対象領域９０は
円形窓７３を取り囲む正方形である。この正方形を円形
窓７３に対して正接か、又は図示のように少し大きくし
てもよい。この対象領域は長さが等しく、かつイメージ
において同一の水平座標から開始する走査線を含むので
、簡単なラスター走査アドレス機構を用いて、対応する
１つ又は複数のフィールド・メモリから対象領域の絵素
を読み出すことができる。

現在処理している窓について対象領域を定義したときは
、マイクロプロセッサ１６はメモリ・コントローラ５２
に対象領域のイメージ座標境界を知らｕ１イメージ・デ
ータを含むフィールド・メモリ４４〜４６のアドレス指
定を開始する。座標の境界は、対象領域内の絵素のメモ
リ・アドレスを発生させるためにメモリ・コントローラ
５２により用いられる。メモリ・コントローラ５２は逐
次対象領域における絵素をアドレス指定し、フィールド
・メモリからのデータをメモリ・データ・バス５１に送
出する。イメージの両フィールドが記憶されていたとき
は、メモリ・コントローラ５２は、イメージのフィール
ドを含む２フイールド・メモリ４４〜４６から絵本の走
査線の読み出しを切り換える。イメージの処理のために
、ユーザが選択した水平解像度に基づいて、窓における
全ての絵素、又は一つおきの絵素を読み出し、かつ処理
をする。他の程度の水平解像度を得るものでもよい。

フィールド・メモリ４４〜４６は二重ボート・デバイス
なので、映像タイミング回路２７によりフィールド・メ
モリ４４〜４６のアドレス指定と同期して一方のカメラ
６又は７からのイメージの対象領域をインターリーブさ
せ、使方のカメラから受は取るイメージを記憶するよう
にしてもよい。

対象領域の絵素を解析するために、０８０部１１は、Ｃ
ＰＵインタフェース回路６０の制御レジスタ内にデータ
を記憶し、−組のデータ・バッファ７ｏをエネーブルし
て、第３図に示すように、メモリ・データ・バス５１を
並列データ・バス・マルチプレクサ７１に結合させる。

ＣＰＵインタフェース回路６０の他のレジスタは活性マ
スク・エネーブル信号を線６２を介してＡＮＤゲート６
５に発行する。対象領域の絵素が選択したフィールド・
メモリから読み出されるに従って、そのイメージについ
て対応するマスクのイメージ要素をマスク・メモリ４８
の各ブレーンから読み出す。

各映像イメージの絵素に対応する１ビツト・マスク要素
は、ＡＮＤゲート６５を介して並列データ・バス・マル
チプレクサ７１のセレクウ入力に供給される。ビット・
マスクが論理１のときは、メモリ・データ・バス５１上
の現在のイメージ絵素データが窓内にあることを表わし
ており、並列データ・バス・マルチプレクサ７１が当該
絵素データを２進化及びフィルタ回路７２に供給する。

そうでなく、マスク・ビットはＯであり、現在のイメー
ジ絵素が処理している窓の外側にあることを表わしてい
るときは、２進化及びフィルタ回路７２の接地入力が２
進化及びフィルタ回路７２に供給される。このような２
進化及びフィルタ回路７２の状態は、活性のフィールド
・メモリのデータに無関係に、窓でない絵素をＯにさせ
る。このようにして、マスク・メモリ４８のブレーンに
記憶されたマスクは解析窓内にある長方形の対象領域の
絵素を選択する。

選択したフィールド・メモリ４４．４５又は４６から読
み出したディジタル・イメージの各絵素は、映像絵素の
グレー・スケール輝度を表わす多数ピッ１−である。２
進化及びフィルタ回路７２は処理している窓の輝度しき
い値に対してこれらの多数ビットの各絵素を比較する。

６窓のしきい値は、窓の解析の開始でマイクロプロセッ
サ′１６によりＥＥＰＲＯＭ２２の構成データ部８８か
ら２進化及びフィルタ回路７２に転送されたものである
。各絵素は１ビツト値に変換され、その値は絵素のグレ
ー・スケール輝度の値が輝度しきい値を超えるか又は超
えないかに従って、１又は０となる。更に２進化及びフ
ィルタ回路７２は２進数の絵素データについて通常の２
次元フィルタ処理をし、イメージにおいて、又は対象の
最も特徴とするところに対して好ましくない遺物を除去
する。

各絵素の！柊な２進数は２進化及びフィルタ回路７２か
ら２進イメージ・メモリ４９のデータ入力に供給され、
そのイメージ・ブレーンのうちの一つに記憶される。２
進イメージ・メモリ４９は第２のアドレス・マルチプレ
クサ７４を介してメモリ・コントローラ５２からの第２
のアドレス信号によりアドレス指定される。この２進イ
メージ・メモリ４９は制御線５８を介してメモリ・コン
トローラ５２から制御信号も受は取る。

イメージにおける最高の解析窓８０における画像の処理
を終了すると、２進イメージ・メモリ４９の各ブレーン
はその窓内のイメージの部分を表わす２進数を記憶して
いる。先に述べたように、２進化及びフィルタ回路７２
は、白及び黒の絵素を計数するカウンタを有する。ここ
で、マイクロプロセッサ１６はこれらのカウンタを読み
出し、次いでこれらのカウンタを次の窓の処理のために
クリアする。多窓のカウンタはマイクロプロセッサ１６
によるＲＡＭ１８に記憶される。

イメージにおいて定義された残りの窓の絵素は、２進化
及びフィルタ回路７２により逐次処理され、対応する２
進イメージ・メモリ４９のメモリ位置に記憶されてもよ
い。カメラ６及び７からのイメージが同時に取り込まれ
ているときは、他のイメージの窓を同一の方法で処理す
ることができる。

第２図及び第３図を引き続き参照すると、多窓の２進数
絵素の変換が完了するに従って、マイクロプロセッサ１
６は２進イメージ・メモリ４９に記憶されている２進数
データをアクセスして、窓データの解析を完了さけても
よい。例えば、イメージにお（）る最高の長方形の解析
窓８０の絵素が２進化されて記憶されると、マイクロプ
ロセッサ１６は当該データをアクヒスすることができる
。

これを行なうために、マイクロプロセッサ１６は関連の
制御ライン１３を介して制御信号２進イメージ・メモリ
４９内のデータのアドレスをＣＰｕインタフェース回路
６ｏに転送する。制御信号はＣＰＵインタフェース回路
６０がメモリ・コントロー５５２に対するメモリ・アク
セス要求を発生させる。時間があるときは、メモリ・コ
ントローラ５２は固有な一組の制御信号を２進イメージ
・メモリ４９に送出し、第２のアドレス・マルチプレク
サ７４に信号を送り、マイクロプロセッサ１６からのア
ドレスを映像信号部１２のＣＰＵインタフェースアドレ
ス・バス６４を介し、２進イメージ・メモリ４９のアド
レス入力に供給する。２進イメージ・メモリ４９はこの
信号に応答して、対応する絵素データを第２の組のデー
タ・バッファ６９に出力する。このデータ・バッファ６
９は、データをＣＰＵインタフェース・データ・バス６
６を介して０１０部１１に戻すようにエネーブルされて
いたものである。

同様の方法により、マイクロプロセッサ１６はフィール
ド・メモリをアクセスし、グレー・スケールの絵素値を
得て、処理することができる。２次元のフィルタ処理を
これらに実行することができないので、この方法により
ライン・ゲージ絵素を解析する方が速いと思われる。こ
のイメージ・プロセッサに実行可能な別のイメージ解析
様能を詳細に説明するときは、前述の「プログラマブル
・コントローラ映像装置（ＰｒｏｇｒａｍｍａｂｌｅＣ
ｏｎｔｒｏｌｌｅｒ　Ｖｉｓｉｏｎ　Ｓｙｓｔｅｍ）　
Ｊと題する米国特許出願を参照すべきである。

前述のように、２つのカメラ６及び７からのイメージの
取り込みは、別個に開始することが可能なものである。

例えば、他方のカメラのトリガ信号を受は取ったときに
、一方のカメラからのイメージを取り込み、かつ解析し
ていたちのとする。

この場合には、最初のイメージの解析は第２のイメージ
の記憶と同期してインクリーブして発生し得る。しかし
、第２のイメージの輝度プローブが評価されるように準
備完了状態にあるとき（即ち、関連の割り込みが発生し
たときは）、アナログ・ディジタル変換器の電圧基準を
残りの第２のイメージについて調整することができるよ
うに、直ちに輝度の測定を実行する必要がある。従って
、０１０部１１が映像信号部１２をアクセスし、各フィ
ールド・メモリ４４．４５又は４６からの輝度プローブ
絵素を取り込み、かつ関連するアナログ・ディジタル変
換器３２及び３３の電圧基準を調整することができるよ
うに、最初のイメージの解析は中止する必要がある。輝
度プローブのソフトウェア・タスクを完了すると、最初
のイメージの解析は再開することができる。最初のイメ
ージを完了する前に、第２のイメージにおける最高の窓
を処理する割り込みが発生すると、この割り込みが受は
付けられない代わりに、そのタスクが実行用のキューに
置かれる。

イメージ解析の結果はＣＰＵ部１１のＲＡＭ１８内のデ
ータ・テーブルに記憶されると共に、オペレータの要求
によりビデオ・モニタ８上に表示することができる。こ
の場合に、マイクロプロセッサ１６はＲＡＭ１８の結果
データをアクセスしてディジタル的に記憶した結果を英
数字キャラクタ及びグラフィック・シンボルに変換して
、グラフィック・メモリ４７に記憶させる。次いで、こ
れら記憶された英数字キャラクタ及びグラフィック・シ
ンボルは、映像データ・セレクタ４０を介して映像信号
発生器４２に転送される。

この映像イメージ・プロセッサ１０は取り込んだ異なる
形のイメージをビデオ・モニタ８のスクリーン上に表示
するようにエネーブルする。これらの異なる形のいずれ
を表示するかは、２の映像マルチプレクサ３８及び映像
データ・セレクタ４０により選択される。リアル・タイ
ムの映像イメージは、第２の映像マルチプレクサ３８の
出力を映像信号発生器４２に供給する映像データ・セレ
クタ４ｏを介してビデオ・モニタ８上に表示されてもよ
い。第２の映像マルチプレクサ３８は、エネーブされて
リアル・タイムの映像イメージ用のディジタル信号を転
送する並列映像バス３５〜３７のうちの一つを選択させ
る。この選択は、カメラ６又は７のうちの一つのディジ
タル化された出力を映像信号発生器４２に供給するもの
であり、映像信号発生器４２は出力を変換によりアナロ
グの映像信号に戻してビデオ・モニタ８に表示させる。

これに代わって、第２の映像マルチプレフナ３８及び映
像データ・セレクタ４０を用いて先にフィールド・メモ
リ４４〜４６に記憶したグレー・スケールのイメージを
表示させることもできる。

この場合に、映像マルチプレクサ３８及び映像データ・
セレクタ４０を介しての接続は、第１の映像マルチブレ
クリ−３４が当該並列映像バス３５〜３７にカメラの信
号のうちの一つを供給するのではなく、映像タイミング
回路２７によるフィールド・メモリの逐次的なアドレス
指定により、選択した並列映像バス３５〜３７上に映像
ｆ−夕を発生することを除ぎ、リアル・タイムの映像イ
メージの場合と同一である。更に、イメージ処理により
１戊された２進数のイメージは、２進イメージ・メモリ
４９のプレーンからの出力を映像信号発生器４２に供給
する映像データ・セレクタ４０を介してビデオ・モニタ
８上に表示することもできる。

第２の映像マルチプレクサ３８及び映像データ・セレク
タ４ｏは、ＣＰＵインタフェース回路６０内のレジスタ
の個別的な信号により制御される。

これらのレジスタはマイクロプロセッサ１６により固有
のデータがロードされでいる。第２の映像マルチプレク
サ３８又は２進イメージ・メモリ４９からのデータがビ
デオ・モニタ８上に表示されているときは、グラフィッ
ク・メモリ４７に記憶されている英数字キャラクタ及び
グラフィック・シンボルを選択したイメージ上に重畳さ
せることができる。この場合には、映像データ・セレク
タ４０がエネーブルされてグラフィック・メモリ４７か
らデータを受は取り、グラフィック・メモリ４７からの
グラフィック・データを重畳して映像表示イメージの部
分を英数字キャラクタ及びグラフィック・シンボルによ
り覆い隠す。この形式のイメージの重畳は、設定モード
にＪ３いて頻繁に用いられる。この設定モードでは、種
々のアイコン及びメニューをリアル・タイムの映像イメ
ージ上に表示することにＪ：す、異なる構成パラメータ
を変更でき、一方オペレータがパラメータ選択の効果を
見ることができる。

このモードの動作においては、ライト・ベン９を用いて
ビデオ・モニタ８のスクリーン上に表示された異なるメ
ニュー項目又はアイコンを選択する。ライト・ペン９を
トリガすると、ライト・ペン・レジスタ７８がライト・
ペン９が位置するスクリーン上の位置に対応した映像タ
イミング回路２７からの現在アドレスを固定させる結果
となる。

凍結されたこのアドレスをＣＰＵインタフェース回路６
０を介してマイクロプロセッサ１６により読み出してス
クリーン位置を得ることができると共に、これによって
オペレータが選択しているアイコン又はメニュー項目を
識別する。

本発明は、特定のイメージ処理回路に関連させて説明さ
れている。しかし、当該技術分野において通常に習熟し
ている者には、本発明を種々の形式のイメージ処理装置
に適用可能なことが容易に理解される。更に、ここで説
明したイメージ・プロセッサにおける映像信号部１２の
２進化及びフィルタ回路７２により２進化する代わりに
、異なる種々の形式もイメージ処理回路を用いることも
できる。

【図面の簡単な説明】

第１図は本発明を用いた映像モジュールに関連するプロ
グラマブル制御装置を表わす図、第２図は本発明により
映像イメージ・プロセッサの中央処Ｉ！Ｉ！装首部分の
ブロック図、第３図は映像イメージ・プロセッサの映像
信号処理部のブロック図、 第４図は第１図のモニタにおけるワーク・ピース・イメ
ージの典型的な表示を示す図、第５図は映像イメージ・
プロセッサの構成データの例示的なメモリ構造を表わ寸
図、 第６図は２つのインターフェース・フィールドからなる
映像イメージの捕捉のタイム・ラインを示ず図、 第７図は非矩形窓の回りを定義する対象領域を示す図で
ある。 １・・・プログラマブル・コントローラ、３・・・主プ
ロセツサ、 １０・・・映像イメージ・プロセッサ、１２・・・映像
信号部、 １６・・・０１０部１１マイクロプロセツサ、２７・・
・映像タイミング回路、 ３２．３３・・・アナログ・ディジタル変換器、３４．
３８・・・映像マルチプレクサ、４ｏ・・・映像データ
・セレクタ、 ４４〜４６・・・フィールド・メモリ、４７・・・グラ
フィック・メモリ、 ４８・・・マスク・メモリ、 ４９・・・２進イメージ・メモリ、 ５２・・・メモリ・コントローラ、 ５４．７４・・・アドレス・マルチプレクサ、７１・・
・並列データ・バス・マルチプレクサ、７２・・・２進
化及びフィルタ回路。

Claims (18)

【特許請求の範囲】
1. （１）少なくとも一つの映像フィールドにより表わす、
   独立した２つの信号源からの各映像イメージを処理する
   装置に備えられ、前記映像イメージを記憶する映像イメ
   ージ記憶装置において、前記映像イメージのうちの一方
   をディジタル的な一連の画素に変換する第１の変換手段
   と、前記映像イメージのうちの他方をディジタル的な一
   連の画素に変換する第２の変換手段と、２セクション以
   上を有し、映像イメージ・フィールドにおけるディジタ
   ル的な前記一連の画素を記憶する映像イメージの記憶手
   段と、 前記第１及び第２の変換手段を前記記憶手段の個々のセ
   クションに選択的に接続して前記２つの映像イメージの
   フィールドにおける画素をそれぞれのセクションに同時
   に記憶させるようにした選択的な接続手段とを備えてい
   る ことを特徴とする映像イメージ記憶装置。
2. （２）請求項１記載の映像イメージ記憶装置において、 各映像イメージは２つのインターレース・フィールドに
   より表わされ、更に 記憶する一連の画素は各信号源からの映像イメージのフ
   ィールドの一方か、又は両方かを指定する指定手段を備
   えている ことを特徴とする映像イメージ記憶装置。
3. （３）請求項２記載の映像イメージ記憶装置において、 前記選択的な接続手段は前記指定手段に応答して、イメ
   ージの両フィールドを指定することによりーつの映像イ
   メージの両フィールドを指定したときは、これらのフィ
   ールドの画素を前記記憶手段の異なるセクションに記憶
   させる ことを特徴とする映像イメージ記憶装置。
4. （４）請求項１記載の前記イメージを記憶する映像イメ
   ージ記憶装置において、更に、 一つのイメージの画素を記憶している際に、一つの記憶
   手段から記憶した画素を読み出す読み出し手段を備えて
   いることを特徴とする映像イメージ記憶装置。
5. （５）請求項４記載の前記イメージを記憶する映像イメ
   ージ記憶装置において、更に、 前記記憶手段に対するアクセスを制御する制御手段を備
   え、 前記記憶手段から一方の信号源の画素を抽出する処理は
   、他方の前記信号源からの映像イメージの画素を記憶す
   るために中断されることを特徴とする映像イメージ記憶
   装置。
6. （６）請求項４記載の前記イメージを記憶する映像イメ
   ージ記憶装置において、更に、 前記記憶手段から読み出されるべきイメージ・フィール
   ドの解像度を指定する指定手段を備え、前記読み出し手
   段は前記記憶手段から画素をＸ置きに読み出し、Ｘは前
   記解像度を指定する前記手段により決定された正の整数
   であることを特徴とする映像イメージ記憶装置。
7. （７）独立した２つの信号源からの映像イメージを処理
   する装置に備えられ、前記映像イメージを記憶する映像
   イメージ記憶手段において、 前記映像イメージのうちの一方をディジタル的な一連の
   画素に変換する第１の変換手段と、前記映像イメージの
   うちの他方をディジタル的な一連の画素に変換する第２
   の変換手段と、前記第１及び第２の変換手段からの２つ
   の映像イメージにおける前記一連の画素を記憶する記憶
   手段と、 前記記憶手段からの画素を読み出す読み出し手段と、 他方の前記信号源からのイメージの画素を前記記憶手段
   に記憶するために、前記記憶手段から前記信号源のうち
   の一方の映像イメージの画素を読み出す処理を中断させ
   る制御手段とを備えていることを特徴とする映像イメー
   ジ記憶装置。
8. （８）請求項７記載の映像イメージ記憶手段において、
   更に、 ２つの前記信号源からの映像イメージの一部分の画素の
   輝度を測定する測定手段と、 前記測定手段に応答し、前記変換手段を調整して前記映
   像イメージにおける対象の輝度の一時的な変動を補償す
   る調整手段と を備えていることを特徴とする映像イメージ記憶装置。
9. （９）請求項８記載の映像イメージ記憶手段において、
   前記制御手段は前記測定手段及び前記調整手段をエネー
   ブルしてそれらの機能を実行するために、前記信号源の
   うちの一方の映像イメージについての画素を読み出す処
   理を中断することを特徴とする映像イメージ記憶装置。
10. （１０）映像イメージを処理する映像イメージ記憶装置
    において、 前記映像イメージをディジタル的な一連の画素に変換す
    る変換手段と、 前記映像イメージについてのディジタル的な前記一連の
    画素を記憶する記憶手段と、 前記信号源からの映像イメージにおける位置を指定する
    指定手段と、 前記記憶手段に記憶されている画素を解析する解析手段
    とを備え、 前記解析は前記映像イメージ内の指定された位置につい
    ての画素を記憶した後、及び前記信号源からの全ての映
    像イメージを記憶する前に開始されることを特徴とする
    映像イメージ記憶装置。
11. （１１）請求項１０記載の映像イメージ記憶装置におい
    て、 前記解析手段は前記映像イメージの一部分の輝度を測定
    する測定手段と、 前記測定された輝度に応答して前記映像イメージの処理
    を調整する調整手段とを備えていることを特徴とする映
    像イメージ記憶装置。
12. （１２）請求項１０記載の映像イメージ記憶装置におい
    て、更に、 前記映像イメージにおける対象の輝度の一時的な変動を
    補償する手段を備えると共に、 前記映像イメージの一部分の輝度を測定する測定手段と
    、 測定された前記輝度に応答して前記変換手段を切り換え
    る切り換え手段とを含む ことを特徴とする映像イメージ記憶装置。
13. （１３）請求項１２記載の映像イメージ記憶装置におい
    て、更に、 前記測定手段は、前記輝度の測定を、前記映像イメージ
    の一部分の画素の全てを記憶した後、及び前記映像イメ
    ージの画素の全てを記憶する前に開始することを特徴と
    する映像イメージ記憶装置。
14. （１４）請求項１３記載の映像イメージ記憶装置におい
    て、更に、 前記切り換え手段は、全ての前記映像イメージを画素に
    変換する前に前記変換手段を切り換えることを特徴とす
    る映像イメージ記憶装置。
15. （１５）映像イメージを処理する映像イメージ記憶装置
    において、 前記映像イメージをディジタル的な一連の画素に変換す
    る変換手段と、 前記映像イメージについてのディジタル的な前記一連の
    画素を記憶する記憶手段と、 前記映像イメージの第１の領域を定義する定義手段と、 前記第１の領域を取り囲む前記映像イメージの長方形の
    第２の領域を定義する定義手段と、前記記憶手段から映
    像イメージの前記第２の領域の画素を読み出す手段とを
    備えている ことを特徴とする映像イメージ記憶装置。
16. （１６）請求項１５記載の映像イメージ記憶装置におい
    て、更に、 前記記憶手段から読み出された前記映像イメージの画素
    を解析して、前記画素により表わされた映像イメージの
    一部分を評価する解析手段を備えている ことを特徴とする映像イメージ記憶装置。
17. （１７）請求項１５記載の映像イメージ記憶装置におい
    て、更に、 前記第２の領域における与えられた画素も前記第１の領
    域に存在しているかについて判断する判断手段を備えて
    いる ことを特徴とする映像イメージ記憶装置。
18. （１８）請求項１７記載の映像イメージ記憶装置におい
    て、 前記判断手段は前記第２の領域のマスクを記憶する記憶
    手段を含む ことを特徴とする映像イメージ記憶装置。