JP2510025B2 - バス制御部監視回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 １つの制御ユニットと複数の被制御ユニットとのマル
チバス接続制御部監視回路に関し、 １つの被制御ユニットの障害が同一バス内に接続され
る他の被制御ユニットに波及するのを防止することを目
的とし、 制御ユニットの要求バスを複数の被制御ユニットの要
求バスに分離するバッファ回路と、複数の被制御ユニッ
トからの応答バスを選択して制御ユニットに接続するセ
レクタ回路と、該制御ユニットからの要求バスのコマン
ドを監視するモニタ回路と、該被制御ユニットと同一構
成の自己監視機能を有する応答回路と、該モニタ回路か
らの抽出信号と該セレクタ回路の出力信号を比較するチ
ェック回路とを有し、 該モニタ回路からの抽出信号と該応答回路からの出力
信号との比較により該セレクタ回路の選択出力が正常か
否かの判定をするように構成する。

〔産業上の利用分野〕

本発明は、１つの制御ユニットと複数の被制御ユニッ
トとのマルチバス接続制御部監視回路に関する。

装置内の警報収集装置等のパッケージを集中監視する
装置はユニット単位で構成され、これらユニット単位の
集中監視装置を複数監視ボードに搭載することにより集
中監視制御を行っている。ユニット単位の集中監視装置
は複数の被制御ユニットパッケージをバックパネルによ
りマルチ接続して制御ユニットに接続している。したが
って、ユニット装置内の接続構成は被制御ユニットの挿
入抜出をパッケージ単位で行い、ユニット装置間の接続
は束線により行うのが一般である。

〔従来の技術〕

従来のユニット装置内のマルチバスによる接続構成図
を第５図に示す。図において、30はユニット装置、40,5
0は他のユニット装置、21は制御ユニット、22は被制御
ユニット、23は要求バス、24は応答バス、25は電源を示
す。

要求バス23と応答バス24はマルチバスを形成し、制御
ユニット21と被制御ユニット22₁,22₂,……22nとをバッ
クパネルによりマルチ接続している。制御ユニット21か
ら要求バス23により指定の被制御ユニットに要求信号を
送出し、指定された被制御装置は応答バス24により制御
ユニット21に対して応答信号を返送する。これらの信号
の要求及び応答はマルチバスにより行われるので、互い
に重なることのないように制御されている。

従来のマルチバスによる信号のタイミングチャートを
第６図に示す。図において、CMDは制御ユニット21から
要求バス23により送出される要求信号を示し、RSPは被
制御ユニット22₁,22₂,……22nから応答バスにより返送
される応答信号を示す。要求信号も応答信号もそれぞれ
64bit信号により構成され、要求信号CMDは被制御ユニッ
ト毎に割り当てられたアドレス信号とデータとチェック
信号CRCとから構成され、応答信号RSPも被制御ユニット
毎のアドレス信号とデータとチェック信号CRCとから構
成されている。制御ユニット21より被制御ユニット22₁
に対して要求バス23により要求信号が送出されると、送
出後アドレス信号に対応した被制御ユニット22₁より応
答バス24により応答信号が返送される。制御ユニット21
で応答信号を受信した後、次の要求信号を次の被制御ユ
ニット22₂に対して送出する。要求信号を受信した被制
御ユニット22₂より応答信号を返送する。以下順次被制
御ユニットと要求と応答とを繰り返し最終被制御ユニッ
ト22nに達すれば、再び被制御ユニット22₁との要求と応
答とに戻る。上記要求信号は制御ユニット21で被制御ユ
ニットからの応答信号を確認しながら送出されるので、
要求バス23における要求信号と応答バス24における応答
信号とは重複しないように制御される。

〔発明が解決しようとする課題〕

従来の複数のユニットに対してアドレス等を割付けて
制御するマルチバス構成においては、１つのユニットの
障害が同一バス内に接続される全ユニットに波及してし
まうバスクロック障害が起こるため問題があった。これ
は被制御ユニットを構成するバッケージがマルチバスを
構成するバックパネルに挿入抜出しする機会が多いため
に起こる接続不良障害で、この障害が起こると応答信号
が返送されず全ユニットが使用不能になる場合がある。

本発明では、制御ユニットと被制御ユニットとの間に
バス制御部監視回路を設け、被制御ユニットをセレクタ
により選択することにより、１つの被制御ユニットの障
害が他の被制御ユニットに波及しないようにすることを
目的とする。

〔課題を解決するための手段〕

本発明の原理構成図を第１図に示す。図において、１
は制御ユニット、２は被制御ユニット、３は要求バス、
４は応答バス、５はバス制御部監視回路、６はバッファ
回路、７はセレクタ回路、８はモニタ回路、９は応答回
路、10はチェック回路を示す。

バス制御部監視回路５は制御ユニット１の要求バス３
を複数の被制御ユニット2₁〜2nの要求バスに分離するバ
ッファ回路６と、複数の被制御ユニット2₁〜2nからの応
答バスを選択して応答バス４を制御ユニット１に接続す
るセレクタ回路７と、該制御ユニット１からの要求バス
３のコマンドを監視するモニタ回路８と、該被制御ユニ
ット2₁〜2nと同一入出力構成の自己監視機能を有する応
答回路９と、該モニタ回路８からの抽出信号と該セレク
タ回路７の出力信号を比較するチェック回路10とを有す
る。

該チェック回路10は該モニタ回路８からの抽出信号と
該応答回路９からのセレクタ回路７を経由した出力信号
とを比較し、被制御ユニット2₁〜2nの応答信号の該セ回
路７を経由した選択出力が正常か否かの判定をするよう
に構成する。

〔作用〕

本発明のバス制御部監視回路５において、制御ユニッ
ト１からの要求バス３をバッファ回路６で分離し、各被
制御ユニット2₁〜2nの要求バス入力端子にグループ単位
で接続する。例えば、被制御ユニットを３〜５個単位で
纏めて接続しても良い。次に各被制御ユニット2₁〜2nの
応答バス出力端子別にセレクタ回路７に接続し、その選
択出力を応答バス４により制御ユニット１に入力する。

応答回路９は各被制御ユニット2₁〜2nと同一の入出力
構成とし、要求バス３からバス制御部監視回路５に入力
する自己監視用の要求信号を入力し、応答出力信号をセ
レクタ回路７に入力し、セレクタ回路７からの出力信号
を応答バス４に出力すると共に、チェック回路７により
モニタ回路８からの出力信号と比較し、チェック結果が
OKであればセレクタ回路７の制御が正常であると判定
し、OKでなければセレクタ回路７の制御が異常であると
判定し、制御ユニット１に対してアラームを送出する。

モニタ回路８は要求信号を監視し、どの被制御ユニッ
トに対して要求信号を送っているかを監視する回路で、
セレクタ回路７を制御すると共に、自己監視信号をチェ
ック回路10に送出して応答回路５の出力信号と比較し、
セレクタ回路７の良否をチェックする。

本発明のバス制御部監視回路を使用した要求信号及び
応答信号のタイミングチャートを第２図に示す。図にお
いて、CMDは制御ユニット１の要求信号、RSPは制御ユニ
ット１への応答信号、SEL1は被制御ユニット2₁からセレ
クタ回路７への入力信号、SEL2は被制御ユニット2₂から
セレクタ回路７への入力信号を示す。

要求信号CMDのアドレス信号が被制御ユニット2₁のア
ドレス2₁を指定すれば、応答信号RSPには被制御ユニッ
ト2₁からの応答信号が返送され、2₂のアドレス2₂を指定
すれば、応答信号RSPには被制御ユニット2₂からの応答
信号が返送される。このときSEL1には被制御ユニット2₁
からの応答信号のみが入力されるので、他の被制御ユニ
ットにおいて障害が発生しても被制御ユニット2₁の応答
信号は正常に送出される。被制御ユニット2₂からの応答
信号も同様にSEL2により選択されるので、他の被制御ユ
ニットにおいて障害が発生しても被制御ユニット2₂の応
答信号は正常に送出される。なお被制御ユニットに障害
が有った場合は、その被制御ユニットに対応したセレク
タ入力により障害の有無が制御ユニットに送出される。

〔実施例〕

本発明のバス制御部監視回路の実施例のブロック構成
図を第３図に示す。図において、11はモニタ回路、12は
チェック回路、13はセレクタ回路、14は応答回路15はバ
ッファ回路を示す。

モニタ回路11は64進カウンタ部16、デーコード回路部
17、アドレスラッチ部18、CRC演算部19、判定部20から
なり、制御ユニットからの要求信号CMDを入力して64進
カウンタ部16で64bit信号をカウントし、デコード回路
部17でコード信号をデコード化してアドレスラッチ部18
とCRC演算部19に入力し、デコード化されたアドレス信
号とCRC信号とを判定部20に入力して、どのユニットに
対して要求信号（コマンド）を送っているかの監視を行
う。この判定出力をセレクタ回路13に入力して、応答回
路14及び各被制御ユニットからの応答信号を選択して応
答信号として制御ユニットに送出する。この応答回路14
からの応答信号をチェック回路12にフィードバックし、
モニタ回路11からの自己監視信号と比較して、同一であ
るかどうかのチェックを行い、同一であればセレクタ回
路13は正常と判定し、同一でなければ異常と判定してア
ラーム信号を送出する。

実施例のチェック回路のタイミングチャートを第４図
に示す。図において、は制御ユニットからのコマンド
CMD、はアドレスラッチ部の出力、はCRC判定出力、
は自己監視応答出力、は応答出力信号RSP、は応
答中のアドレスを示すタイミング、は正常時の応答ア
ドレス番号、は自己監視異常時のアラーム信号を示
す。

CMDはアドレス信号とデータとCRC信号とからなる64
bit構成の信号で、被制御ユニット対応のアドレス“1",
“2",……を有する。アドレスラッチ信号はこのアド
レス毎のラッチ信号で“1",“2",……を次のアドレスま
でラッチする。CRC判定信号は“1"であればOKで、
“0"であればNGでセレクタ回路を開かない。自己監視応
答出力と比較してOKであれば被制御ユニット“1"の応
答信号を出力し、応答中のアドレスを示すタイミング
即ち8bitを置いて、正常時の応答アドレス番号を送
出し、NGであれば自己監視異常時のアラーム信号を上
位制御ユニットに通知する。OKであれば上位制御ユニッ
トには通知しない。

〔発明の効果〕

本発明のバス制御部監視回路により、１つの被制御ユ
ニットの障害が同一バス内に接続されている他のユニッ
トに波及することがなく、特に連続的にバスを使用する
場合の制御構成及び監視が確実に行われる。したがっ
て、ユニット単位の集中監視装置等で装置内の警報収集
装置バッケージの挿入抜出しによる影響を防止すること
ができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の信号タ
イミングチャート、第３図は実施例のブロック構成図、
第４図は実施例の判定タイミングチャート、第５図は従
来例のブロック構成図、第６図は従来例の信号タイミン
グチャートを示す。 図において、1,21は制御ユニット、2,22は被制御ユニッ
ト、3,23は要求バス、4,24は応答バス、５はバス制御部
監視回路、6,15はバッファ回路、7,13はセレクタ回路、
8,11はモニタ回路、9,14は応答回路、10,12はチェック
回路,16は64進カウンタ部、17はデコード回路部、18は
アドレスラッチ部、19はCRC演算部、20は判定部、25は
電源、30,40,50はユニット装置を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１つの制御ユニット（１）と複数の被制御
   ユニット（２）とのマルチバス接続制御部監視回路
   （５）において、 制御ユニット（１）の要求バス（３）を複数の被制御ユ
   ニット（２）の要求バスに分離するバッファ回路（６）
   と、複数の被制御ユニット（２）からの応答バスを選択
   して制御ユニット（１）に接続するセレクタ回路（７）
   と、該制御ユニット（１）からの要求バスのコマンドを
   監視するモニタ回路（８）と、該被制御ユニット（２）
   と同一入出力構成の自己監視機能を有する応答回路
   （９）と、該モニタ回路（８）からの抽出信号と該セレ
   クタ回路（７）の出力信号を比較するチェック回路（1
   0）とを有し、 該モニタ回路（８）からの抽出信号と該応答回路（９）
   からの出力信号との比較により該セレクタ回路（７）の
   選択出力が正常か否かの判定をすることを特徴とするバ
   ス制御部監視回路。