JP2508439B2 - 高能率符号化装置 - Google Patents
高能率符号化装置Info
- Publication number
- JP2508439B2 JP2508439B2 JP13392487A JP13392487A JP2508439B2 JP 2508439 B2 JP2508439 B2 JP 2508439B2 JP 13392487 A JP13392487 A JP 13392487A JP 13392487 A JP13392487 A JP 13392487A JP 2508439 B2 JP2508439 B2 JP 2508439B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- circuit
- dynamic range
- value
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/98—Adaptive-dynamic-range coding [ADRC]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Soft Magnetic Materials (AREA)
- Absorbent Articles And Supports Therefor (AREA)
- Heat Treatment Of Sheet Steel (AREA)
- Massaging Devices (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像信号に適用される高能率符号化装
置、特に、ディジタルビデオ信号を磁気テープに記録す
る場合に、記録されるデータの伝送レートを伝送路と対
応した所定の値に制御するのに適用される高能率符号化
装置に関する。
置、特に、ディジタルビデオ信号を磁気テープに記録す
る場合に、記録されるデータの伝送レートを伝送路と対
応した所定の値に制御するのに適用される高能率符号化
装置に関する。
この発明では、ダイナミックレンジに応じて語長が可
変の可変長符号化を行う時に、発生情報量が伝送路の伝
送容量を超えないように制御する高能率符号化装置にお
いて、静止ブロックに関しては、駒落とし処理がされる
ことを考慮し、各ダイナミックレンジの発生度数を求め
る場合、動き量を導入した度数分布が形成され、語長を
定めるためのレベル方向のしきい値のみならず、駒落と
し処理のための動きしきい値をも変えられて、発生情報
量の制御がなされ、量子化誤差を増加させずに、発生情
報量の制御が良好になされる。
変の可変長符号化を行う時に、発生情報量が伝送路の伝
送容量を超えないように制御する高能率符号化装置にお
いて、静止ブロックに関しては、駒落とし処理がされる
ことを考慮し、各ダイナミックレンジの発生度数を求め
る場合、動き量を導入した度数分布が形成され、語長を
定めるためのレベル方向のしきい値のみならず、駒落と
し処理のための動きしきい値をも変えられて、発生情報
量の制御がなされ、量子化誤差を増加させずに、発生情
報量の制御が良好になされる。
本願出願人は、特願昭59−266407号明細書に記載され
ているような、2次元ブロック内に含まれる複数画素の
最大値及び最小値の差であるダイナミックレンジを求
め、このダイナミックレンジに適応した符号化を行う高
能率符号化装置を提案している。また、特願昭60−2327
89号明細書に記載されているように、複数フレームに各
々含まれる領域の画素から形成された3次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特願昭60−2688
17号明細書に記載されているように、量子化を行った時
に生じる最大歪みが一定となるように、ダイナミックレ
ンジに応じてビット数が変化する可変長符号化方法が提
案されている。
ているような、2次元ブロック内に含まれる複数画素の
最大値及び最小値の差であるダイナミックレンジを求
め、このダイナミックレンジに適応した符号化を行う高
能率符号化装置を提案している。また、特願昭60−2327
89号明細書に記載されているように、複数フレームに各
々含まれる領域の画素から形成された3次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特願昭60−2688
17号明細書に記載されているように、量子化を行った時
に生じる最大歪みが一定となるように、ダイナミックレ
ンジに応じてビット数が変化する可変長符号化方法が提
案されている。
上述のダイナミックレンジに適応した高能率符号化
(ADRCと称する)は、伝送すべきデータ量を大幅に圧縮
できるので、ディジタルVTRに適用して好適である。特
に、可変長ADRCは、圧縮率を高くすることができる。し
かし、可変長ADRCは、伝送データの量が画像の内容によ
って変動するため、所定量のデータを1トラックとして
記録するディジタルVTRのような固定レートの伝送路を
使用する時には、バッファリングの処理が必要である。
(ADRCと称する)は、伝送すべきデータ量を大幅に圧縮
できるので、ディジタルVTRに適用して好適である。特
に、可変長ADRCは、圧縮率を高くすることができる。し
かし、可変長ADRCは、伝送データの量が画像の内容によ
って変動するため、所定量のデータを1トラックとして
記録するディジタルVTRのような固定レートの伝送路を
使用する時には、バッファリングの処理が必要である。
可変長ADRCのバッファリングの方式として、本願出願
人は、特願昭61−257586号明細書に記載されているよう
に、積算型のダイナミックレンジ度数分布を形成し、こ
の度数分布に対して、予め用意されているしきい値のセ
ットを適用し、所定期間例えば1フレーム期間の発生デ
ータ量を求め、発生データ量が目標値を超えないよう
に、制御するものを提案している。
人は、特願昭61−257586号明細書に記載されているよう
に、積算型のダイナミックレンジ度数分布を形成し、こ
の度数分布に対して、予め用意されているしきい値のセ
ットを適用し、所定期間例えば1フレーム期間の発生デ
ータ量を求め、発生データ量が目標値を超えないよう
に、制御するものを提案している。
第10図は、上記の出願に示された積算型の度数分布グ
ラフを示す。第10図の横軸がダイナミックレンジDRであ
り、縦軸が度数である。横軸に記入されたT1〜T4がしき
い値である。このしきい値T1〜T4により、量子化ビット
数が決定される。即ち、(最大値〜T1)の範囲のダイナ
ミックレンジDRの場合には、量子化ビット数が4ビット
とされ、(T1+1〜T2)の範囲の場合には、量子化ビッ
ト数が3ビットとされ、(T2+1〜T3)の範囲の場合に
は、量子化ビット数が2ビットとされ、(T3+1〜T4)
の範囲の場合には、量子化ビット数が1ビットとされ、
(T4〜最小値)の範囲の場合には、量子化ビット数が0
ビット(コード信号が伝送されない)とされる。
ラフを示す。第10図の横軸がダイナミックレンジDRであ
り、縦軸が度数である。横軸に記入されたT1〜T4がしき
い値である。このしきい値T1〜T4により、量子化ビット
数が決定される。即ち、(最大値〜T1)の範囲のダイナ
ミックレンジDRの場合には、量子化ビット数が4ビット
とされ、(T1+1〜T2)の範囲の場合には、量子化ビッ
ト数が3ビットとされ、(T2+1〜T3)の範囲の場合に
は、量子化ビット数が2ビットとされ、(T3+1〜T4)
の範囲の場合には、量子化ビット数が1ビットとされ、
(T4〜最小値)の範囲の場合には、量子化ビット数が0
ビット(コード信号が伝送されない)とされる。
積算型の度数分布は、1フレーム期間内のダイナミッ
クレンジDRの度数分布を求める場合、最大値からしきい
値T1迄のダイナミックレンジDRの発生度数に対して、し
きい値(T1+1)からしきい値T2迄の発生度数を積算す
る。次のしきい値(T2+1)からしきい値T3迄の発生度
数も同様に積算する。以下、同様の処理を繰り返す。従
って、ダイナミックレンジDRが最小値の発生度数は、1
フレーム内に含まれるブロックの総数(M×N)と等し
くなる。
クレンジDRの度数分布を求める場合、最大値からしきい
値T1迄のダイナミックレンジDRの発生度数に対して、し
きい値(T1+1)からしきい値T2迄の発生度数を積算す
る。次のしきい値(T2+1)からしきい値T3迄の発生度
数も同様に積算する。以下、同様の処理を繰り返す。従
って、ダイナミックレンジDRが最小値の発生度数は、1
フレーム内に含まれるブロックの総数(M×N)と等し
くなる。
このように、積算型の度数分布を形成すると、しきい
値T1迄の積算度数がx1となり、しきい値T2迄の積算度数
が(x1+x2)となり、しきい値T3迄の積算度数が(x1+
x2+x3)となり、しきい値T4迄の積算度数が(x1+x2+
x3+x4)となる。従って、1フレーム期間の発生情報量
(合計ビット数)は、次式で示すものとなる。
値T1迄の積算度数がx1となり、しきい値T2迄の積算度数
が(x1+x2)となり、しきい値T3迄の積算度数が(x1+
x2+x3)となり、しきい値T4迄の積算度数が(x1+x2+
x3+x4)となる。従って、1フレーム期間の発生情報量
(合計ビット数)は、次式で示すものとなる。
4(x1−0)+3〔(x1+x2)−x1〕 +2〔(x1+x2+x3)−(x1+x2)〕 +1〔(x1+x2+x3+x4)−(x1+x2+x3)〕 =4x1+3x2+2x3+x4 上述の発生情報量が目標値を超えないように、しきい
値T1〜T4が設定される。しきい値を変えて、最適なしき
い値を求める場合、しきい値に応じて上記のx1〜x4の値
が変えられ、各しきい値のセット毎に発生情報量の算出
がなされる。従って、一旦、積算型の度数分布表を作成
しておけば、発生情報量の算出が迅速に行うことができ
る。
値T1〜T4が設定される。しきい値を変えて、最適なしき
い値を求める場合、しきい値に応じて上記のx1〜x4の値
が変えられ、各しきい値のセット毎に発生情報量の算出
がなされる。従って、一旦、積算型の度数分布表を作成
しておけば、発生情報量の算出が迅速に行うことができ
る。
上述のように、レベル方向の例えば4個のしきい値を
変えて、伝送データのレートを目標値に収束させる方式
は、量子化雑音等の歪みを低減させる面で、性能上、不
十分であった。
変えて、伝送データのレートを目標値に収束させる方式
は、量子化雑音等の歪みを低減させる面で、性能上、不
十分であった。
従って、この発明の目的は、レベル方向のしきい値を
変えるのみならず、時間方向の駒落とし処理のためのし
きい値をも、変えて、復元画質の劣化を抑えながら伝送
データのバッファリング処理を達成できる高能率符号化
装置を提供することにある。
変えるのみならず、時間方向の駒落とし処理のためのし
きい値をも、変えて、復元画質の劣化を抑えながら伝送
データのバッファリング処理を達成できる高能率符号化
装置を提供することにある。
この発明では、ディジタル画像信号の連続する複数フ
ィールドに属する領域からなるブロック内に含まれる複
数の画素データの最大値、複数の画素データの最小値及
び上記ブロック毎のダイナミックレンジを求める回路3
と、各ブロック内の複数の画素からブロックの動き量を
検出する手回路3と、ブロックごとのダイナミックレン
ジの値に対し、当該ブロックの検出された動き量を境と
して動き量の小さい領域と動き量の大きい領域に対し
て、互いに異なる度数を与え、所定の期間において、度
数を集計し、度数分布を求める回路5と、所定の動き量
以下のブロックについて、複数フィールド間の対応画素
データの平均をとり、駒落として処理を行う回路11と、
ブロック内の複数の画素データをそのブロックのダイナ
ミックレンジに応じて圧縮符号化する回路10,12と、度
数分布と伝送路の伝送容量に応じて所定の動き量及び符
号化ビット数を設定する回路6,7とが設けられている。
ィールドに属する領域からなるブロック内に含まれる複
数の画素データの最大値、複数の画素データの最小値及
び上記ブロック毎のダイナミックレンジを求める回路3
と、各ブロック内の複数の画素からブロックの動き量を
検出する手回路3と、ブロックごとのダイナミックレン
ジの値に対し、当該ブロックの検出された動き量を境と
して動き量の小さい領域と動き量の大きい領域に対し
て、互いに異なる度数を与え、所定の期間において、度
数を集計し、度数分布を求める回路5と、所定の動き量
以下のブロックについて、複数フィールド間の対応画素
データの平均をとり、駒落として処理を行う回路11と、
ブロック内の複数の画素データをそのブロックのダイナ
ミックレンジに応じて圧縮符号化する回路10,12と、度
数分布と伝送路の伝送容量に応じて所定の動き量及び符
号化ビット数を設定する回路6,7とが設けられている。
この発明では、高能率符号化を行う時に、発生情報量
が伝送路の伝送容量を超えないように、制御する高能率
符号化装置において、1枚の画像が多数の3次元ブロッ
クに分割され、各ブロックに含まれる画素データの最大
値,最小値及びダイナミックレンジが求められ、また、
時間的に異なり、且つ同一のブロックに含まれる画素デ
ータから動き量(例えば最大フレーム差ΔF)が検出さ
れる。この動き量が小さい静止ブロックでは、駒落とし
処理によって発生情報量が減少される。
が伝送路の伝送容量を超えないように、制御する高能率
符号化装置において、1枚の画像が多数の3次元ブロッ
クに分割され、各ブロックに含まれる画素データの最大
値,最小値及びダイナミックレンジが求められ、また、
時間的に異なり、且つ同一のブロックに含まれる画素デ
ータから動き量(例えば最大フレーム差ΔF)が検出さ
れる。この動き量が小さい静止ブロックでは、駒落とし
処理によって発生情報量が減少される。
発生情報量を求める場合、駒落として処理を行う関係
から、ダイナミックレンジDRのブロックの場合に、動き
量を境として、例えば(+1)及び(+2)のように、
互いに異なる度数が与えられる。即ち、動き判定の時
に、動きブロックの扱いになる範囲には、(+2)の度
数が割り当てられ、静止ブロックの扱いになる範囲に
は、(+1)の度数が割り当てられる。この度数分布
は、動き量毎に積算型の度数分布表に変換される。
から、ダイナミックレンジDRのブロックの場合に、動き
量を境として、例えば(+1)及び(+2)のように、
互いに異なる度数が与えられる。即ち、動き判定の時
に、動きブロックの扱いになる範囲には、(+2)の度
数が割り当てられ、静止ブロックの扱いになる範囲に
は、(+1)の度数が割り当てられる。この度数分布
は、動き量毎に積算型の度数分布表に変換される。
積算型の度数分布表を用いて、発生情報量が目標値を
超えないようなレベル方向のしきい値及び動きしきい値
が決定される。この動きしきい値によって駒落とし処理
がなされるかどうかが判定される。また、レベル方向の
しきい値によって、可変長の高能率符号化例えばADRCに
おける語長が制御される。そして、可変長ADRCによって
得られた符号化データが磁気テープに記録される。
超えないようなレベル方向のしきい値及び動きしきい値
が決定される。この動きしきい値によって駒落とし処理
がなされるかどうかが判定される。また、レベル方向の
しきい値によって、可変長の高能率符号化例えばADRCに
おける語長が制御される。そして、可変長ADRCによって
得られた符号化データが磁気テープに記録される。
この発明では、駒落とし処理を行うかどうかの判定の
基準となる動きしきい値をも動かしているので、レベル
方向のしきい値の変化だけでは、達成できなかった良好
なバッファリングを行うことができる。
基準となる動きしきい値をも動かしているので、レベル
方向のしきい値の変化だけでは、達成できなかった良好
なバッファリングを行うことができる。
以下、この発明の一実施例について図面を参照し、下
記の順序に従って説明する。
記の順序に従って説明する。
a.記録側の構成 b.ADRCエンコーダ c.3次元度数分布表の形成 d.3次元度数分布発生回路及びしきい値決定回路の一例 a.記録側の構成 第1図は、この発明の一実施例の記録側の構成を示
し、第1図において、1で示す入力端子には、例えば1
サンプルが8ビットに量子化されたディジタルビデオ信
号が供給される。このディジタルビデオ信号がブロック
化回路2に供給される。ブロック化回路2により、テレ
ビジョン走査の順序のデータがブロックの順序のデータ
に変換される。
し、第1図において、1で示す入力端子には、例えば1
サンプルが8ビットに量子化されたディジタルビデオ信
号が供給される。このディジタルビデオ信号がブロック
化回路2に供給される。ブロック化回路2により、テレ
ビジョン走査の順序のデータがブロックの順序のデータ
に変換される。
ブロック化回路2では、例えば(520ライン×720画
素)の1フレームの画面が第2図に示すように、(M×
N)ブロックに細分化される。1ブロックは、例えば第
3図に示すように、(4ライン×4画素)の大きさとさ
れている。また、第4図に示すように、サンプリングパ
ターンがサブサンプリングにより、フレーム間でオフセ
ットを有するものとされている。第4図において、○が
伝送される画素を示し、△が伝送されない画素を示す。
このようなサンプリングパターンは、受信側で間引かれ
た画素の補間を行う場合、静止領域で良好な補間を可能
とする。ブロック化回路2からは、B11,B12,B13・・・
・BMNのブロックの順序に変換されたディジタルビデオ
信号が発生する。
素)の1フレームの画面が第2図に示すように、(M×
N)ブロックに細分化される。1ブロックは、例えば第
3図に示すように、(4ライン×4画素)の大きさとさ
れている。また、第4図に示すように、サンプリングパ
ターンがサブサンプリングにより、フレーム間でオフセ
ットを有するものとされている。第4図において、○が
伝送される画素を示し、△が伝送されない画素を示す。
このようなサンプリングパターンは、受信側で間引かれ
た画素の補間を行う場合、静止領域で良好な補間を可能
とする。ブロック化回路2からは、B11,B12,B13・・・
・BMNのブロックの順序に変換されたディジタルビデオ
信号が発生する。
ブロック化回路2の出力信号が検出回路3及び遅延回
路4に供給される。検出回路3は、各ブロックの最大値
MAX3及び最小値MIN3を検出すると共に、ブロックの最大
フレーム差を検出する。上述のように、この例では、ブ
ロックが2フレームに各々属する領域からなるので、こ
の二つの領域の最大フレーム差ΔFが検出される。最大
フレーム差ΔFは、1ブロックを構成する二つの領域の
間で、同一位置の画素のデータ同士の差を求め、この各
画素の差の中の最大値である。
路4に供給される。検出回路3は、各ブロックの最大値
MAX3及び最小値MIN3を検出すると共に、ブロックの最大
フレーム差を検出する。上述のように、この例では、ブ
ロックが2フレームに各々属する領域からなるので、こ
の二つの領域の最大フレーム差ΔFが検出される。最大
フレーム差ΔFは、1ブロックを構成する二つの領域の
間で、同一位置の画素のデータ同士の差を求め、この各
画素の差の中の最大値である。
検出回路3からの最大値MAX3,最小値MIN3,最大フレー
ム差ΔFが3次元度数分布発生回路5に供給される。こ
の3次元度数分布発生回路5は、後述するように、最大
フレーム差ΔFをパラメータとしてダイナミックレンジ
DRの発生度数を算出し、このダイナミックレンジDRの発
生度数を積算型の度数分布に変換するものである。
ム差ΔFが3次元度数分布発生回路5に供給される。こ
の3次元度数分布発生回路5は、後述するように、最大
フレーム差ΔFをパラメータとしてダイナミックレンジ
DRの発生度数を算出し、このダイナミックレンジDRの発
生度数を積算型の度数分布に変換するものである。
積算型の度数分布表を使用して、しきい値決定回路6
が最適なしきい値T1〜T4及び動きしきい値MTHを決定す
る。最適なしきい値とは、伝送データの1フレーム当た
りの合計ビット数が伝送路の伝送容量を超えないよう
に、符号化を行うしきい値を意味する。この最適なしき
い値は、動きしきい値MTHをパラメータとして求まる。
しきい値決定回路6と関連して、ROM7が設けられてい
る。このROM7には、最適なしきい値を求めるためのプロ
グラムが格納されている。
が最適なしきい値T1〜T4及び動きしきい値MTHを決定す
る。最適なしきい値とは、伝送データの1フレーム当た
りの合計ビット数が伝送路の伝送容量を超えないよう
に、符号化を行うしきい値を意味する。この最適なしき
い値は、動きしきい値MTHをパラメータとして求まる。
しきい値決定回路6と関連して、ROM7が設けられてい
る。このROM7には、最適なしきい値を求めるためのプロ
グラムが格納されている。
遅延回路4を介された画素データPDは、フレーム差検
出回路8に供給される。このフレーム差検出回路8は、
前述の検出回路3と同様にして、最大フレーム差ΔFを
検出する。フレーム差検出回路8からの最大フレーム差
ΔF及び画素データPDが動き判定回路9に供給される。
この動き判定回路9は、しきい値決定回路6からの動き
しきい値MTHと最大フレーム差ΔFとを比較し、処理し
ようとするブロックが動きブロックか、又は静止ブロッ
クかを判定する。
出回路8に供給される。このフレーム差検出回路8は、
前述の検出回路3と同様にして、最大フレーム差ΔFを
検出する。フレーム差検出回路8からの最大フレーム差
ΔF及び画素データPDが動き判定回路9に供給される。
この動き判定回路9は、しきい値決定回路6からの動き
しきい値MTHと最大フレーム差ΔFとを比較し、処理し
ようとするブロックが動きブロックか、又は静止ブロッ
クかを判定する。
(最大フレーム差ΔF>動きしきい値MTH)の関係に
あるブロックが動きブロックと判定され、(最大フレー
ム差ΔF≦動きしきい値MTH)の関係にあるブロックが
静止ブロックと判定される。動きブロックの画素データ
は、3次元ADRCエンコーダ10に供給される。また、静止
ブロックの画素データは、平均化回路11に供給される。
この平均化回路11は、1ブロックに含まれる二つの領域
の同一位置の画素のデータ同士を加算してから1/2にし
て、元の1ブロックの画素数の1/2の画素数のブロック
を形成する。このような処理は、駒落とし処理と称され
る。平均化回路11の出力信号が2次元ADRエンコーダ12
に供給される。これらのエンコーダ10及び12には、しき
い値決定回路6からしきい値T1〜T4が供給されている。
あるブロックが動きブロックと判定され、(最大フレー
ム差ΔF≦動きしきい値MTH)の関係にあるブロックが
静止ブロックと判定される。動きブロックの画素データ
は、3次元ADRCエンコーダ10に供給される。また、静止
ブロックの画素データは、平均化回路11に供給される。
この平均化回路11は、1ブロックに含まれる二つの領域
の同一位置の画素のデータ同士を加算してから1/2にし
て、元の1ブロックの画素数の1/2の画素数のブロック
を形成する。このような処理は、駒落とし処理と称され
る。平均化回路11の出力信号が2次元ADRエンコーダ12
に供給される。これらのエンコーダ10及び12には、しき
い値決定回路6からしきい値T1〜T4が供給されている。
3次元ADRCエンコーダ10では、(4ライン×4画素+
2フレーム)の計32個の画素データの中の最大値MAX3,
最小値MIN3が検出され、(MAX3−MIN3=DR3)によりダ
イナミックレンジDR3が求められる。このブロックのダ
イナミックレンジDR3としきい値との関係から、コード
信号DT3のビット数が定まる。即ち、(MAX3≧DR3≧T1)
のブロックでは、4ビットのコード信号が形成され、
(T1+1≧DR3≧T2)のブロックでは、3ビットのコー
ド信号が形成され、(T2+1≧DR3≧T3)のブロックで
は、2ビットのコード信号が形成され、(T3+1≧DR3
≧T4)のブロックでは、1ビットのコード信号が形成さ
れ、(T4+1≧DR3≧MIN3)のブロックでは、0ビッ
ト、即ち、コード信号が伝送されない。
2フレーム)の計32個の画素データの中の最大値MAX3,
最小値MIN3が検出され、(MAX3−MIN3=DR3)によりダ
イナミックレンジDR3が求められる。このブロックのダ
イナミックレンジDR3としきい値との関係から、コード
信号DT3のビット数が定まる。即ち、(MAX3≧DR3≧T1)
のブロックでは、4ビットのコード信号が形成され、
(T1+1≧DR3≧T2)のブロックでは、3ビットのコー
ド信号が形成され、(T2+1≧DR3≧T3)のブロックで
は、2ビットのコード信号が形成され、(T3+1≧DR3
≧T4)のブロックでは、1ビットのコード信号が形成さ
れ、(T4+1≧DR3≧MIN3)のブロックでは、0ビッ
ト、即ち、コード信号が伝送されない。
例えば4ビット量子化の符号化の場合には、検出され
たダイナミックレンジDR3が16(=24)分割され、画素
データの各々の最小値MIN3を除去した後のデータのレベ
ルが属する範囲に対応した4ビットのコード信号DT3が
発生される。
たダイナミックレンジDR3が16(=24)分割され、画素
データの各々の最小値MIN3を除去した後のデータのレベ
ルが属する範囲に対応した4ビットのコード信号DT3が
発生される。
2次元ADRCエンコーダ12は、上述の3次元ADRCエンコ
ーダ10と同様の動作により、最大値MAX2,最小値MIN2,ダ
イナミックレンジDR2の検出がされ、コード信号DT2が形
成される。但し、符号化の対象となるのは、前段の平均
化回路11により、画素数が1/2とされたデータである。
ーダ10と同様の動作により、最大値MAX2,最小値MIN2,ダ
イナミックレンジDR2の検出がされ、コード信号DT2が形
成される。但し、符号化の対象となるのは、前段の平均
化回路11により、画素数が1/2とされたデータである。
3次元ADRCエンコーダ10の出力信号(DR3,MIN3,DT3)
と2次元ADRCエンコーダ12の出力信号(DR2,MIN2,DT2)
がセレクタ13に供給される。セレクタ13は、動き判定回
路9からの判定信号SJにより制御される。即ち、動きブ
ロックの場合には、3次元ADRCエンコーダ10の出力信号
をセレクタ13が選択し、静止ブロックの場合には、2次
元ADRCエンコーダ12の出力信号をセレクタ13が選択す
る。このセレクタ13の出力信号がフレーム化回路14に供
給される。
と2次元ADRCエンコーダ12の出力信号(DR2,MIN2,DT2)
がセレクタ13に供給される。セレクタ13は、動き判定回
路9からの判定信号SJにより制御される。即ち、動きブ
ロックの場合には、3次元ADRCエンコーダ10の出力信号
をセレクタ13が選択し、静止ブロックの場合には、2次
元ADRCエンコーダ12の出力信号をセレクタ13が選択す
る。このセレクタ13の出力信号がフレーム化回路14に供
給される。
フレーム化回路14には、セレクタ13の出力信号の他
に、しきい値セットを指定するしきい値コードPiと判定
コードSJが供給される。しきい値コードPiは、1フレー
ム単位で変化するもので、判定コードSJは、1ブロック
単位で変化する。フレーム化回路14は、入力信号をフレ
ーム構造の記録データに変換する。フレーム化回路14で
は、必要に応じて、エラー訂正符号の符号化の処理がな
される。フレーム化回路14の出力端子15に得られた記録
データが図示せずも、記録アンプ、回転トランス等を介
して回転ヘッドに供給され、磁気テープに記録される。
に、しきい値セットを指定するしきい値コードPiと判定
コードSJが供給される。しきい値コードPiは、1フレー
ム単位で変化するもので、判定コードSJは、1ブロック
単位で変化する。フレーム化回路14は、入力信号をフレ
ーム構造の記録データに変換する。フレーム化回路14で
は、必要に応じて、エラー訂正符号の符号化の処理がな
される。フレーム化回路14の出力端子15に得られた記録
データが図示せずも、記録アンプ、回転トランス等を介
して回転ヘッドに供給され、磁気テープに記録される。
b.ADRCエンコーダ 第5図は、3次元ADRCエンコーダ10の一例の構成を示
す。第5図において、21が入力端子を示し、この入力端
子21には、最大値検出回路22,最小値検出回路23及び遅
延回路24が接続されている。最大値検出回路22により検
出された最大値MAX3が減算回路25に供給される。最小値
検出回路23により検出された最小値MIN3が減算回路25に
供給され、この減算回路25からダイナミックレンジDR3
が得られる。
す。第5図において、21が入力端子を示し、この入力端
子21には、最大値検出回路22,最小値検出回路23及び遅
延回路24が接続されている。最大値検出回路22により検
出された最大値MAX3が減算回路25に供給される。最小値
検出回路23により検出された最小値MIN3が減算回路25に
供給され、この減算回路25からダイナミックレンジDR3
が得られる。
遅延回路24を介された画素データが減算回路26に供給
される。この減算回路26には、最小値MIN3が供給され、
減算回路26から最小値除去後の画素データPDIが発生す
る。この画素データPDIが量子化回路29に供給される。
ダイナミックレンジDR3は、出力端子30に取り出される
と共に、ROM27に供給される。ROM27には、端子28からし
きい値決定回路6で発生したしきい値コードPiが供給さ
れている。このROM27からは、量子化ステップΔ及びビ
ット数を示すビット数コードNbが発生する。
される。この減算回路26には、最小値MIN3が供給され、
減算回路26から最小値除去後の画素データPDIが発生す
る。この画素データPDIが量子化回路29に供給される。
ダイナミックレンジDR3は、出力端子30に取り出される
と共に、ROM27に供給される。ROM27には、端子28からし
きい値決定回路6で発生したしきい値コードPiが供給さ
れている。このROM27からは、量子化ステップΔ及びビ
ット数を示すビット数コードNbが発生する。
量子化回路29には、量子化ステップΔが供給され、最
小値除去後のデータPDIと量子化ステップΔが乗算処理
されることにより、コード信号DT3が形成される。この
コード信号DT3が出力端子33に取り出される。これらの
出力端子30,31,32,33に発生する出力信号がフレーム化
回路14に供給される。ビット数コードNbは、フレーム化
回路14において、有効なビットを選択するのに使用され
る。
小値除去後のデータPDIと量子化ステップΔが乗算処理
されることにより、コード信号DT3が形成される。この
コード信号DT3が出力端子33に取り出される。これらの
出力端子30,31,32,33に発生する出力信号がフレーム化
回路14に供給される。ビット数コードNbは、フレーム化
回路14において、有効なビットを選択するのに使用され
る。
c.3次元度数分布表の作成 3次元度数分布発生回路5においてなされる3次元度
数分布表の作成について、第6図を参照して説明する。
第6図において、縦軸がダイナミックレンジDR3を示
し、横軸が最大フレーム差ΔFを示す。これらのダイナ
ミックレンジDR3及び最大フレーム差ΔFは、検出回路
3において検出されたものである。最大フレーム差ΔF
は、(0〜255)の範囲の値を取りうるが、第6図に示
すように、この例では、簡単化のために19以上の値は、
全て19としている。
数分布表の作成について、第6図を参照して説明する。
第6図において、縦軸がダイナミックレンジDR3を示
し、横軸が最大フレーム差ΔFを示す。これらのダイナ
ミックレンジDR3及び最大フレーム差ΔFは、検出回路
3において検出されたものである。最大フレーム差ΔF
は、(0〜255)の範囲の値を取りうるが、第6図に示
すように、この例では、簡単化のために19以上の値は、
全て19としている。
各ブロック毎に、ダイナミックレンジDR3で指定され
る領域の中で、(0〜ΔF)の範囲が度数の値として
(+2)とされ、(ΔF+1〜19)の範囲が度数として
(+1)とされる。この(+2)及び(+1)の値は、
静止ブロックが動きブロックに対して、発生情報量が1/
2になることに対応している。この処理が例えば1画面
分のブロックに関してなされる。最大フレーム差ΔFよ
り小さい動きしきい値MTHが与えられた時には、動きブ
ロックの扱いになるので、(0〜ΔF)の範囲に(+
2)の度数が割り当てられる。また、最大フレーム差Δ
Fより大きい動きしきい値MTHが与えられた時には、静
止ブロックの扱いになり、駒落とし処理がされるので、
(ΔF+1〜19)の範囲に(+1)の度数が割り当てら
れる。例えば第6図Aに示すブロックの次のブロックが
同一のダイナミックレンジDR3を有しており、異なる最
大フレーム差ΔFを有している場合には、第6図Aの分
布表から第6図Bに示す分布表に変化する。
る領域の中で、(0〜ΔF)の範囲が度数の値として
(+2)とされ、(ΔF+1〜19)の範囲が度数として
(+1)とされる。この(+2)及び(+1)の値は、
静止ブロックが動きブロックに対して、発生情報量が1/
2になることに対応している。この処理が例えば1画面
分のブロックに関してなされる。最大フレーム差ΔFよ
り小さい動きしきい値MTHが与えられた時には、動きブ
ロックの扱いになるので、(0〜ΔF)の範囲に(+
2)の度数が割り当てられる。また、最大フレーム差Δ
Fより大きい動きしきい値MTHが与えられた時には、静
止ブロックの扱いになり、駒落とし処理がされるので、
(ΔF+1〜19)の範囲に(+1)の度数が割り当てら
れる。例えば第6図Aに示すブロックの次のブロックが
同一のダイナミックレンジDR3を有しており、異なる最
大フレーム差ΔFを有している場合には、第6図Aの分
布表から第6図Bに示す分布表に変化する。
全画面に渡って集計された度数表は、最大フレーム差
ΔFの値毎にダイナミックレンジDR3の255から0に向か
って積算することにより、積算型の度数分布表に変換さ
れる。積算型へ変換するのは、発生情報量を直ぐに求め
ることを容易とするためである。第7図は、このように
して各最大フレーム差に関して求められた積算型の度数
分布表をグラフとして示すものである。
ΔFの値毎にダイナミックレンジDR3の255から0に向か
って積算することにより、積算型の度数分布表に変換さ
れる。積算型へ変換するのは、発生情報量を直ぐに求め
ることを容易とするためである。第7図は、このように
して各最大フレーム差に関して求められた積算型の度数
分布表をグラフとして示すものである。
しきい値決定回路6は、積算型の度数分布表を用いて
最適なしきい値のセット及び動きしきい値MTHを決定す
る。この決定の方法としては、動きしきい値MTHとし
て、復元画像にジャーキネスが発生しない程度の初期値
を与えることにより、最大フレーム差ΔFが所定の積算
型度数分布表を選択し、この分布表において、しきい値
を動かすことにより、発生情報量(合計ビット数)が目
標値を超えないしきい値セットを決定する。若し、目標
値に追い込めない場合には、動きしきい値MTHを動かし
て、再び、目標値を超えないしきい値セットが探され
る。このしきい値セットを決定する処理がROM7に格納さ
れているプログラムに従ってなされる。
最適なしきい値のセット及び動きしきい値MTHを決定す
る。この決定の方法としては、動きしきい値MTHとし
て、復元画像にジャーキネスが発生しない程度の初期値
を与えることにより、最大フレーム差ΔFが所定の積算
型度数分布表を選択し、この分布表において、しきい値
を動かすことにより、発生情報量(合計ビット数)が目
標値を超えないしきい値セットを決定する。若し、目標
値に追い込めない場合には、動きしきい値MTHを動かし
て、再び、目標値を超えないしきい値セットが探され
る。このしきい値セットを決定する処理がROM7に格納さ
れているプログラムに従ってなされる。
d.3次元度数分布発生回路及びしきい値決定回路の一例 3次元度数分布発生回路5及びしきい値決定回路6
は、一例として、第8図に示す構成とされている。第8
図において、41で示す入力端子から最大値MAX3がアドレ
スコントローラ43に供給され、42で示す入力端子から最
小値MIN3がアドレスコントローラ43に供給される。アド
レスコントローラ43は、RAM44に対する水平方向(上
位)及び垂直方向(下位)のアドレスを発生する。この
RAM44は、垂直方向に(0〜255)のアドレスを有し、水
平方向に(0〜19)のアドレスを有し、初期状態では、
記憶内容が全てクリアされる。
は、一例として、第8図に示す構成とされている。第8
図において、41で示す入力端子から最大値MAX3がアドレ
スコントローラ43に供給され、42で示す入力端子から最
小値MIN3がアドレスコントローラ43に供給される。アド
レスコントローラ43は、RAM44に対する水平方向(上
位)及び垂直方向(下位)のアドレスを発生する。この
RAM44は、垂直方向に(0〜255)のアドレスを有し、水
平方向に(0〜19)のアドレスを有し、初期状態では、
記憶内容が全てクリアされる。
RAM44から読み出されたデータが出力機能を持つレジ
スタ53を介して加算回路45に供給され、加算回路45の出
力データがレジスタ46,47を介してRAM44に供給される。
RAM44には、ダイナミックレンジDR3及び最大フレーム差
ΔFに応じたアドレスが供給されることにより、度数分
布表が貯えられる。つまり、RAM44の出力データがレジ
スタ53を介して加算回路45に供給され、この加算回路45
の出力データがレジスタ46,47を介してRAM44の同一アド
レスに書き込まれる。
スタ53を介して加算回路45に供給され、加算回路45の出
力データがレジスタ46,47を介してRAM44に供給される。
RAM44には、ダイナミックレンジDR3及び最大フレーム差
ΔFに応じたアドレスが供給されることにより、度数分
布表が貯えられる。つまり、RAM44の出力データがレジ
スタ53を介して加算回路45に供給され、この加算回路45
の出力データがレジスタ46,47を介してRAM44の同一アド
レスに書き込まれる。
加算回路45には、レジスタ48を介してROM49の出力デ
ータが供給される。ROM49には、積算カウンタ50の出力
信号と端子51からの最大フレーム差ΔFとが供給されて
いる。このROM49は、(0〜ΔF)迄の範囲で(+2)
の値を出力し、(ΔF+1〜19)迄の範囲で(+1)の
値を出力する。上記のレジスタ53と加算回路45とレジス
タ46,47とROM49等により、RAM44に1画面分の度数分布
表(第6図参照)が形成される。
ータが供給される。ROM49には、積算カウンタ50の出力
信号と端子51からの最大フレーム差ΔFとが供給されて
いる。このROM49は、(0〜ΔF)迄の範囲で(+2)
の値を出力し、(ΔF+1〜19)迄の範囲で(+1)の
値を出力する。上記のレジスタ53と加算回路45とレジス
タ46,47とROM49等により、RAM44に1画面分の度数分布
表(第6図参照)が形成される。
次に、レジスタ52,53が出力可能状態とされ、レジス
タ48が出力不可能状態とされ、積算型の度数分布表の作
成がなされる。RAM44には、最大フレーム差ΔFの0か
らスタートして19までインクリメントする水平方向アド
レス(上位アドレス)と最大フレーム差ΔFの各値にお
いて255から(−1)づつディクリメントする垂直方向
アドレス(下位アドレス)とが供給される。
タ48が出力不可能状態とされ、積算型の度数分布表の作
成がなされる。RAM44には、最大フレーム差ΔFの0か
らスタートして19までインクリメントする水平方向アド
レス(上位アドレス)と最大フレーム差ΔFの各値にお
いて255から(−1)づつディクリメントする垂直方向
アドレス(下位アドレス)とが供給される。
このアドレスにより、RAM44から読み出されたデータ
が加算回路45において、レジスタ52に貯えられている以
前のデータと加算される。RAM44には、加算回路45の出
力データが読み出しアドレスと同一アドレスに書き込ま
れるので、アドレスが255から0迄ディクリメントした
時点で、RAM44には、積算型の度数分布表が貯えられ
る。
が加算回路45において、レジスタ52に貯えられている以
前のデータと加算される。RAM44には、加算回路45の出
力データが読み出しアドレスと同一アドレスに書き込ま
れるので、アドレスが255から0迄ディクリメントした
時点で、RAM44には、積算型の度数分布表が貯えられ
る。
そして、発生情報量の算出を行うために、アドレスコ
ントローラ43からレベル方向のしきい値T1〜T4が下位の
アドレス信号としてRAM44に順次供給される。上位のア
ドレス信号は、最大フレーム差ΔFで定まる。しきい値
T1が供給されると、度数x1がRAM44から読み出され、加
算回路55に供給される。加算回路55の出力信号がレジス
タ56を介して加算回路55に帰還されると共に、比較回路
57に供給される。
ントローラ43からレベル方向のしきい値T1〜T4が下位の
アドレス信号としてRAM44に順次供給される。上位のア
ドレス信号は、最大フレーム差ΔFで定まる。しきい値
T1が供給されると、度数x1がRAM44から読み出され、加
算回路55に供給される。加算回路55の出力信号がレジス
タ56を介して加算回路55に帰還されると共に、比較回路
57に供給される。
しきい値T1に続いてしきい値T2がRAM44に供給され、R
AM44から(x1+x2)が読み出される。加算回路55では、
レジスタ56に貯えられていたx1と加算され、加算出力が
レジスタ56に格納される。次に、しきい値T3がRAM44に
供給されると、RAM44から(x1+x2+x3)が読み出さ
れ、加算回路55でレジスタ56に貯えられている(2x1+x
2)と加算される。更に、しきい値T4がRAM44に供給さ
れ、同様にして加算回路55でRAM44の読み出し出力とレ
ジスタ56の出力とが加算される。従って、加算回路55の
出力は、 4x1+3x2+2x3+1x4 となる。この加算回路55の出力は、しきい値T1〜T4と対
応する発生情報量に他ならない。
AM44から(x1+x2)が読み出される。加算回路55では、
レジスタ56に貯えられていたx1と加算され、加算出力が
レジスタ56に格納される。次に、しきい値T3がRAM44に
供給されると、RAM44から(x1+x2+x3)が読み出さ
れ、加算回路55でレジスタ56に貯えられている(2x1+x
2)と加算される。更に、しきい値T4がRAM44に供給さ
れ、同様にして加算回路55でRAM44の読み出し出力とレ
ジスタ56の出力とが加算される。従って、加算回路55の
出力は、 4x1+3x2+2x3+1x4 となる。この加算回路55の出力は、しきい値T1〜T4と対
応する発生情報量に他ならない。
比較回路57は、上記の発生情報量が基準値(目標値)
を超える時に“0"となり、基準値を発生情報量が超えな
い時に“1"となる比較出力信号を発生する。この比較出
力信号がアドレスコントローラ43に供給される。アドレ
スコントローラ43は、比較出力が“1"になると、しきい
値の更新を停止し、その時のしきい値を示すしきい値コ
ードPiを出力端子54に発生する。
を超える時に“0"となり、基準値を発生情報量が超えな
い時に“1"となる比較出力信号を発生する。この比較出
力信号がアドレスコントローラ43に供給される。アドレ
スコントローラ43は、比較出力が“1"になると、しきい
値の更新を停止し、その時のしきい値を示すしきい値コ
ードPiを出力端子54に発生する。
上述の度数分布表を積算型に変換する処理及び最適な
しきい値を決定する処理は、垂直ブランキング期間にお
いて行うことができる。
しきい値を決定する処理は、垂直ブランキング期間にお
いて行うことができる。
第9図は、アドレスコントローラ43の一例の構成を示
す。第9図において、61及び62で各々示す入力端子に最
大値MAX3、最小値MIN3が供給され、減算回路63により、
ダイナミックレンジDR3が算出される。このダイナミッ
クレンジDR3が出力制御機能を持つレジスタ64を介して
出力端子65に取り出される。この出力端子65に発生する
アドレスは、RAM44の垂直方向(下位)アドレスであ
る。
す。第9図において、61及び62で各々示す入力端子に最
大値MAX3、最小値MIN3が供給され、減算回路63により、
ダイナミックレンジDR3が算出される。このダイナミッ
クレンジDR3が出力制御機能を持つレジスタ64を介して
出力端子65に取り出される。この出力端子65に発生する
アドレスは、RAM44の垂直方向(下位)アドレスであ
る。
また、積算カウンタ66の出力信号が出力制御機能を持
つレジスタ67を介して出力端子65にアドレス信号として
取り出される。
つレジスタ67を介して出力端子65にアドレス信号として
取り出される。
更に、68,69,70,71は、各々ROMを示し、ROM68には、
例えば11通りのしきい値T1が格納されており、他のROM6
9,70,71には、同様に11通りのしきい値T2,T3,T4が格納
されている。ROM68〜71には、アドレス発生回路76で発
生したしきい値コードPiがアドレスとして供給される。
例えば11通りのしきい値T1が格納されており、他のROM6
9,70,71には、同様に11通りのしきい値T2,T3,T4が格納
されている。ROM68〜71には、アドレス発生回路76で発
生したしきい値コードPiがアドレスとして供給される。
このアドレス発生回路76には、端子77から比較回路57
の出力信号が供給され、比較出力が“0"期間では、所定
周期で変化するアドレスがROM68〜71に供給される。ROM
68〜71からは、発生情報量が基準値以下になる迄、即
ち、比較出力信号が“1"になる迄、しきい値が順次読み
出される。ROM68〜71の各々から読み出されたしきい値
は、出力制御機能を持つレジスタ72,73,74,75を各々介
して出力端子65に取り出される。このレジスタ72〜75に
より、しきい値が順番に出力される。
の出力信号が供給され、比較出力が“0"期間では、所定
周期で変化するアドレスがROM68〜71に供給される。ROM
68〜71からは、発生情報量が基準値以下になる迄、即
ち、比較出力信号が“1"になる迄、しきい値が順次読み
出される。ROM68〜71の各々から読み出されたしきい値
は、出力制御機能を持つレジスタ72,73,74,75を各々介
して出力端子65に取り出される。このレジスタ72〜75に
より、しきい値が順番に出力される。
アドレス発生回路76において、発生した最適なしきい
値を指定するためのしきい値コードPiは、出力端子78に
取り出される。このしきい値コードPiがADRC符号化のた
めに使用されると共に、伝送される。
値を指定するためのしきい値コードPiは、出力端子78に
取り出される。このしきい値コードPiがADRC符号化のた
めに使用されると共に、伝送される。
RAM44の水平方向(上位)のアドレスは、出力端子83
に発生する。上述の出力端子65に発生するアドレスは、
ダイナミックレンジDR3に関するアドレスであるのに対
して、出力端子83に発生するアドレスは、最大フレーム
差ΔFに関するアドレスである。
に発生する。上述の出力端子65に発生するアドレスは、
ダイナミックレンジDR3に関するアドレスであるのに対
して、出力端子83に発生するアドレスは、最大フレーム
差ΔFに関するアドレスである。
81は、積算カウンタを示し、この積算カウンタ81は、
第8図における積算カウンタ50と同期している。積算カ
ウンタ81により形成されたアドレスが出力制御機能を持
つレジスタ82を介して出力端子83に取り出される。積算
カウンタ81は、度数分布表を形成する時のアドレスを発
生する。
第8図における積算カウンタ50と同期している。積算カ
ウンタ81により形成されたアドレスが出力制御機能を持
つレジスタ82を介して出力端子83に取り出される。積算
カウンタ81は、度数分布表を形成する時のアドレスを発
生する。
また、ROM84が設けられ、ROM84の出力が出力制御機能
を持つレジスタ85を介して出力端子83に取り出される。
このROM84には、アドレス発生回路76の出力信号が供給
されており、積算型の度数分布表を形成する時に、ROM8
4の出力信号が用いられる。
を持つレジスタ85を介して出力端子83に取り出される。
このROM84には、アドレス発生回路76の出力信号が供給
されており、積算型の度数分布表を形成する時に、ROM8
4の出力信号が用いられる。
以上の第8図及び第9図に示す構成により、3次元度
数分布表が形成され、この度数分布表が積算型のものに
変換され、更に、最適なしきい値の決定がなされる。ま
た、アドレスコントローラ43からは、図示せずも、最適
なしきい値を決定する時の動きしきい値MTHが発生さ
れ、この動きしきい値MTHが動き判定回路9に供給され
る。
数分布表が形成され、この度数分布表が積算型のものに
変換され、更に、最適なしきい値の決定がなされる。ま
た、アドレスコントローラ43からは、図示せずも、最適
なしきい値を決定する時の動きしきい値MTHが発生さ
れ、この動きしきい値MTHが動き判定回路9に供給され
る。
なお、第1図においては、検出回路3と別にフレーム
差検出回路8を設けているが、検出回路3で得られた最
大フレーム差ΔFを記憶しておき、この最大フレーム差
を用いて、動き判定を行うようにしても良い。また、3
次元ADRCエンコーダ10と2次元ADRCエンコーダ12とは、
共通の回路構成とすることが出来る。
差検出回路8を設けているが、検出回路3で得られた最
大フレーム差ΔFを記憶しておき、この最大フレーム差
を用いて、動き判定を行うようにしても良い。また、3
次元ADRCエンコーダ10と2次元ADRCエンコーダ12とは、
共通の回路構成とすることが出来る。
この発明は、3次元ブロックの可変長ADRCのような高
能率符号化装置において、静止領域では、駒落とし処理
により、伝送情報量が圧縮されることを考慮して、発生
情報量を目標値より小さいものに抑える場合に、ダイナ
ミックレンジDRのみならず、動きしきい値をも導入して
いる。従って、動きしきい値を動かすことで、静止ブロ
ックとして扱われる領域が増え、その分、レベル方向の
しきい値を厳しくしなくても良い。この発明によれば、
復元画像の量子化雑音を低減できる。
能率符号化装置において、静止領域では、駒落とし処理
により、伝送情報量が圧縮されることを考慮して、発生
情報量を目標値より小さいものに抑える場合に、ダイナ
ミックレンジDRのみならず、動きしきい値をも導入して
いる。従って、動きしきい値を動かすことで、静止ブロ
ックとして扱われる領域が増え、その分、レベル方向の
しきい値を厳しくしなくても良い。この発明によれば、
復元画像の量子化雑音を低減できる。
第1図はこの発明の一実施例の記録側の構成を示すブロ
ック図、第2図,第3図及び第4図はブロックの構成の
説明のための略線図、第5図はADRCエンコーダの一例の
ブロック図、第6図及び第7図は度数分布表の説明のた
めの略線図、第8図は3次元度数分布発生回路及びしき
い値決定回路の一例のブロック図、第9図は第8図の一
部であるアドレスコントローラの一例のブロック図、第
10図は先に提案されているバッファリング回路の説明の
ための略線図である。 図面における主要な符号の説明 1:ディジタルビデオ信号の入力端子,2:ブロック化回
路、3:検出回路、5:3次元度数分布発生回路、6:しきい
値決定回路、8:フレーム差検出回路、9:動き判定回路、
10:3次元ADRCエンコーダ、11:平均化回路、12:2次元ADR
Cエンコーダ。
ック図、第2図,第3図及び第4図はブロックの構成の
説明のための略線図、第5図はADRCエンコーダの一例の
ブロック図、第6図及び第7図は度数分布表の説明のた
めの略線図、第8図は3次元度数分布発生回路及びしき
い値決定回路の一例のブロック図、第9図は第8図の一
部であるアドレスコントローラの一例のブロック図、第
10図は先に提案されているバッファリング回路の説明の
ための略線図である。 図面における主要な符号の説明 1:ディジタルビデオ信号の入力端子,2:ブロック化回
路、3:検出回路、5:3次元度数分布発生回路、6:しきい
値決定回路、8:フレーム差検出回路、9:動き判定回路、
10:3次元ADRCエンコーダ、11:平均化回路、12:2次元ADR
Cエンコーダ。
Claims (1)
- 【請求項1】ディジタル画像信号の連続する複数フィー
ルドに属する領域からなるブロック内に含まれる複数の
画素データの最大値、上記複数の画素データの最小値及
び上記ブロック毎のダイナミックレンジを求める手段
と、 各ブロック内の複数の画素からブロックの動き量を検出
する手段と、 上記ブロックごとのダイナミックレンジの値に対し、当
該ブロックの検出された動き量を境として動き量の小さ
い領域と動き量の大きい領域に対して、互いに異なる度
数を与え、所定の期間において、上記度数を集計し、度
数分布を求める手段と、 所定の動き量以下のブロックについて、複数フィールド
間の対応画素データの平均をとり、駒落とし処理を行う
手段と、 上記ブロック内の複数の画素データをそのブロックのダ
イナミックレンジに応じて圧縮符号化する手段と、 上記度数分布と伝送路の伝送容量に応じて上記所定の動
き量及び符号化ビット数を設定する手段と を有することを特徴とする高能率符号化装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13392487A JP2508439B2 (ja) | 1987-05-29 | 1987-05-29 | 高能率符号化装置 |
CA 567079 CA1288507C (en) | 1987-05-29 | 1988-05-18 | High efficiency coding apparatus |
US07/195,271 US4845560A (en) | 1987-05-29 | 1988-05-18 | High efficiency coding apparatus |
EP88304747A EP0293189B1 (en) | 1987-05-29 | 1988-05-25 | High efficiency coding apparatus |
AT88304747T ATE108594T1 (de) | 1987-05-29 | 1988-05-25 | Kodiergerät mit hoher wirksamkeit. |
DE3850614T DE3850614T2 (de) | 1987-05-29 | 1988-05-25 | Kodiergerät mit hoher Wirksamkeit. |
KR1019880006314A KR960005750B1 (ko) | 1987-05-29 | 1988-05-28 | 고 능률 부호화 장치 |
AU16777/88A AU599799B2 (en) | 1987-05-29 | 1988-05-30 | High efficiency coding apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13392487A JP2508439B2 (ja) | 1987-05-29 | 1987-05-29 | 高能率符号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63299587A JPS63299587A (ja) | 1988-12-07 |
JP2508439B2 true JP2508439B2 (ja) | 1996-06-19 |
Family
ID=15116269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13392487A Expired - Fee Related JP2508439B2 (ja) | 1987-05-29 | 1987-05-29 | 高能率符号化装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4845560A (ja) |
EP (1) | EP0293189B1 (ja) |
JP (1) | JP2508439B2 (ja) |
KR (1) | KR960005750B1 (ja) |
AT (1) | ATE108594T1 (ja) |
AU (1) | AU599799B2 (ja) |
CA (1) | CA1288507C (ja) |
DE (1) | DE3850614T2 (ja) |
Families Citing this family (125)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5040060A (en) * | 1987-12-01 | 1991-08-13 | Canon Kabushiki Kaisha | Image information transmission system with compression based on still-image redundancy |
US4979036A (en) * | 1988-05-31 | 1990-12-18 | U.S. Philips Corporation | Television motion detection arrangement |
FR2633468B1 (fr) * | 1988-06-24 | 1990-11-09 | France Etat | Procede de codage de donnees d'assistance a la reconstruction d'images electroniques animees sous-echantillonnees |
JP2827221B2 (ja) * | 1988-07-23 | 1998-11-25 | ソニー株式会社 | 高能率符号化装置及び高能率符号化方法 |
EP0432222A1 (en) * | 1988-08-23 | 1991-06-19 | Waldemar Dipl.-Ing. Kehler | Hierarchically range adaptive coding method for signals, especially suitable for picture analysis and codings |
JPH0271690A (ja) * | 1988-09-07 | 1990-03-12 | Canon Inc | 画像伝送システム |
JPH0671237B2 (ja) * | 1988-09-16 | 1994-09-07 | 日本ビクター株式会社 | 高能率符号化方式 |
FR2636802B1 (fr) * | 1988-09-19 | 1993-10-22 | Etat Francais Cnet | Procede de quantification a seuil variable dans un codage par transformation pour la transmission de signaux d'image |
JPH02177683A (ja) * | 1988-09-29 | 1990-07-10 | Toshiba Corp | 画素信号の相関判定および補間データ作成装置 |
CA1311063C (en) * | 1988-12-16 | 1992-12-01 | Tokumichi Murakami | Digital signal processor |
JP2900385B2 (ja) * | 1988-12-16 | 1999-06-02 | ソニー株式会社 | フレーム化回路及び方法 |
JP2817156B2 (ja) * | 1989-01-14 | 1998-10-27 | キヤノン株式会社 | 画像の動き発生検出方法 |
JPH0810936B2 (ja) * | 1989-03-31 | 1996-01-31 | 松下電器産業株式会社 | 動きベクトル検出装置 |
AU612543B2 (en) * | 1989-05-11 | 1991-07-11 | Panasonic Corporation | Moving image signal encoding apparatus and decoding apparatus |
DE69031638T2 (de) * | 1989-05-19 | 1998-03-19 | Canon Kk | System zum Übertragen von Bildinformation |
US5028996A (en) * | 1989-06-26 | 1991-07-02 | Matsushita Electric Industrial Co., Ltd. | Picture coding method |
JP2830111B2 (ja) * | 1989-07-21 | 1998-12-02 | ソニー株式会社 | 高能率符号化装置 |
US5193003A (en) * | 1989-08-15 | 1993-03-09 | Sony Corporation | Apparatus for decoding digital video data with small memory requirement |
JPH0374968A (ja) * | 1989-08-15 | 1991-03-29 | Sony Corp | 画像データの符号化装置 |
JP2827356B2 (ja) * | 1989-11-28 | 1998-11-25 | ソニー株式会社 | 画像信号伝送装置及び方法 |
JP2925214B2 (ja) * | 1990-01-24 | 1999-07-28 | キヤノン株式会社 | 画像信号記録及び再生装置 |
DE69129020D1 (de) * | 1990-03-30 | 1998-04-09 | New York Inst Techn | Verfahren und vorrichtung zur videoverarbeitung |
US5128754A (en) * | 1990-03-30 | 1992-07-07 | New York Institute Of Technology | Apparatus and method for encoding and decoding video |
JP2969867B2 (ja) * | 1990-08-31 | 1999-11-02 | ソニー株式会社 | ディジタル画像信号の高能率符号化装置 |
US5384666A (en) * | 1990-11-14 | 1995-01-24 | Sony Corporation | Digital picture signal recording apparatus in which a field interval is recorded in a plurality of tracks exhibiting a track pitch no greater than 5.5 μm by a rotary drum having a diameter no greater than 25 mm and a rotary speed no less than 150 rps |
US5416651A (en) * | 1990-10-31 | 1995-05-16 | Sony Corporation | Apparatus for magnetically recording digital data |
JP2906671B2 (ja) * | 1990-12-28 | 1999-06-21 | ソニー株式会社 | ディジタルビデオ信号の高能率符号化装置およびその方法 |
JP3278881B2 (ja) * | 1991-12-13 | 2002-04-30 | ソニー株式会社 | 画像信号生成装置 |
KR940011600B1 (ko) * | 1991-12-16 | 1994-12-22 | 삼성전자 주식회사 | 적응 변조기의 적응상수 발생방법 및 회로 |
JPH06141304A (ja) | 1992-10-28 | 1994-05-20 | Sony Corp | 演算回路 |
KR100360206B1 (ko) * | 1992-12-10 | 2003-02-11 | 소니 가부시끼 가이샤 | 화상신호변환장치 |
US5444489A (en) * | 1993-02-11 | 1995-08-22 | Georgia Tech Research Corporation | Vector quantization video encoder using hierarchical cache memory scheme |
US5592225A (en) * | 1993-09-30 | 1997-01-07 | Matsushita Electric Industrial Co., Ltd. | Device and method for controlling coding |
JPH07115646A (ja) * | 1993-10-20 | 1995-05-02 | Sony Corp | 画像処理装置 |
US6212663B1 (en) * | 1997-10-23 | 2001-04-03 | Sony Corporation | Apparatus and method for recovery of quantization codes in a lossy transmission environment |
CN1337031A (zh) | 1997-10-23 | 2002-02-20 | 索尼电子有限公司 | 用于有损耗传输环境中量化码恢复的设备和方法 |
US6282684B1 (en) | 1997-10-23 | 2001-08-28 | Sony Corporation | Apparatus and method for recovery of data in a lossy transmission environment |
US6581170B1 (en) | 1997-10-23 | 2003-06-17 | Sony Corporation | Source coding to provide for robust error recovery during transmission losses |
US6215909B1 (en) | 1997-11-17 | 2001-04-10 | Sony Electronics, Inc. | Method and system for improved digital video data processing using 4-point discrete cosine transforms |
US6137916A (en) * | 1997-11-17 | 2000-10-24 | Sony Electronics, Inc. | Method and system for improved digital video data processing using 8-point discrete cosine transforms |
US6829301B1 (en) | 1998-01-16 | 2004-12-07 | Sarnoff Corporation | Enhanced MPEG information distribution apparatus and method |
US6118820A (en) * | 1998-01-16 | 2000-09-12 | Sarnoff Corporation | Region-based information compaction as for digital images |
US6307886B1 (en) | 1998-01-20 | 2001-10-23 | International Business Machines Corp. | Dynamically determining group of picture size during encoding of video sequence |
US6560285B1 (en) * | 1998-03-30 | 2003-05-06 | Sarnoff Corporation | Region-based information compaction as for digital images |
US6363118B1 (en) | 1999-02-12 | 2002-03-26 | Sony Corporation | Apparatus and method for the recovery of compression constants in the encoded domain |
US6307560B1 (en) | 1999-02-12 | 2001-10-23 | Sony Corporation | Classified adaptive spatio-temporal format conversion method and apparatus |
US6519369B1 (en) | 1999-02-12 | 2003-02-11 | Sony Corporation | Method and apparatus for filter tap expansion |
US6307979B1 (en) | 1999-02-12 | 2001-10-23 | Sony Corporation | Classified adaptive error recovery method and apparatus |
US6170074B1 (en) | 1999-02-12 | 2001-01-02 | Sony Corporation | Source coding to provide for robust error recovery |
US6178266B1 (en) | 1999-02-12 | 2001-01-23 | Sony Corporation | Method and apparatus for the recovery of compression constants in the encoded domain |
US6535148B1 (en) | 1999-02-12 | 2003-03-18 | Sony Corporation | Method and apparatus for truncated decoding |
US6151416A (en) * | 1999-02-12 | 2000-11-21 | Sony Corporation | Method and apparatus for adaptive class tap selection according to multiple classification |
US6591398B1 (en) | 1999-02-12 | 2003-07-08 | Sony Corporation | Multiple processing system |
US6192161B1 (en) | 1999-02-12 | 2001-02-20 | Sony Corporation | Method and apparatus for adaptive filter tap selection according to a class |
US6154761A (en) * | 1999-02-12 | 2000-11-28 | Sony Corporation | Classified adaptive multiple processing system |
US7010737B2 (en) * | 1999-02-12 | 2006-03-07 | Sony Corporation | Method and apparatus for error data recovery |
US6621936B1 (en) | 1999-02-12 | 2003-09-16 | Sony Corporation | Method and apparatus for spatial class reduction |
US6697489B1 (en) | 1999-03-30 | 2004-02-24 | Sony Corporation | Method and apparatus for securing control words |
US7730300B2 (en) | 1999-03-30 | 2010-06-01 | Sony Corporation | Method and apparatus for protecting the transfer of data |
US7565546B2 (en) | 1999-03-30 | 2009-07-21 | Sony Corporation | System, method and apparatus for secure digital content transmission |
US6549672B1 (en) | 1999-06-29 | 2003-04-15 | Sony Corporation | Method and apparatus for recovery of encoded data using central value |
US6389562B1 (en) | 1999-06-29 | 2002-05-14 | Sony Corporation | Source code shuffling to provide for robust error recovery |
US6493842B1 (en) * | 1999-06-29 | 2002-12-10 | Sony Corporation | Time-varying randomization for data synchronization and implicit information transmission |
US6473876B1 (en) | 1999-06-29 | 2002-10-29 | Sony Corporation | Method and apparatus for encoding of bitstreams using rotation |
US6522785B1 (en) | 1999-09-24 | 2003-02-18 | Sony Corporation | Classified adaptive error recovery method and apparatus |
US6351494B1 (en) | 1999-09-24 | 2002-02-26 | Sony Corporation | Classified adaptive error recovery method and apparatus |
US7039614B1 (en) | 1999-11-09 | 2006-05-02 | Sony Corporation | Method for simulcrypting scrambled data to a plurality of conditional access devices |
US6539517B1 (en) | 1999-11-09 | 2003-03-25 | Sony Corporation | Data transformation for explicit transmission of control information |
US6754371B1 (en) | 1999-12-07 | 2004-06-22 | Sony Corporation | Method and apparatus for past and future motion classification |
US6483876B1 (en) | 1999-12-28 | 2002-11-19 | Sony Corporation | Methods and apparatus for reduction of prediction modes in motion estimation |
US6671319B1 (en) | 1999-12-28 | 2003-12-30 | Sony Corporation | Methods and apparatus for motion estimation using neighboring macroblocks |
US6690728B1 (en) | 1999-12-28 | 2004-02-10 | Sony Corporation | Methods and apparatus for motion estimation in compressed domain |
US7225164B1 (en) | 2000-02-15 | 2007-05-29 | Sony Corporation | Method and apparatus for implementing revocation in broadcast networks |
US7868912B2 (en) * | 2000-10-24 | 2011-01-11 | Objectvideo, Inc. | Video surveillance system employing video primitives |
US20050146605A1 (en) | 2000-10-24 | 2005-07-07 | Lipton Alan J. | Video surveillance system employing video primitives |
US9892606B2 (en) | 2001-11-15 | 2018-02-13 | Avigilon Fortress Corporation | Video surveillance system employing video primitives |
US8711217B2 (en) | 2000-10-24 | 2014-04-29 | Objectvideo, Inc. | Video surveillance system employing video primitives |
US8564661B2 (en) | 2000-10-24 | 2013-10-22 | Objectvideo, Inc. | Video analytic rule detection system and method |
AU769487B2 (en) * | 2000-12-28 | 2004-01-29 | Canon Kabushiki Kaisha | A method for video region tracking through three-dimensional space-time segmentation |
US7747853B2 (en) | 2001-06-06 | 2010-06-29 | Sony Corporation | IP delivery of secure digital content |
US7139398B2 (en) | 2001-06-06 | 2006-11-21 | Sony Corporation | Time division partial encryption |
US7895616B2 (en) | 2001-06-06 | 2011-02-22 | Sony Corporation | Reconstitution of program streams split across multiple packet identifiers |
US7350082B2 (en) | 2001-06-06 | 2008-03-25 | Sony Corporation | Upgrading of encryption |
US7218738B2 (en) | 2002-01-02 | 2007-05-15 | Sony Corporation | Encryption and content control in a digital broadcast system |
US7302059B2 (en) | 2002-01-02 | 2007-11-27 | Sony Corporation | Star pattern partial encryption |
US7233669B2 (en) | 2002-01-02 | 2007-06-19 | Sony Corporation | Selective encryption to enable multiple decryption keys |
US7155012B2 (en) | 2002-01-02 | 2006-12-26 | Sony Corporation | Slice mask and moat pattern partial encryption |
US7215770B2 (en) | 2002-01-02 | 2007-05-08 | Sony Corporation | System and method for partially encrypted multimedia stream |
US7292691B2 (en) | 2002-01-02 | 2007-11-06 | Sony Corporation | Progressive video refresh slice detection |
US7765567B2 (en) | 2002-01-02 | 2010-07-27 | Sony Corporation | Content replacement by PID mapping |
US7376233B2 (en) | 2002-01-02 | 2008-05-20 | Sony Corporation | Video slice and active region based multiple partial encryption |
US7242773B2 (en) | 2002-09-09 | 2007-07-10 | Sony Corporation | Multiple partial encryption using retuning |
US7823174B2 (en) | 2002-01-02 | 2010-10-26 | Sony Corporation | Macro-block based content replacement by PID mapping |
US7039938B2 (en) | 2002-01-02 | 2006-05-02 | Sony Corporation | Selective encryption for video on demand |
US7530084B2 (en) | 2002-05-28 | 2009-05-05 | Sony Corporation | Method and apparatus for synchronizing dynamic graphics |
US8818896B2 (en) | 2002-09-09 | 2014-08-26 | Sony Corporation | Selective encryption with coverage encryption |
US8572408B2 (en) | 2002-11-05 | 2013-10-29 | Sony Corporation | Digital rights management of a digital device |
US7724907B2 (en) | 2002-11-05 | 2010-05-25 | Sony Corporation | Mechanism for protecting the transfer of digital content |
US8667525B2 (en) | 2002-12-13 | 2014-03-04 | Sony Corporation | Targeted advertisement selection from a digital stream |
US8645988B2 (en) | 2002-12-13 | 2014-02-04 | Sony Corporation | Content personalization for digital content |
US7212681B1 (en) | 2003-01-15 | 2007-05-01 | Cisco Technology, Inc. | Extension of two-dimensional variable length coding for image compression |
US20040165586A1 (en) * | 2003-02-24 | 2004-08-26 | Read Christopher Jensen | PID filters based network routing |
US7409702B2 (en) | 2003-03-20 | 2008-08-05 | Sony Corporation | Auxiliary program association table |
US7292692B2 (en) | 2003-03-25 | 2007-11-06 | Sony Corporation | Content scrambling with minimal impact on legacy devices |
US7194137B2 (en) * | 2003-05-16 | 2007-03-20 | Cisco Technology, Inc. | Variable length coding method and apparatus for video compression |
US7286667B1 (en) | 2003-09-15 | 2007-10-23 | Sony Corporation | Decryption system |
US7853980B2 (en) | 2003-10-31 | 2010-12-14 | Sony Corporation | Bi-directional indices for trick mode video-on-demand |
US7263187B2 (en) | 2003-10-31 | 2007-08-28 | Sony Corporation | Batch mode session-based encryption of video on demand content |
US7346163B2 (en) | 2003-10-31 | 2008-03-18 | Sony Corporation | Dynamic composition of pre-encrypted video on demand content |
US7620180B2 (en) | 2003-11-03 | 2009-11-17 | Sony Corporation | Preparation of content for multiple conditional access methods in video on demand |
US7343013B2 (en) | 2003-12-16 | 2008-03-11 | Sony Corporation | Composite session-based encryption of video on demand content |
US7471840B2 (en) * | 2004-08-18 | 2008-12-30 | Cisco Technology, Inc. | Two-dimensional variable length coding of runs of zero and non-zero transform coefficients for image compression |
US7492956B2 (en) * | 2004-08-18 | 2009-02-17 | Cisco Technology, Inc. | Video coding using multi-dimensional amplitude coding and 2-D non-zero/zero cluster position coding |
US7454076B2 (en) * | 2004-06-15 | 2008-11-18 | Cisco Technology, Inc. | Hybrid variable length coding method for low bit rate video coding |
US7471841B2 (en) * | 2004-06-15 | 2008-12-30 | Cisco Technology, Inc. | Adaptive breakpoint for hybrid variable length coding |
US7454073B2 (en) * | 2004-06-15 | 2008-11-18 | Cisco Technology, Inc. | Video compression using multiple variable length coding processes for multiple classes of transform coefficient blocks |
US7499596B2 (en) * | 2004-08-18 | 2009-03-03 | Cisco Technology, Inc. | Amplitude coding for clustered transform coefficients |
US7499595B2 (en) * | 2004-08-18 | 2009-03-03 | Cisco Technology, Inc. | Joint amplitude and position coding for photographic image and video coding |
US7620258B2 (en) * | 2004-08-18 | 2009-11-17 | Cisco Technology, Inc. | Extended amplitude coding for clustered transform coefficients |
US7680349B2 (en) * | 2004-08-18 | 2010-03-16 | Cisco Technology, Inc. | Variable length coding for clustered transform coefficients in video compression |
US8041190B2 (en) | 2004-12-15 | 2011-10-18 | Sony Corporation | System and method for the creation, synchronization and delivery of alternate content |
US7895617B2 (en) | 2004-12-15 | 2011-02-22 | Sony Corporation | Content substitution editor |
US7242328B1 (en) | 2006-02-03 | 2007-07-10 | Cisco Technology, Inc. | Variable length coding for sparse coefficients |
US8185921B2 (en) | 2006-02-28 | 2012-05-22 | Sony Corporation | Parental control of displayed content using closed captioning |
US7555464B2 (en) | 2006-03-01 | 2009-06-30 | Sony Corporation | Multiple DRM management |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54114920A (en) * | 1978-02-28 | 1979-09-07 | Kokusai Denshin Denwa Co Ltd | Television signal adaptive forecasting encoding system |
JPS58197984A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | テレビジヨン信号の適応予測符号化装置 |
JPS61118085A (ja) * | 1984-11-14 | 1986-06-05 | Nec Corp | 画像信号の符号化方式およびその装置 |
CA1251555A (en) * | 1984-12-19 | 1989-03-21 | Tetsujiro Kondo | High efficiency technique for coding a digital video signal |
JP2512894B2 (ja) * | 1985-11-05 | 1996-07-03 | ソニー株式会社 | 高能率符号化/復号装置 |
JP2670259B2 (ja) * | 1985-11-29 | 1997-10-29 | ソニー株式会社 | 高能率符号化装置 |
US4745474A (en) * | 1987-04-17 | 1988-05-17 | General Electric Company | Two resolution level DPCM system |
US4780760A (en) * | 1987-06-05 | 1988-10-25 | General Electric Company | DPCM system with interframe motion indicator signal |
-
1987
- 1987-05-29 JP JP13392487A patent/JP2508439B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-18 US US07/195,271 patent/US4845560A/en not_active Expired - Lifetime
- 1988-05-18 CA CA 567079 patent/CA1288507C/en not_active Expired - Lifetime
- 1988-05-25 AT AT88304747T patent/ATE108594T1/de not_active IP Right Cessation
- 1988-05-25 DE DE3850614T patent/DE3850614T2/de not_active Expired - Lifetime
- 1988-05-25 EP EP88304747A patent/EP0293189B1/en not_active Expired - Lifetime
- 1988-05-28 KR KR1019880006314A patent/KR960005750B1/ko not_active IP Right Cessation
- 1988-05-30 AU AU16777/88A patent/AU599799B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0293189A2 (en) | 1988-11-30 |
US4845560A (en) | 1989-07-04 |
DE3850614T2 (de) | 1994-11-10 |
KR880014749A (ko) | 1988-12-24 |
AU1677788A (en) | 1988-12-01 |
JPS63299587A (ja) | 1988-12-07 |
EP0293189A3 (en) | 1990-08-16 |
DE3850614D1 (de) | 1994-08-18 |
ATE108594T1 (de) | 1994-07-15 |
EP0293189B1 (en) | 1994-07-13 |
KR960005750B1 (ko) | 1996-05-01 |
AU599799B2 (en) | 1990-07-26 |
CA1288507C (en) | 1991-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2508439B2 (ja) | 高能率符号化装置 | |
JP2540809B2 (ja) | 高能率符号化装置 | |
JP2830111B2 (ja) | 高能率符号化装置 | |
US5589884A (en) | Adaptive quantization controlled by scene change detection | |
JP2508440B2 (ja) | 高能率符号化装置 | |
JP2840678B2 (ja) | 高能率符合化装置 | |
JP3362463B2 (ja) | フレーム補間装置 | |
JP2712343B2 (ja) | 画像信号の動き検出装置 | |
JP2691421B2 (ja) | 符号化雑音除去用ポストフィルタ装置 | |
JP2827225B2 (ja) | 画像信号の情報量制御装置 | |
JP2827221B2 (ja) | 高能率符号化装置及び高能率符号化方法 | |
JP2827224B2 (ja) | 高能率符号化装置 | |
JP3170929B2 (ja) | ディジタル信号の量子化器 | |
JP2718040B2 (ja) | 高能率符号化装置 | |
JP2983994B2 (ja) | 電子スチルカメラ | |
JP3271109B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
JP3225667B2 (ja) | ディジタル信号の量子化器 | |
JP2830112B2 (ja) | 高能率符号化装置 | |
JP2508483B2 (ja) | ディジタル画像信号のバッファリング装置 | |
JP2982232B2 (ja) | ディジタル画像信号の記録・再生装置及び記録・再生方法 | |
JP2692899B2 (ja) | 画像符号化装置 | |
JP2861175B2 (ja) | 高能率符号化装置及び符号化方法 | |
JPH01162080A (ja) | ディジタルvtr | |
JP3286983B2 (ja) | 符号化装置 | |
JP2840679B2 (ja) | 高能率符号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |