JP2508440B2

JP2508440B2 - 高能率符号化装置

Info

Publication number: JP2508440B2
Application number: JP13392587A
Authority: JP
Inventors: 哲二郎近藤; 泰弘藤森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1996-06-19
Anticipated expiration: 2011-06-19
Also published as: JPS63299588A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、画像信号に適用される高能率符号化装
置、特に、ディジタルビデオ信号を磁気テープに記録す
る場合に、記録されるデータの伝送レートを伝送路と対
応した所定の値に制御するのに適用される高能率符号化
装置に関する。

〔発明の概要〕

この発明では、ダイナミックレンジに応じて語長が可
変の可変長符号化を行う時に、発生情報量が伝送路の伝
送容量を超えないように制御する高能率符号化装置にお
いて、静止ブロックに関しては、駒落とし処理がされる
ことを考慮し、各ダイナミックレンジの発生度数を求め
る場合、動き量を導入した度数分布が形成され、語長を
定めるためのレベル方向のしきい値のみならず、駒落と
し処理のための動きしきい値をも変えられて、発生情報
量の制御がなされ、量子化誤差を増加させずに、発生情
報量の制御が良好になされる。

〔従来の技術〕

本願出願人は、特願昭59−266407号明細書に記載され
ているような、２次元ブロック内に含まれる複数画素の
最大値及び最小値の差であるダイナミックレンジを求
め、このダイナミックレンジに適応した符号化を行う高
能率符号化装置を提案している。また、特願昭60−2327
89号明細書に記載されているように、複数フレームに各
々含まれる領域の画素から形成された３次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特願昭60−2688
17号明細書に記載されているように、量子化を行った時
に生じる最大歪みが一定となるように、ダイナミックレ
ンジに応じてビット数が変化する可変長符号化方法が提
案されている。

上述のダイナミックレンジに適応した高能率符号化
（ADRCと称する）は、伝送すべきデータ量を大幅に圧縮
できるので、ディジタルVTRに適用して好適である。特
に、可変長ADRCは、圧縮率を高くすることができる。し
かし、可変長ADRCは、伝送データの量が画像の内容によ
って変動するため、所定量のデータを１トラックとして
記録するディジタルVTRのような固定レートの伝送路を
使用する時には、バッファリングの処理が必要である。

可変長ADRCのバッファリングの方式として、本願出願
人は、特願昭61−257586号明細書に記載されているよう
に、積算型のダイナミックレンジ度数分布を形成し、こ
の度数分布に対して、予め用意されているしきい値のセ
ットを適用し、所定期間例えば１フレーム期間の発生デ
ータ量を求め、発生データ量が目標値を超えないよう
に、制御するものを提案している。

第９図は、上記の出願に示された積算型の度数分布グ
ラフを示す。第９図の横軸がダイナミックレンジDRであ
り、縦軸が度数である。横軸に記入されたT1〜T4がしき
い値である。このしきい値T1〜T4により、量子化ビット
数が決定される。即ち、（最大値〜T1）の範囲のダイナ
ミックレンジDRの場合には、量子化ビット数が４ビット
とされ、（T1＋１〜T2）の範囲の場合には、量子化ビッ
ト数が３ビットとされ、（T2＋１〜T3）の範囲の場合に
は、量子化ビット数が２ビットとされ、（T3＋１〜T4）
の範囲の場合には、量子化ビット数が１ビットとされ、
（T4〜最小値）の範囲の場合には、量子化ビット数が０
ビット（コード信号が伝送されない）とされる。

積算型の度数分布は、１フレーム期間内のダイナミッ
クレンジDRの度数分布を求める場合、最大値からしきい
値T1迄のダイナミックレンジDRの発生度数に対して、し
きい値（T1＋１）からしきい値T2迄の発生度数を積算す
る。次のしきい値（T2＋１）からしきい値T3迄の発生度
数も同様に積算する。以下、同様の処理を繰り返す。従
って、ダイナミックレンジDRが最小値の発生度数は、１
フレーム内に含まれるブロックの総数（Ｍ×Ｎ）と等し
くなる。

このように、積算型の度数分布を形成すると、しきい
値T1迄の積算度数がx₁となり、しきい値T2迄の積算度数
が（x₁＋x₂）となり、しきい値T3迄の積算度数が（x₁＋
x₂＋x₃）となり、しきい値T4迄の積算度数が（x₁＋x₂＋
x₃＋x₄）となる。従って、１フレーム期間の発生情報量
（合計ビット数）は、次式で示すものとなる。

4(x_１-0)+3〔(x_１+x_２)-x_１〕+2〔(x_１+x_２+x_３)-(x_１+
x_２)〕 +1〔(x_１+x_２+x_３+x_４)-(x_１+x_２+x_３)〕=4x_１+3x_２+2x
_３+x_４上述の発生情報量が目標値を超えないように、しきい
値T1〜T4が設定される。しきい値を変えて、最適なしき
い値を求める場合、しきい値に応じて上記のx₁〜x₄の値
が変えられ、各しきい値のセット毎に発生情報量の算出
がなされる。従って、一旦、積算型の度数分布表を作成
しておけば、発生情報量の算出が迅速に行うことができ
る。

〔発明が解決しようとする問題点〕

上述のように、レベル方向の例えば４個のしきい値を
変えて、伝送データのレートを目標値に収束させる方式
は、量子化雑音等の歪みを低減させる面で、性能上、不
十分であった。

従って、この発明の目的は、レベル方式のしきい値を
変えるのみならず、時間方向の駒落とし処理のためのし
きい値をも、変えて、復元画質の劣化を抑えながら伝送
データのバッファリング処理を達成できる高能率符号化
装置を提供することにある。

〔問題点を解決するための手段〕

この発明では、ディジタル画像信号の連続する複数フ
ィールドに属する領域からなるブロック内に含まれる複
数の画素データの最大値MAX3、複数の画素データの最小
値MIN3及びブロック毎の第１のダイナミックレンジDR3
を求める回路３と、各ブロックの複数の画素データのう
ち、複数フィールド間の対応画素データの平均をとる回
路16と、平均化されたブロックの複数画素データの最大
値MAX2、最大値MIN2及び第２のダイナミックレンジDR2
を求める回路16と、各ブロック内の複数の画素からブロ
ックの動き量を検出する回路３と、検出回路３で検出さ
れた動き量を境として、動き量の大きい領域には、第１
のダイナミックレンジDR3の値に対して第１の度数を与
え、動き量の小さい領域には、第２のダイナミックレン
ジDR2の値に対して第１の度数よりも小さい第２の度数
を与え、所定期間において、第１の度数及び第２の度数
を集計し、度数分布を求める回路と、所定の動き量以下
のブロックについて複数フィールド間の相対画素データ
の平均をとり、駒落とし処理を行う回路9,11と、ブロッ
ク内の複数の画素データをそのブロックのダイナミック
レンジDR3又はDR2に応じて所定のビット数で圧縮符号化
する回路10,12と、度数分布と伝送路の伝送容量に応じ
て所定の動き量及び符号化ビット数を設定する回路6,7
とが備えられている。

〔作用〕

この発明では、高能率符号化を行う時に、発生情報量
が伝送路の伝送容量を超えないように、制御する高能率
符号化装置において、１枚の画像が多数の３次元ブロッ
クに分割され、各ブロックに含まれる画素データの最大
値，最小値及びダイナミックレンジが求められ、また、
時間的に異なり、且つ同一のブロックに含まれる画素デ
ータから動き量（例えば最大フレーム差ΔＦ）が検出さ
れる。この動き量が小さい静止ブロックでは、駒落とし
処理によって発生情報量が減少される。

駒落とし処理において、平均化を行った結果のダイナ
ミックレンジDR2は、平均化を行わない場合のダイナミ
ックレンジDR3に比して低下する。このため、静止ブロ
ックの度数ブロック表での位置は、元のダイナミックレ
ンジDR3より低いレベルのダイナミックレンジDR2とな
る。このことは、発生情報量の減少を意味する。従っ
て、発生情報量を求める場合、二つのダイナミックレン
ジDR3,DR2に関する度数分布表を作成する必要がある。
ダイナミックレンジDR2のブロックの場合に、動き量と
しての最大フレーム差ΔＦに対して（ΔＦ＋１）以上に
例えば（＋１）の度数が与えられる。ダイナミックレン
ジDR3のブロックの場合には、最大フレーム差ΔＦに対
して、（０〜ΔＦ）の範囲に例えば（＋２）の度数が与
えられる。即ち、動き判定の時に、動きブロックの扱い
になる範囲には、（＋２）の度数が割り当てられ、静止
ブロックの扱いになる範囲には、（＋１）の度数が割り
当てられる。この度数分布は、動き量毎に積算型の度数
分布表に変換される。

積算型の度数分布表を用いて、発生情報量が目標値を
超えないようなレベル方向のしきい値及び動きしきい値
が決定される。この動きしきい値によって駒落とし処理
がなされるかどうかが判定される。また、レベル方向の
しきい値によって、可変長の高能率符号化例えばADRCに
おける語長が制御される。そして、可変長ADRCによって
得られた符号化データが磁気テープに記録される。

この発明では、駒落とし処理を行うかどうかの判定の
基準となる動きしきい値をも動かしているので、レベル
方向のしきい値の変化だけでは、達成できなかった良好
なバッファリングを行うことができる。また、発生情報
量を求める場合に、駒落とし処理がされる静止ブロック
と動きブロックとの間のダイナミックレンジの違いを考
慮しているので、高精度に発生情報量を求めることが可
能となる。

〔実施例〕

以下、この発明の一実施例について図面を参照し、下
記の順序に従って説明する。

a.記録側の構成 b.ADRCエンコーダ c.3次元度数分布表の形成 d.3次元度数分布発生回路及びしきい値決定回路の一例 a.記録側の構成第１図は、この発明の一実施例の記録側の構成を示
し、第１図において、１で示す入力端子には、例えば１
サンプルが８ビットに量子化されたディジタルビデオ信
号が供給される。このディジタルビデオ信号がブロック
化回路２に供給される。ブロック化回路２により、テレ
ビジョン走査の順序のデータがブロックの順序のデータ
に変換される。

ブロック化回路２では、例えば（520ライン×720画
素）の１フレームの画面が第２図に示すように、（Ｍ×
Ｎ）ブロックに細分化される。１ブロックは、例えば第
３図に示すように、（４ライン×４画素）の大きさとさ
れている。また、第４図に示すように、サンプリングパ
ターンがサブサンプリングにより、フレーム間でオフセ
ットを有するものとされている。第４図において、○が
伝送される画素を示し、△が伝送されない画素を示す。
このようなサンプリングパターンは、受信側で間引かれ
た画素の補間を行う場合、静止領域で良好な補間を可能
とする。ブロック化回路２からは、B₁₁,B₁₂,B₁₃,・・・
・B_MNのブロックの順序に変換されたディジタルビデオ
信号が発生する。

ブロック化回路２の出力信号が検出回路３、遅延回路
４及び平均化回路16に供給される。平均化回路16は、１
ブロックに含まれる二つの領域の間で互いに同一位置の
画素のデータ同士を加算してから1/2にして、元の３次
元ブロックを２次元ブロックに変換する。この平均化回
路16の出力信号が検出回路17に供給される。

検出回路３は、各ブロックの最大値MAX3及び最小値MI
N3を検出すると共に、ブロックの最大フレーム差を検出
する検出回路17は、平均化された後のブロックの最大値
MAX2、最小値MIN2を検出する。上述のように、この例で
は、ブロックが２フレームに各々属する領域からなるの
で、この二つの領域の最大フレーム差ΔＦが検出され
る。最大フレーム差ΔＦは、１ブロックを構成する二つ
の領域の間で、同一位置の画素のデータ同士の差を求
め、この各画素の差の中の最大値である。

検出回路３からの最大値MAX3,最小値MIN3,最大フレー
ム差ΔＦと検出回路17からのMAX2、MIN2とが３次元度数
分布発生回路５に供給される。この３次元度数分布発生
回路５は、後述するように、最大フレーム差ΔＦをパラ
メータとしてダイナミックレンジDR2,DR3の発生度数を
算出し、このダイナミックレンジの発生度数を積算型の
度数分布に変換するものである。

積算型の度数分布表を使用して、しきい値決定回路６
が最適なしきい値T1〜T4及び動きしきい値ＭTHを決定す
る。最適なしきい値とは、伝送データの１フレーム当た
りの合計ビット数が伝送路の伝送容量を超えないよう
に、符号化を行うしきい値を意味する。この最適なしき
い値は、動きしきい値ＭTHをパラメータとして求まる。
しきい値決定回路６と関連して、ROM7が設けられてい
る。このROM7には、最適なしきい値を求めるためのプロ
グラムが格納されている。

遅延回路４を介された画素データPDは、フレーム差検
出回路８に供給される。このフレーム差検出回路８は、
前述の検出回路３と同様にして、最大フレーム差ΔＦを
検出する。フレーム差検出回路８からの最大フレーム差
ΔＦ及び画素データPDが動き判定回路９に供給される。
この動き判定回路９は、しきい値決定回路６からの動き
しきい値ＭTHと最大フレーム差ΔＦとを比較し、処理し
ようとするブロックが動きブロックか、又は静止ブロッ
クかを判定する。

（最大フレーム差ΔＦ＞動きしきい値ＭTH）の関係に
あるブロックが動きブロックと判定され、（最大フレー
ム差ΔＦ≦動きしきい値ＭTH）の関係にあるブロックが
静止ブロックと判定される。動きブロックの画素データ
は、３次元ADRCエンコーダ10に供給される。また、静止
ブロックの画素データは、平均化回路11に供給される。
この平均化回路11は、上述の平均化回路16と同様に、１
ブロックに含まれる二つの領域の間で互いに同一位置の
画素のデータ同士を加算してから1/2にして、元の１ブ
ロックの画素数の1/2の画素数のブロックを形成する。
このような処理は、駒落とし処理と称される。平均化回
路11の出力信号が２次元ADRCエンコーダ12に供給され
る。これらのエンコーダ10及び12には、しきい値決定回
路６からしきい値T1〜T4が供給されている。

３次元ADRCエンコーダ10では、（４ライン×４画素×
２フレーム）の計32個の画素データの中の最大値MAX3,
最小値MIN3が検出され、（MAX3−MIN3＝DR3）によりダ
イナミックレンジDR3が求められる。このブロックのダ
イナミックレンジDR3としきい値との関係から、コード
信号DT3のビット数が定まる。即ち、（MAX3≧DR3≧T1）
のブロックでは、４ビットのコード信号が形成され、
（T1＋１≧DR3≧T2）のブロックでは、３ビットのコー
ド信号が形成され、（T2＋１≧DR3≧T3）のブロックで
は、２ビットのコード信号が形成され、（T3＋１≧DR3
≧T4）のブロックでは、１ビットのコード信号が形成さ
れ、（T4＋１≧DR3≧MIN3）のブロックでは、０ビッ
ト、即ち、コード信号が伝送されない。

例えばビット量子化の符号化の場合には、検出された
ダイナミックレンジDR3が16（＝2⁴）分割され、画素デ
ータの各々の最小値MIN3を除去した後のデータのレベル
が属する範囲に対応した４ビットのコード信号DT3が発
生される。

２次元ADRCエンコーダ12は、上述の３次元ADRCエンコ
ーダ10と同様の動作により、最大値MAX2,最小値MIN2,ダ
イナミックレンジDR2の検出がされ、コード信号DT2が形
成される。但し、符号化の対象となるのは、前段の平均
化回路11により、画素数が1/2とされたデータである。

３次元ADRCエンコーダ10の出力信号（DR3,MIN3,DT3）
と２次元ADRCエンコーダ12の出力信号（DR2,MIN2,DT2）
がセレクタ13に供給される。セレクタ13は、動き判定回
路９からの判定信号SJにより制御される。即ち、動きブ
ロックの場合には、３次元DARCエンコーダ10の出力信号
をセレクタ13が選択し、静止ブロックの場合には、２次
元ADRCエンコーダ12の出力信号をセレクタ13が選択す
る。このセレクタ13の出力信号がフレーム化回路14に供
給される。

フレーム化回路14には、セレクタ13の出力信号の他
に、しきい値セットを指定するしきい値コードPiと判定
コードSJが供給される。しきい値コードPiは、１フレー
ム単位で変化するもので、判定コードSJは、１ブロック
単位で変化する。フレーム化回路14は、入力信号をフレ
ーム構造の記録データに変換する。フレーム化回路14で
は、必要に応じて、エラー訂正符号の符号化の処理がな
される。フレーム化回路14の出力端子15に得られた記録
データが図示せずも、記録アンプ、回転トランス等を介
して回転ヘッドに供給され、磁気テープに記録される。

b.ADRCエンコーダ第５図は、３次元ADRCエンコーダ10の一例を構成を示
す。第５図において、21が入力端子を示し、この入力端
子21には、最大値検出回路22,最小値検出回路23及び遅
延回路24が接続されている。最大値検出回路22により検
出された最大値MAX3が減算回路25に供給される。最小値
検出回路23により検出された最小値MIN3が減算回路25に
供給され、この減算回路25からダイナミックレンジDR3
が得られる。

遅延回路24を介された画素データが減算回路26に供給
される。この減算回路26には、最小値MIN3が供給され、
減算回路26から最小値除去後の画素データPDIが発生す
る。この画素データPDIが量子化回路29に供給される。
ダイナミックレンジDR3は、出力端子30に取り出される
と共に、ROM27に供給される。ROM27には、端子28からし
きい値決定回路６で発生したしきい値コードPiが供給さ
れている。このROM27からは、量子化ステップΔ及びビ
ット数を示すビット数コードNbが発生する。

量子化回路29には、量子化ステップΔが供給され、最
小値除去後のデータPDIと量子化ステップΔが乗算処理
されることにより、コード信号DT3が形成される。この
コード信号DT3が出力端子33に取り出される。これらの
出力端子30,31,32,33に発生する出力信号がフレーム化
回路14に供給される。ビット数コードNbは、フレーム化
回路14において、有効なビットを選択するのに使用され
る。

c.3次元度数分布表の作成３次元度数分布発生回路５においてなされる３次元度
数分布表の作成について、第６図を参照して説明する。
第６図において、縦軸がダイナミックレンジを示し、横
軸が最大フレーム差ΔＦを示す。ダイナミックレンジDR
3（＝MAX3−MIN3）及び最大フレーム差ΔＦは、検出回
路３において検出されたものであり、ダイナミックレン
ジDR2（＝MAX2−MIN2）は、検出回路17において検出さ
れたものである。これらの値MAX3,MIN3,MAX2,MIN2,ΔＦ
は、同時に検出される。最大フレーム差ΔＦは、（０〜
255）の範囲の値を取りうるが、第６図に示すように、
この例では、簡単化のために19以上の値は、全て19とし
ている。

ブロック毎に検出された一方のダイナミックレンジDR
3で指定される領域の中で、（０〜ΔＦ）の範囲が度数
の値として（＋２）とされ、他方のダイナミックレンジ
DR2で指定される領域の中で、（ΔＦ＋１〜19）の範囲
が度数として（＋１）とされる。この（＋２）及び（＋
１）の値は、静止ブロックが動きブロックに対して、発
生情報量が1/2になることに対応している。この処理が
例えば１画面分のブロックに関してなされる。最大フレ
ーム差ΔＦより小さい動きしきい値ＭTHが与えられた時
には、動きブロックの扱いになるので、（０〜ΔＦ）の
範囲に（＋２）の度数が割り当てられる。また、最大フ
レーム差ΔＦより大きい動きしきい値ＭTHが与えられた
時には、静止ブロックの扱いになり、駒落とし処理がさ
れるので、（ΔＦ＋１〜19）の範囲に（＋１）の度数が
割り当てられる。例えば第６図Ａに示すブロックの次の
ブロックが同一のダイナミックレンジDR3及びDR2を有し
ており、異なる最大フレーム差ΔＦを有している場合に
は、第６図Ａの分布表から第６図Ｂに示す分布表に変化
する。

全画面に渡って集計された度数表は、最大フレーム差
ΔＦの値毎にダイナミックレンジの255から０に向かっ
て積算することにより、積算型の度数分布表に変換され
る。積算型へ変換するのは、発生情報量を直ぐに求める
ことを容易とするためである。第７図は、このようにし
て各最大フレーム差に関して求められた積算型の度数分
布表をグラフとして示すものである。

しきい値決定回路６は、積算型の度数分布表を用いて
最適なしきい値のセット及び動きしきい値ＭTHを決定す
る。この決定の方法としては、動きしきい値ＭTHとし
て、復元画像にジャーキネスが発生しない程度の初期値
を与えることにより、最大フレーム差ΔＦが所定の積算
型度数分布表を選択し、この分布表において、しきい値
を動かすことにより、発生情報量（合計ビット数）が目
標値を超えないしきい値セットを決定する。若し、目標
値に追い込めない場合には、動きしきい値ＭTMを動かし
て、再び、目標値を超えないしきい値セットが探され
る。このしきい値セットを決定する処理がROM7に格納さ
れているプログラムに従ってなされる。

d.3次元度数分布発生回路及びしきい値決定回路の一例３次元度数分布発生回路５及びしきい値決定回路６
は、一例として、第８図に示す構成とされている。この
第８図に示す回路構成は、動きブロック用のRAM46と静
止ブロック用のRAM66とが設けられている。両者を同一
メモリとして、ダイナミックレンジDR3とDR2とに対応す
る点を指定し、１ブロック区間に（＋２）及び（＋１）
を書き込むことが動作速度の点で困難であるために、別
のRAM46及び66を設けている。最初に動きブロック用のR
AM46に関連した構成及び動作を説明する。

第８図において、41で示す入力端子からの最大値MAX3
と、42で示す入力端子からの最小値MIN3減算回路43に供
給され、（MAX3−MIN3＝DR3）で表される動きブロック
のダイナミックレンジDR3がアドレスコントローラ44に
供給される。アドレスコントローラ44には、最大フレー
ム差ΔＦも供給されている。アドレスコントローラ44
は、RAM46に対する水平方向（上位）及び垂直方向（下
位）のアドレスを発生する。このRAM46は、垂直方向に
ダイナミックレンジDR3と対応する（０〜255）のアドレ
スを有し、水平方向に（０〜19）のアドレスを有し、初
期状態では、記憶内容が全てクリアされる。

RAM46から読み出されたデータが出力機能を持つレジ
スタ53を介して加算回路47に供給され、加算回路47の出
力データがレジスタ48を介してRAM46に供給される。RAM
46には、ダイナミックレンジDR3及び最大フレーム差Δ
Ｆに応じたアドレスが供給されることにより、度数分布
表が貯えられる。つまり、RAM46の出力データがレジス
タ53を介して加算回路47に供給され、この加算回路47の
出力データがレジスタ48を介してRAM46の同一アドレス
に書き込まれる。

加算回路47には、レジスタ49を介して（＋２）発生回
路50の出力データが供給される。（＋２）発生回路50
は、（＋２）の値を出力する。この場合、アドレスコン
トローラ44により、（０〜ΔＦ）の範囲に（＋２）が書
き込まれる。上記のレジスタ53と加算回路47とレジスタ
48と（＋２）発生回路50等により、RAM46に１画面（２
フレーム）分のダイナミックレンジDR3に関する度数分
布表（第６図参照）が形成される。

次に、レジスタ52,53が出力可能状態とされ、レジス
タ49が出力不可能状態とされ、積算型の度数分布表の作
成がなされる。RAM46には、最大フレーム差ΔＦの０か
らスタートして19までインクリメントする水平方向アド
レス（上位アドレス）と最大フレーム差ΔＦの各値にお
いて255から（−１）づつでデイクリメントする垂直方
向アドレス（下位アドレス）とが供給される。

このアドレスにより、RAM46から読み出されたデータ
が加算回路47において、レジスタ52に貯えられている以
前のデータと加算される。RAM46には、加算回路47の出
力データが読み出しアドレスと同一アドレスに書き込ま
れるので、アドレスが255から０迄ディクリメントした
時点で、RAM46には、ダイナミックレンジDR3に関しての
積算型の度数分布表が貯えられる。

そして、発生情報量の算出を行うために、アドレスコ
ントローラ44からレベル方向のしきい値T1〜T4が下位の
アドレス信号としてRAM4に順次供給される。上位のアド
レス信号は、最大フレーム差ΔＦで定まる。しきい値T1
が供給されると、度数x₁がRAM46から読み出され、加算
回路56に供給される。加算回路56の出力信号がレジスタ
57を介して加算回路56に帰還されると共に、比較回路58
に供給される。

しきい値T1に続いてしきい値T2がRAM46に供給され、R
AM46から（x₁＋x₂）が読み出される。加算回路56では、
レジスタ57に貯えられていたx₁と加算され、加算出力が
レジスタ57に格納される。次に、しきい値T3がAM46に供
給されると、RAM46から（x₁＋x₂＋x₃）が読み出され、
加算回路56でレジスタ57に貯えられている（2x₁＋x₂）
と加算される。更に、しきい値T4がRAM46に供給され、
同様にして加算回路56でRAM46の読み出し出力とレジス
タ57の出力とが加算される。従って、加算回路56の出力
は、 4x₁＋3x₂＋2x₃＋1x₄ となる。この加算回路56の出力は、ダイナミックレンジ
DR3に関してのしきい値T1〜T4と対応する発生情報量に
他ならない。

ダイナミックレンジDR2に関しても、上述のダイナミ
ックレンジDR3に関する度数分布発生回路及びしきい値
決定回路の構成が設けられている。

即ち、RAM66と、RAM66に対するアドレスコントローラ
64が設けられる。アドレスコントローラ64には、減算回
路63からのダイナミックレンジDR2と、最大フレーム差
ΔＦに対して（＋１）回路65により（ΔＦ＋１）とされ
た値とが供給される。減算回路63は、入力端子61からの
最大値MAX2と入力端子62からのMIN2とを減算する。

RAM66と関連して、加算回路67とレジスタ68,69,72,7
3,75と（＋１）発生回路70とが設けられている。RAM66
に対する制御は、RAM46と同様であり、レジスタ75の出
力側でレジスタ55の出力とがワイアードORされる。従っ
て、加算回路56に供給される発生情報量は、ダイナミッ
クレンジDR3及びダイナミックレンジDR2の両者によるも
のである。

比較回路58は、上記の発生情報量が基準値（目標値）
を超える時に“0"となり、基準値を発生情報量が超えな
い時に“1"となる比較出力信号を発生する。この比較出
力信号がアドレスコントローラ44及び64に供給される。
アドレスコントローラ44は、比較出力が“1"になると、
しきい値の更新を停止し、その時のしきい値を示すしき
い値コードPiを出力端子54に発生する。

上述の度数分布表を積算型に変換する処理及び最適な
しきい値を決定する処理は、垂直ブランキング期間にお
いて行うことができる。

以上の第８図に示す構成により、３次元度数分布表が
形成され、この度数分布表が積算型のものに変換され、
更に、最適なしきい値の決定がなされる。また、アドレ
スコントローラ44からは、図示せずも、最適なしきい値
を決定する時の動きしきい値ＭTHが発生され、この動き
しきい値ＭTHが動き決定回路９に供給される。

なお、第１図においては、検出回路３と別にフレーム
差検出回路８を設けているが、検出回路３で得られた最
大フレーム差ΔＦを記憶しておき、この最大フレーム差
を用いて、動き判定を行うようにしても良い。また、３
次元ADRCエンコーダ10と２次元ADRCエンコーダ12とは、
共通の回路構成とすることが出来る。

〔発明の効果〕

この発明は、３次元ブロックの可変長ADRCのような高
能率符号化装置において、静止領域では、駒落とし処理
により、伝送情報量が圧縮されることを考慮して、発生
情報量を目標値より小さいものに抑える場合に、ダイナ
ミックレンジDRのみならず、動きしきい値をも導入して
いる。従って、動きしきい値を動かすことで、静止ブロ
ックとして扱われる領域が増え、その分、レベル方向の
しきい値を厳しくなくても良い。この発明によれば、復
元画像の量子化雑音を低減できる。また、この発明で
は、平均化される静止ブロックのダイナミックレンジDR
2は、元のダイナミックレンジDR3より低下して、発生情
報量が少なくなることも考慮して、度数分布表を作成す
るので、高精度で発生情報量の算出を行うことができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の記録側の構成を示すブロ
ック図、第２図，第３図及び第４図はブロックの構成の
説明のための略線図、第５図はADRCエンコーダの一例の
ブロック図、第６図及び第７図は度数分布表の説明のた
めの略線図、第８図は３次元度数分布発生回路及びしき
い値決定回路の一例のブロック図、第９図は先に提案さ
れているバッファリング回路の説明のための略線図であ
る。図面における主要な符号の説明 1:ディジタルビデオ信号の入力端子、2:ブロック化回
路、3,17:検出回路、5:3次元度数分布発生回路、6:しき
い値決定回路、8:フレーム差検出回路、9:動き判定回
路、10:3次元ADRCエンコーダ、11,16:平均化回路、12:2
次元ADRCエンコーダ。

Claims

(57)【特許請求の範囲】

【請求項１】ディジタル画像信号の連続する複数フィー
ルドに属する領域からなるブロック内に含まれる複数の
画素データの最大値、上記複数の画素データの最小値及
び上記ブロック毎の第１のダイナミックレンジを求める
手段と、各ブロックの複数の画素データのうち、複数フィールド
間の対応画素データの平均をとる手段と、上記平均化されたブロックの複数画素データの最大値、
最大値及び第２のダイナミックレンジを求める手段と、各ブロック内の複数の画素からブロックの動き量を検出
する手段と、上記検出手段で検出された動き量を境として、動き量の
大きい領域には、上記第１のダイナミックレンジの値に
対して第１の度数を与え、動き量の小さい領域には、上
記第２のダイナミックレンジの値に対して上記第１の度
数よりも小さい第２の度数を与え、所定期間において、
上記第１の度数及び上記第２の度数を集計し、度数分布
を求める手段と、所定の動き量以下のブロックについて複数フィールド間
の対応画素データの平均をとり、駒落とし処理を行う手
段と、上記ブロック内の複数の画素データをそのブロックのダ
イナミックレンジに応じて所定のビット数で圧縮符号化
する手段と、上記度数分布と伝送路の伝送容量に応じて上記所定の動
き量及び符号化ビット数を設定する手段とを有することを特徴とする高能率符号化装置。