JP2827221B2 - 高能率符号化装置及び高能率符号化方法 - Google Patents
高能率符号化装置及び高能率符号化方法Info
- Publication number
- JP2827221B2 JP2827221B2 JP18378188A JP18378188A JP2827221B2 JP 2827221 B2 JP2827221 B2 JP 2827221B2 JP 18378188 A JP18378188 A JP 18378188A JP 18378188 A JP18378188 A JP 18378188A JP 2827221 B2 JP2827221 B2 JP 2827221B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- frequency distribution
- motion
- pixel data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像信号に適用される高能率符号化装
置、及び高能率符号化方法特に、ディジタルビデオ信号
を磁気テープに記録する場合に、記録されるデータの伝
送レートを伝送路と対応した所定の値に制御するのに適
用される高能率符号化装置及び高能率符号化方法に関す
る。
置、及び高能率符号化方法特に、ディジタルビデオ信号
を磁気テープに記録する場合に、記録されるデータの伝
送レートを伝送路と対応した所定の値に制御するのに適
用される高能率符号化装置及び高能率符号化方法に関す
る。
本願出願人は、特開昭61-144989号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う高能率
符号化装置を提案している。また、特開昭62-92620号公
報に記載されているように、複数フレームに各々含まれ
る領域の画素から形成された３次元ブロックに関してダ
イナミックレンジに適応した符号化を行う高能率符号化
装置が提案されている。更に、特開昭62-128621号公報
に記載されているように、量子化を行った時に生じる最
大歪みが一定となるように、ダイナミックレンジに応じ
てビット数が変化する可変長符号化方法が提案されてい
る。
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う高能率
符号化装置を提案している。また、特開昭62-92620号公
報に記載されているように、複数フレームに各々含まれ
る領域の画素から形成された３次元ブロックに関してダ
イナミックレンジに適応した符号化を行う高能率符号化
装置が提案されている。更に、特開昭62-128621号公報
に記載されているように、量子化を行った時に生じる最
大歪みが一定となるように、ダイナミックレンジに応じ
てビット数が変化する可変長符号化方法が提案されてい
る。
上述のダイナミックレンジに適応した高能率符号化
（ADRCと称する）は、伝送すべきデータ量を大幅に圧縮
できるので、ディジタルVTRに適用して好適である。特
に、可変長ADRCは、圧縮率を高くすることができる。し
かし、可変長ADRCは、伝送データの量が画像の内容によ
って変動するため、所定量のデータを１トラックとして
記録するディジタルVTRのような固定レートの伝送路を
使用する時には、バッファリングの処理が必要である。
（ADRCと称する）は、伝送すべきデータ量を大幅に圧縮
できるので、ディジタルVTRに適用して好適である。特
に、可変長ADRCは、圧縮率を高くすることができる。し
かし、可変長ADRCは、伝送データの量が画像の内容によ
って変動するため、所定量のデータを１トラックとして
記録するディジタルVTRのような固定レートの伝送路を
使用する時には、バッファリングの処理が必要である。
可変長ADRCのバッファリングの方式として、本願出願
人は、特開昭63-111781号公報に記載されているよう
に、積算型のダイナミックレンジ度数分布を形成し、こ
の度数分布に対して、予め用意されているしきい値のセ
ットを適用し、所定期間例えば１フレーム期間の発生デ
ータ量を求め、発生データ量が目標値を超えないよう
に、制御するものを提案している。
人は、特開昭63-111781号公報に記載されているよう
に、積算型のダイナミックレンジ度数分布を形成し、こ
の度数分布に対して、予め用意されているしきい値のセ
ットを適用し、所定期間例えば１フレーム期間の発生デ
ータ量を求め、発生データ量が目標値を超えないよう
に、制御するものを提案している。
第11図は、上記の出願に示された積算型の度数分布グ
ラフを示す。第11図の横軸がダイナミックレンジDRであ
り、縦軸がブロック単位の発生度数である。横軸に記入
されたT1〜T4がしきい値である。このしきい値T1〜T4に
より、量子化ビット数が決定される。即ち、（最大値〜
T1）の範囲のダイナミックレンジDRの場合には、量子化
ビット数が４ビットとされ、（T1‐１〜T2）の範囲の場
合には、量子化ビット数が３ビットとされ、（T2‐１〜
T3）の範囲の場合には、量子化ビット数が２ビットとさ
れ、（T3‐１〜T4）の範囲の場合には、量子化ビット数
が１ビットとされ、（T4‐１〜最小値）の範囲の場合に
は、量子化ビット数が０ビット（コード信号が伝送され
ない）とされる。
ラフを示す。第11図の横軸がダイナミックレンジDRであ
り、縦軸がブロック単位の発生度数である。横軸に記入
されたT1〜T4がしきい値である。このしきい値T1〜T4に
より、量子化ビット数が決定される。即ち、（最大値〜
T1）の範囲のダイナミックレンジDRの場合には、量子化
ビット数が４ビットとされ、（T1‐１〜T2）の範囲の場
合には、量子化ビット数が３ビットとされ、（T2‐１〜
T3）の範囲の場合には、量子化ビット数が２ビットとさ
れ、（T3‐１〜T4）の範囲の場合には、量子化ビット数
が１ビットとされ、（T4‐１〜最小値）の範囲の場合に
は、量子化ビット数が０ビット（コード信号が伝送され
ない）とされる。
積算型の度数分布は、１フレーム期間内のダイナミッ
クレンジDRの度数分布を求める場合、最大値からしきい
値T1迄のダイナミックレンジDRの発生度数に対して、し
きい値（T1‐１）からしきい値T2迄の発生度数を積算す
る。次のしきい値（T2‐１）からしきい値T3迄の発生度
数も同様に積算する。以下、同様の処理を繰り返す。従
って、ダイナミックレンジDRが最小値の発生度数は、１
フレーム内に含まれるブロックの総数（Ｍ×Ｎ）と等し
くなる。
クレンジDRの度数分布を求める場合、最大値からしきい
値T1迄のダイナミックレンジDRの発生度数に対して、し
きい値（T1‐１）からしきい値T2迄の発生度数を積算す
る。次のしきい値（T2‐１）からしきい値T3迄の発生度
数も同様に積算する。以下、同様の処理を繰り返す。従
って、ダイナミックレンジDRが最小値の発生度数は、１
フレーム内に含まれるブロックの総数（Ｍ×Ｎ）と等し
くなる。
このように、積算型の度数分布を形成すると、しきい
値T1迄の積算度数がx1となり、しきい値T2迄の積算度数
が（x1＋x2）となり、しきい値T3迄の積算度数が（x1＋
x2＋x3）となり、しきい値T4迄の積算度数が（x1＋x2＋
x3＋x4）となる。従って、１フレーム期間の発生情報量
（合計ビット数）は、次式で示すものとなる。
値T1迄の積算度数がx1となり、しきい値T2迄の積算度数
が（x1＋x2）となり、しきい値T3迄の積算度数が（x1＋
x2＋x3）となり、しきい値T4迄の積算度数が（x1＋x2＋
x3＋x4）となる。従って、１フレーム期間の発生情報量
（合計ビット数）は、次式で示すものとなる。
４（x1−０）＋３〔（x1＋x2）−x1〕＋２〔（x1＋x2＋
x3）−（x1＋x2）〕＋１〔（x1＋x2＋x3＋x4）−（x1＋
x2＋x3）〕＝4x1＋3x2＋2x3＋x4 上述の発生情報量が目標値を超えないように、しきい
値T1〜T4が設定される。しきい値を変えて、最適なしき
い値を求める場合、しきい値に応じて上記のx1〜x4の値
が変えられ、各しきい値のセット毎に発生情報量の算出
がなされる。従って、一旦、積算型の度数分布表を作成
しておけば、発生情報量の算出が迅速に行うことができ
る。
x3）−（x1＋x2）〕＋１〔（x1＋x2＋x3＋x4）−（x1＋
x2＋x3）〕＝4x1＋3x2＋2x3＋x4 上述の発生情報量が目標値を超えないように、しきい
値T1〜T4が設定される。しきい値を変えて、最適なしき
い値を求める場合、しきい値に応じて上記のx1〜x4の値
が変えられ、各しきい値のセット毎に発生情報量の算出
がなされる。従って、一旦、積算型の度数分布表を作成
しておけば、発生情報量の算出が迅速に行うことができ
る。
上述のように、レベル方向の例えば４個のしきい値を
変えて、伝送データのレートを目標値に収束させる方式
は、量子化雑音等の歪みを低減させる面で、性能上、不
十分であった。
変えて、伝送データのレートを目標値に収束させる方式
は、量子化雑音等の歪みを低減させる面で、性能上、不
十分であった。
従って、この発明の目的は、レベル方向のしきい値を
変えるのみならず、時間方向の駒落とし処理のためのし
きい値をも変えて、復元画質の劣化を抑えながら伝送デ
ータのバッファリング処理を達成できる高能率符号化装
置及び高能率符号化方法を提供することにある。
変えるのみならず、時間方向の駒落とし処理のためのし
きい値をも変えて、復元画質の劣化を抑えながら伝送デ
ータのバッファリング処理を達成できる高能率符号化装
置及び高能率符号化方法を提供することにある。
この発明は、連続するフレームからなるディジタル画
像信号の複数フレームにまたがる３次元ブロック内に含
まれる複数の画素データを符号化する高能率符号化装置
において、 各ブロック毎に、そのブロック内に含まれる複数の画
素データの最大値MAX3及び最小値MIN3を検出し、その検
出された最大値MAX3及び最小値MIN3から規定されるダイ
ナミックレンジDR3を求める手段と、 各ブロック毎に、そのブロックの動き量ΔＦを検出す
る手段３と、 所定期間における各ブロックのダイナミックレンジDR
3及び動き量ΔＦをアドレスとしてメモリ上に所定期間
におけるブロックの度数分布情報を作成し、その度数分
布情報に基づいてダイナミックレンジDRのアドレス方向
及び動き量ΔＦのアドレス方向に対して度数を順次積算
することにより積算型度数分布情報を求める手段5,6
と、 積算型度数分布情報及び伝送路の伝送容量に応じて、
各ブロックの画素データを画素データの値のレベル方向
に対して符号化する符号化情報を決定するためのしきい
値及び各ブロックの動き判定を行うための動きしきい値
を決定する手段７と、 各ブロックの動き量ΔＦと動きしきい値とを比較し、
動き量ΔＦが動きしきい値以下の３次元ブロックを２次
元ブロックとするように、３次元ブロックに対して駒落
とし処理を行う手段10,12と、 ３次元ブロック若しくは２次元ブロック内の複数の画
素データをしきい値に基づいて決定された符号化情報に
基づいて符号化する手段11,13と からなることを特徴とする高能率符号化装置である。
また、この発明は、このように高能率符号化を行うよう
にした符号化方法である。
像信号の複数フレームにまたがる３次元ブロック内に含
まれる複数の画素データを符号化する高能率符号化装置
において、 各ブロック毎に、そのブロック内に含まれる複数の画
素データの最大値MAX3及び最小値MIN3を検出し、その検
出された最大値MAX3及び最小値MIN3から規定されるダイ
ナミックレンジDR3を求める手段と、 各ブロック毎に、そのブロックの動き量ΔＦを検出す
る手段３と、 所定期間における各ブロックのダイナミックレンジDR
3及び動き量ΔＦをアドレスとしてメモリ上に所定期間
におけるブロックの度数分布情報を作成し、その度数分
布情報に基づいてダイナミックレンジDRのアドレス方向
及び動き量ΔＦのアドレス方向に対して度数を順次積算
することにより積算型度数分布情報を求める手段5,6
と、 積算型度数分布情報及び伝送路の伝送容量に応じて、
各ブロックの画素データを画素データの値のレベル方向
に対して符号化する符号化情報を決定するためのしきい
値及び各ブロックの動き判定を行うための動きしきい値
を決定する手段７と、 各ブロックの動き量ΔＦと動きしきい値とを比較し、
動き量ΔＦが動きしきい値以下の３次元ブロックを２次
元ブロックとするように、３次元ブロックに対して駒落
とし処理を行う手段10,12と、 ３次元ブロック若しくは２次元ブロック内の複数の画
素データをしきい値に基づいて決定された符号化情報に
基づいて符号化する手段11,13と からなることを特徴とする高能率符号化装置である。
また、この発明は、このように高能率符号化を行うよう
にした符号化方法である。
〔作用〕 この発明では、高能率符号化を行う時に、発生情報量
が伝送路の伝送容量を超えないように、制御する高能率
符号化装置において、１枚の画像が多数の３次元ブロッ
クに分割され、各ブロックに含まれる画素データの最大
値MAX3、最小値MIN3及びダイナミックレンジDR3が求め
られ、また、時間的に異なり、且つ同一のブロックに含
まれる画素データから動き量（例えば最大フレーム差Δ
Ｆ）が検出される。この動き量が小さい静止ブロックで
は、駒落とし処理によって発生情報量が減少される。
が伝送路の伝送容量を超えないように、制御する高能率
符号化装置において、１枚の画像が多数の３次元ブロッ
クに分割され、各ブロックに含まれる画素データの最大
値MAX3、最小値MIN3及びダイナミックレンジDR3が求め
られ、また、時間的に異なり、且つ同一のブロックに含
まれる画素データから動き量（例えば最大フレーム差Δ
Ｆ）が検出される。この動き量が小さい静止ブロックで
は、駒落とし処理によって発生情報量が減少される。
発生情報量を求める場合、ダイナミックレンジDR3と
動き量を軸とする度数分布表が形成される。この度数分
布表は、ダイナミックレンジDR3及び動き量を夫々アド
レスとしてブロック毎の度数をメモリに書き込み、所定
期間例えば２フレーム期間において度数を集計すること
で形成される。この度数分布表は、ダイナミックレンジ
DR3の方向と動き量の方向との夫々に関して集計される
ことにより、積算型の度数分布表に変換される。
動き量を軸とする度数分布表が形成される。この度数分
布表は、ダイナミックレンジDR3及び動き量を夫々アド
レスとしてブロック毎の度数をメモリに書き込み、所定
期間例えば２フレーム期間において度数を集計すること
で形成される。この度数分布表は、ダイナミックレンジ
DR3の方向と動き量の方向との夫々に関して集計される
ことにより、積算型の度数分布表に変換される。
積算型の度数分布表を用いて、発生情報量が目標値を
超えないようなレベル方向のしきい値T1〜T4及び動きし
きい値ＭTHが決定される。この動きしきい値ＭTHに対す
るブロックの動き量の大小関係に応じて駒落とし処理が
なされる。また、レベル方向のしきい値T1〜T4によっ
て、可変長の高能率符号化例えばADRCにおける符号化ビ
ット数が制御される。そして、可変長ADRCによって得ら
れた符号化データが磁気テープに記録される。
超えないようなレベル方向のしきい値T1〜T4及び動きし
きい値ＭTHが決定される。この動きしきい値ＭTHに対す
るブロックの動き量の大小関係に応じて駒落とし処理が
なされる。また、レベル方向のしきい値T1〜T4によっ
て、可変長の高能率符号化例えばADRCにおける符号化ビ
ット数が制御される。そして、可変長ADRCによって得ら
れた符号化データが磁気テープに記録される。
この発明では、駒落とし処理を行うかどうかの判定の
基準となる動きしきい値ＭTHも動かしているので、レベ
ル方向のしきい値の変化だけでは、達成できなかった良
好なバッファリングを行うことができる。
基準となる動きしきい値ＭTHも動かしているので、レベ
ル方向のしきい値の変化だけでは、達成できなかった良
好なバッファリングを行うことができる。
以下、この発明の一実施例について図面を参照し、下
記の順序に従って説明する。
記の順序に従って説明する。
a.記録側の構成 b.ADRCエンコーダ c.3次元度数分布表の形成 d.3次元度数分布発生回路、積算型度数分布発生回路及
びしきい値決定回路の一例 a.記録側の構成 第１図は、この発明の一実施例の記録側の構成を示
し、第１図において、１で示す入力端子には、例えば１
サンプルが８ビットに量子化されたディジタルビデオ信
号が供給される。このディジタルビデオ信号がブロック
化回路２に供給される。ブロック化回路２により、テレ
ビジョン走査の順序のデータがブロックの順序のデータ
に変換される。
びしきい値決定回路の一例 a.記録側の構成 第１図は、この発明の一実施例の記録側の構成を示
し、第１図において、１で示す入力端子には、例えば１
サンプルが８ビットに量子化されたディジタルビデオ信
号が供給される。このディジタルビデオ信号がブロック
化回路２に供給される。ブロック化回路２により、テレ
ビジョン走査の順序のデータがブロックの順序のデータ
に変換される。
ブロック化回路２では、例えば（520ライン×720画
素）の１フレームの画面が第２図に示すように、（Ｍ×
Ｎ）ブロックに細分化される。１ブロックは、例えば第
３図に示すように、（４ライン×４画素）の大きさの２
個の領域からなる。各領域は、時間的に連続する二つの
フレームに属する。また、第４図に示すように、サンプ
リングパターンがサブサンプリングにより、ブロック間
でオフセットを有するものとされている。第４図におい
て、○が伝送される画素を示し、△が伝送されない画素
を示し、次の２フレーム後の空間的に対応するブロック
では、伝送及び間引きの画素が逆の関係とされる。この
ようなサンプリングパターンは、受信側で間引かれた画
素の補間を行う場合、静止領域で良好な補間を可能とす
る。ブロック化回路２からは、B11,B12,B13,・・・・B
MNのブロックの順序に変換されたディジタルビデオ信号
が発生する。
素）の１フレームの画面が第２図に示すように、（Ｍ×
Ｎ）ブロックに細分化される。１ブロックは、例えば第
３図に示すように、（４ライン×４画素）の大きさの２
個の領域からなる。各領域は、時間的に連続する二つの
フレームに属する。また、第４図に示すように、サンプ
リングパターンがサブサンプリングにより、ブロック間
でオフセットを有するものとされている。第４図におい
て、○が伝送される画素を示し、△が伝送されない画素
を示し、次の２フレーム後の空間的に対応するブロック
では、伝送及び間引きの画素が逆の関係とされる。この
ようなサンプリングパターンは、受信側で間引かれた画
素の補間を行う場合、静止領域で良好な補間を可能とす
る。ブロック化回路２からは、B11,B12,B13,・・・・B
MNのブロックの順序に変換されたディジタルビデオ信号
が発生する。
ブロック化回路２の出力信号が検出回路３及び遅延回
路４に供給される。検出回路３は、各ブロックの最大値
MAX3及び最小値MIN3を検出すると共に、ブロックの最大
フレーム差ΔＦを検出する。上述のように、この例で
は、ブロックが２フレームに各々属する二つの領域から
なるので、この二つの領域の最大フレーム差ΔＦが検出
される。１ブロックを構成する二つの領域の間で、同一
位置の画素のデータ同士の差が求められ、この各画素の
差が絶対値に変換され、絶対値に変換された差の中の最
大値が最大フレーム差ΔＦとされる。
路４に供給される。検出回路３は、各ブロックの最大値
MAX3及び最小値MIN3を検出すると共に、ブロックの最大
フレーム差ΔＦを検出する。上述のように、この例で
は、ブロックが２フレームに各々属する二つの領域から
なるので、この二つの領域の最大フレーム差ΔＦが検出
される。１ブロックを構成する二つの領域の間で、同一
位置の画素のデータ同士の差が求められ、この各画素の
差が絶対値に変換され、絶対値に変換された差の中の最
大値が最大フレーム差ΔＦとされる。
検出回路３からの最大値MAX3,最小値MIN3,最大フレー
ム差ΔＦが３次元度数分布発生回路５に供給される。こ
の３次元度数分布発生回路５は、後述するように、ダイ
ナミックレンジDR3（＝MAX3−MIN3＋１）を縦軸とし、
最大フレーム差ΔＦを横軸とし、ブロックの発生度数を
２フレーム期間で集計する。このように形成された度数
分布表が積算型度数分布発生回路６に供給され、積算型
の度数分布表が形成される。最大フレーム差ΔＦの方向
とダイナミックレンジDR3の方向との両者に関して、度
数を積算する処理により、積算型の度数分布が得られ
る。
ム差ΔＦが３次元度数分布発生回路５に供給される。こ
の３次元度数分布発生回路５は、後述するように、ダイ
ナミックレンジDR3（＝MAX3−MIN3＋１）を縦軸とし、
最大フレーム差ΔＦを横軸とし、ブロックの発生度数を
２フレーム期間で集計する。このように形成された度数
分布表が積算型度数分布発生回路６に供給され、積算型
の度数分布表が形成される。最大フレーム差ΔＦの方向
とダイナミックレンジDR3の方向との両者に関して、度
数を積算する処理により、積算型の度数分布が得られ
る。
積算型の度数分布表を使用して、しきい値決定回路７
が最適なしきい値（レベルに関するしきい値T1〜T4及び
動きしきい値ＭTH）を決定する。最適なしきい値とは、
２フレーム当たりの合計ビット数が伝送路の伝送容量を
超えないように、符号化を行うことが可能なしきい値を
意味する。この最適なしきい値は、動きしきい値ＭTHを
パラメータとして求まる。しきい値決定回路７と関連し
て、ROM8が設けられている。このROM8には、最適なしき
い値を求めるためのプログラムが格納されている。
が最適なしきい値（レベルに関するしきい値T1〜T4及び
動きしきい値ＭTH）を決定する。最適なしきい値とは、
２フレーム当たりの合計ビット数が伝送路の伝送容量を
超えないように、符号化を行うことが可能なしきい値を
意味する。この最適なしきい値は、動きしきい値ＭTHを
パラメータとして求まる。しきい値決定回路７と関連し
て、ROM8が設けられている。このROM8には、最適なしき
い値を求めるためのプログラムが格納されている。
遅延回路４を介された画素データPDは、フレーム差検
出回路９に供給される。このフレーム差検出回路９は、
前述の検出回路３と同様にして、最大フレーム差ΔＦを
検出する。フレーム差検出回路９からの最大フレーム差
ΔＦ及び画素データPDが動き判定回路10に供給される。
この動き判定回路10は、しきい値決定回路７からの動き
しきい値ＭTHと最大フレーム差ΔＦとを比較し、処理し
ようとするブロックが動きブロックか、又は静止ブロッ
クかを判定する。
出回路９に供給される。このフレーム差検出回路９は、
前述の検出回路３と同様にして、最大フレーム差ΔＦを
検出する。フレーム差検出回路９からの最大フレーム差
ΔＦ及び画素データPDが動き判定回路10に供給される。
この動き判定回路10は、しきい値決定回路７からの動き
しきい値ＭTHと最大フレーム差ΔＦとを比較し、処理し
ようとするブロックが動きブロックか、又は静止ブロッ
クかを判定する。
（最大フレーム差ΔＦ＞動きしきい値ＭTH）の関係に
あるブロックが動きブロックと判定され、（最大フレー
ム差ΔＦ≦動きしきい値ＭTH）の関係にあるブロックが
静止ブロックと判定される。動きブロックの画素データ
は、３次元ADRCエンコーダ11に供給される。また、静止
ブロックの画素データは、平均化回路12に供給される。
この平均化回路12は、１ブロックに含まれる二つの領域
の同一位置の画素のデータ同士を加算してから1/2にし
て、元の１ブロックの画素数の1/2の画素数のブロック
を形成する。このような処理は、駒落とし処理と称され
る。平均化回路12の出力信号が２次元ADRCエンコーダ13
に供給される。これらのエンコーダ11及び13には、しき
い値決定回路７からしきい値T1〜T4が供給されている。
あるブロックが動きブロックと判定され、（最大フレー
ム差ΔＦ≦動きしきい値ＭTH）の関係にあるブロックが
静止ブロックと判定される。動きブロックの画素データ
は、３次元ADRCエンコーダ11に供給される。また、静止
ブロックの画素データは、平均化回路12に供給される。
この平均化回路12は、１ブロックに含まれる二つの領域
の同一位置の画素のデータ同士を加算してから1/2にし
て、元の１ブロックの画素数の1/2の画素数のブロック
を形成する。このような処理は、駒落とし処理と称され
る。平均化回路12の出力信号が２次元ADRCエンコーダ13
に供給される。これらのエンコーダ11及び13には、しき
い値決定回路７からしきい値T1〜T4が供給されている。
３次元ADRCエンコーダ11では、（４ライン×４画素×
２フレーム）の計32個の画素データの中の最大値MAX3,
最小値MIN3が検出され、（MAX3−MIN3＋１＝DR3）によ
りダイナミックレンジDR3が求められる。このブロック
のダイナミックレンジDR3としきい値T1〜T4との関係か
ら、コード信号DT3のビット数が定まる。即ち、（DR3≧
T1）のブロックでは、４ビットのコード信号が形成さ
れ、（T1＞DR3≧T2）のブロックでは、３ビットのコー
ド信号が形成され、（T2＞DR3≧T3）のブロックでは、
２ビットのコード信号が形成され、（T3＞DR3≧T4）の
ブロックでは、１ビットのコード信号が形成され、（T4
＞DR3）のブロックでは、０ビット、即ち、コード信号
が伝送されない。
２フレーム）の計32個の画素データの中の最大値MAX3,
最小値MIN3が検出され、（MAX3−MIN3＋１＝DR3）によ
りダイナミックレンジDR3が求められる。このブロック
のダイナミックレンジDR3としきい値T1〜T4との関係か
ら、コード信号DT3のビット数が定まる。即ち、（DR3≧
T1）のブロックでは、４ビットのコード信号が形成さ
れ、（T1＞DR3≧T2）のブロックでは、３ビットのコー
ド信号が形成され、（T2＞DR3≧T3）のブロックでは、
２ビットのコード信号が形成され、（T3＞DR3≧T4）の
ブロックでは、１ビットのコード信号が形成され、（T4
＞DR3）のブロックでは、０ビット、即ち、コード信号
が伝送されない。
例えば４ビット量子化の符号化の場合には、検出され
たダイナミックレンジDR3が16（＝24）分割され、画素
データの各々の最小値MIN3を除去した後のデータのレベ
ルが属する範囲に対応した４ビットのコード信号DT3が
発生される。
たダイナミックレンジDR3が16（＝24）分割され、画素
データの各々の最小値MIN3を除去した後のデータのレベ
ルが属する範囲に対応した４ビットのコード信号DT3が
発生される。
２次元ADRCエンコーダ13では、上述の３次元ADRCエン
コーダ11と同様の動作により、最大値MAX2,最小値MIN2,
ダイナミックレンジDR2の検出がされ、コード信号DT2が
形成される。但し、符号化の対象となるのは、前段の平
均化回路12により、画素数が1/2とされたデータであ
る。
コーダ11と同様の動作により、最大値MAX2,最小値MIN2,
ダイナミックレンジDR2の検出がされ、コード信号DT2が
形成される。但し、符号化の対象となるのは、前段の平
均化回路12により、画素数が1/2とされたデータであ
る。
３次元ADRCエンコーダ11の出力信号（DR3,MIN3,DT3）
と２次元ADRCエンコーダ13の出力信号（DR2,MIN2,DT2）
がセレクタ14に供給される。セレクタ14は、動き判定回
路10からの判定信号SJにより制御される。即ち、動きブ
ロックの場合には、３次元ADRCエンコーダ11の出力信号
をセレクタ14が選択し、静止ブロックの場合には、２次
元ADRCエンコーダ13の出力信号をセレクタ14が選択す
る。このセレクタ14の出力信号がフレーム化回路15に供
給される。
と２次元ADRCエンコーダ13の出力信号（DR2,MIN2,DT2）
がセレクタ14に供給される。セレクタ14は、動き判定回
路10からの判定信号SJにより制御される。即ち、動きブ
ロックの場合には、３次元ADRCエンコーダ11の出力信号
をセレクタ14が選択し、静止ブロックの場合には、２次
元ADRCエンコーダ13の出力信号をセレクタ14が選択す
る。このセレクタ14の出力信号がフレーム化回路15に供
給される。
フレーム化回路15には、セレクタ14の出力信号の他
に、しきい値セットを指定するしきい値コードPiと判定
コードSJが供給される。しきい値コードPiは、２フレー
ム単位で変化するもので、判定コードSJは、１ブロック
単位で変化する。フレーム化回路15は、入力信号をフレ
ーム構造の記録データに変換する。フレーム化回路15で
は、必要に応じて、エラー訂正符号の符号化の処理がな
される。フレーム化回路15の出力端子16に得られた記録
データが図示せずも、記録アンプ、回転トランス等を介
して回転ヘッドに供給され、磁気テープに記録される。
に、しきい値セットを指定するしきい値コードPiと判定
コードSJが供給される。しきい値コードPiは、２フレー
ム単位で変化するもので、判定コードSJは、１ブロック
単位で変化する。フレーム化回路15は、入力信号をフレ
ーム構造の記録データに変換する。フレーム化回路15で
は、必要に応じて、エラー訂正符号の符号化の処理がな
される。フレーム化回路15の出力端子16に得られた記録
データが図示せずも、記録アンプ、回転トランス等を介
して回転ヘッドに供給され、磁気テープに記録される。
b.ADRCエンコーダ 第５図は、３次元ADRCエンコーダ11の一例の構成を示
す。第５図において、21が入力端子を示し、この入力端
子21には、最大値検出回路22,最小値検出回路23及び遅
延回路24が接続されている。最大値検出回路22により検
出された最大値MAX3が減算回路25に供給される。最小値
検出回路23により検出された最小値MIN3が減算回路25に
供給され、この減算回路25の出力信号が＋１加算回路27
に供給される。＋１加算回路27から（MAX3−MIN3＋１）
で表されるダイナミックレンジDR3が得られる。
す。第５図において、21が入力端子を示し、この入力端
子21には、最大値検出回路22,最小値検出回路23及び遅
延回路24が接続されている。最大値検出回路22により検
出された最大値MAX3が減算回路25に供給される。最小値
検出回路23により検出された最小値MIN3が減算回路25に
供給され、この減算回路25の出力信号が＋１加算回路27
に供給される。＋１加算回路27から（MAX3−MIN3＋１）
で表されるダイナミックレンジDR3が得られる。
遅延回路24を介された画素データが減算回路26に供給
される。この減算回路26には、最小値MIN3が供給され、
減算回路26から最小値除去後の画素データPDIが発生す
る。この画素データPDIが量子化回路30に供給される。
ダイナミックレンジDR3は、出力端子31に取り出される
と共に、ROM28に供給される。ROM28には、端子29からし
きい値決定回路７で発生したしきい値コードPiが供給さ
れている。このROM28からは、量子化ステップΔ及びビ
ット数を示すビット数コードNbが発生する。
される。この減算回路26には、最小値MIN3が供給され、
減算回路26から最小値除去後の画素データPDIが発生す
る。この画素データPDIが量子化回路30に供給される。
ダイナミックレンジDR3は、出力端子31に取り出される
と共に、ROM28に供給される。ROM28には、端子29からし
きい値決定回路７で発生したしきい値コードPiが供給さ
れている。このROM28からは、量子化ステップΔ及びビ
ット数を示すビット数コードNbが発生する。
量子化回路30には、量子化ステップΔが供給され、最
小値除去後のデータPDIと量子化ステップΔからコード
信号DT3が形成される。このコード信号DT3が出力端子34
に取り出される。これらの出力端子31,32,33,34に発生
する出力信号がフレーム化回路15に供給される。ビット
数コードNbは、フレーム化回路15において、有効なビッ
トを選択するのに使用される。
小値除去後のデータPDIと量子化ステップΔからコード
信号DT3が形成される。このコード信号DT3が出力端子34
に取り出される。これらの出力端子31,32,33,34に発生
する出力信号がフレーム化回路15に供給される。ビット
数コードNbは、フレーム化回路15において、有効なビッ
トを選択するのに使用される。
上述の量子化回路30におけるコード信号DT3の形成に
ついて説明する。一般的に、ｎビットを割り当てる符号
化の場合では、原データPDのレベルをLi、量子化コード
をQiと表すと、 で求められる。〔 〕の記号は、切り捨てを意味す
る。
ついて説明する。一般的に、ｎビットを割り当てる符号
化の場合では、原データPDのレベルをLi、量子化コード
をQiと表すと、 で求められる。〔 〕の記号は、切り捨てを意味す
る。
また、復号側では、復元レベルをｉと表すと、 ｉ＝（DR3/2n）×（Qi＋0.5） ＋MIN3＝Δ×（Qi＋0.5）＋MIN3 の処理がなされる。
c.3次元度数分布表の作成 ３次元度数分布発生回路５においてなされる３次元度
数分布表の作成について、第６図を参照して説明する。
第６図において、縦軸がダイナミックレンジDR3を示
し、横軸が最大フレーム差ΔＦを示す。これらのダイナ
ミックレンジDR3及び最大フレーム差ΔＦは、検出回路
３において検出されたものである。最大フレーム差ΔＦ
は、（０〜255）の範囲の値をとりうる。処理の簡単化
のために所定値以上の最大フレーム差を全て所定値に置
き換えても良い。
数分布表の作成について、第６図を参照して説明する。
第６図において、縦軸がダイナミックレンジDR3を示
し、横軸が最大フレーム差ΔＦを示す。これらのダイナ
ミックレンジDR3及び最大フレーム差ΔＦは、検出回路
３において検出されたものである。最大フレーム差ΔＦ
は、（０〜255）の範囲の値をとりうる。処理の簡単化
のために所定値以上の最大フレーム差を全て所定値に置
き換えても良い。
検出回路３で検出された各ブロックのダイナミックレ
ンジDR3と最大フレーム差ΔＦとで規定される位置に、
発生度数が書き込まれ、２フレーム期間、度数が集計さ
れる。後述のように、度数分布表は、メモリ内で形成さ
れる。第６図において、図示が省略されている領域の発
生度数は、簡単のため全て０としている。
ンジDR3と最大フレーム差ΔＦとで規定される位置に、
発生度数が書き込まれ、２フレーム期間、度数が集計さ
れる。後述のように、度数分布表は、メモリ内で形成さ
れる。第６図において、図示が省略されている領域の発
生度数は、簡単のため全て０としている。
積算型度数分布発生回路６では、２フレーム期間に渡
って集計された度数分布表が積算型に変換される。積算
は、最大フレーム差ΔＦ及びダイナミックレンジDR3の
両者の方向でなされる。第７図Ａに示す表は、第６図に
示す表に関して、最大フレーム差ΔＦの255から０に向
かう方向に積算した結果、得られるものである。次に、
ダイナミックレンジDR3の255から０に向かう方向に第７
図Ａの表が積算されることにより、第７図Ｂに示す表が
得られる。第７図Ｂに示す表が積算型の度数分布表であ
る。（ΔＦ＝0,DR3＝０）の時の度数（第７図Ｂでは、4
7）が２フレーム期間のブロックの総数である。度数分
布表を積算型へ変換するのは、発生情報量を直ぐに求め
ることを容易とするためである。
って集計された度数分布表が積算型に変換される。積算
は、最大フレーム差ΔＦ及びダイナミックレンジDR3の
両者の方向でなされる。第７図Ａに示す表は、第６図に
示す表に関して、最大フレーム差ΔＦの255から０に向
かう方向に積算した結果、得られるものである。次に、
ダイナミックレンジDR3の255から０に向かう方向に第７
図Ａの表が積算されることにより、第７図Ｂに示す表が
得られる。第７図Ｂに示す表が積算型の度数分布表であ
る。（ΔＦ＝0,DR3＝０）の時の度数（第７図Ｂでは、4
7）が２フレーム期間のブロックの総数である。度数分
布表を積算型へ変換するのは、発生情報量を直ぐに求め
ることを容易とするためである。
しきい値決定回路７は、積算型の度数分布表を用いて
最適なしきい値のセット及び動きしきい値ＭTHを決定す
る。この決定の方法としては、動きしきい値ＭTHとし
て、復元画像にジャーキネスが発生しない程度の初期値
を与え、レベル方向のしきい値を動かすことにより、発
生情報量（合計ビット数）が目標値を超えないしきい値
セットを決定する。若し、目標値に追い込めない場合に
は、動きしきい値ＭTHを動かして、再び、目標値を超え
ないしきい値セットが探される。このしきい値セットを
決定する処理がROM8に格納されているプログラムに従っ
てなされる。
最適なしきい値のセット及び動きしきい値ＭTHを決定す
る。この決定の方法としては、動きしきい値ＭTHとし
て、復元画像にジャーキネスが発生しない程度の初期値
を与え、レベル方向のしきい値を動かすことにより、発
生情報量（合計ビット数）が目標値を超えないしきい値
セットを決定する。若し、目標値に追い込めない場合に
は、動きしきい値ＭTHを動かして、再び、目標値を超え
ないしきい値セットが探される。このしきい値セットを
決定する処理がROM8に格納されているプログラムに従っ
てなされる。
第８図Ａを参照して、第６図に示す度数分布表を使用
して発生情報量を算出する処理について説明する。
して発生情報量を算出する処理について説明する。
動きしきい値ＭTHが与えられる時に、（ΔＦ≦ＭTH）
の範囲が静止ブロックとして扱われ、（ΔＦ＞ＭTH）の
範囲が動きブロックとして扱われる。静止ブロックに関
しては、16個の画素の符号化コード信号DT2が発生し、
動きブロックに関しては、32個の画素の符号化コード信
号DT3が発生する。
の範囲が静止ブロックとして扱われ、（ΔＦ＞ＭTH）の
範囲が動きブロックとして扱われる。静止ブロックに関
しては、16個の画素の符号化コード信号DT2が発生し、
動きブロックに関しては、32個の画素の符号化コード信
号DT3が発生する。
レベル方向のしきい値T1〜T4が与えられる時に、下記
のように、符号化ビット数が割り当てられる。
のように、符号化ビット数が割り当てられる。
（T4＞DR3）の時、０ビット （T3＞DR3≧T4）の時、１ビット （T2＞DR3≧T3）の時、２ビット （T1＞DR3≧T2）の時、３ビット （DR3≧T1）の時、４ビット 動きしきい値ＭTHとレベル方向のしきい値T1〜T4とに
より、度数分布表は、第８図Ａに示すように10個の領域
に分割される。各領域に含まれる度数の合計をM00〜M41
として表すと、コード信号に関しての２フレーム期間の
データ量DAv（ビット数）は、次式で算出される。
より、度数分布表は、第８図Ａに示すように10個の領域
に分割される。各領域に含まれる度数の合計をM00〜M41
として表すと、コード信号に関しての２フレーム期間の
データ量DAv（ビット数）は、次式で算出される。
DAv＝１×16×M10＋１×32×M11 ２×16×M20＋２×32×M21 ３×16×M30＋３×32×M31 ４×16×M40＋４×32×M41 ＝16｛M10＋2M11＋2M20＋4M21 ＋3M30＋6M31＋4M40＋8M41｝ ＝16｛（M10＋M11＋M20＋M21 ＋M30＋M31＋M40＋M41） ＋（M11＋M21＋M31＋M41） ＋（M20＋M21＋M30＋M31＋M40＋M41） ＋（M21＋M31＋M41） ＋（M30＋M31＋M40＋M41） ＋（M31＋M41） ＋（M40＋M41） ＋（M41）｝ ２フレーム期間の発生情報量は、上式のダイナミック
レンジに応じて可変のデータ量DAvに対して、固定のデ
ータ量DAf（ビット数）を加算したものである。固定の
データ量DAfは、DR3及びMIN3と判定コードSJとを加算し
た17ビットにブロックの総数を乗じたビット数である。
レンジに応じて可変のデータ量DAvに対して、固定のデ
ータ量DAf（ビット数）を加算したものである。固定の
データ量DAfは、DR3及びMIN3と判定コードSJとを加算し
た17ビットにブロックの総数を乗じたビット数である。
上述の式から分るように、複数の領域の度数M00〜M41
を選択的に積算することでデータ量DAvが算出される。
上式の（ ）で括られた度数の積算値は、積算型度数分
布発生回路６で得られる第７図Ｂに示される積算型の度
数分布表から直ちに得ることができる。
を選択的に積算することでデータ量DAvが算出される。
上式の（ ）で括られた度数の積算値は、積算型度数分
布発生回路６で得られる第７図Ｂに示される積算型の度
数分布表から直ちに得ることができる。
第８図Ｂは、積算型の度数分布表において、上式の
（ ）で括られた積算値N10〜N41の位置を示す。これら
の積算値は、下記のように対応する。
（ ）で括られた積算値N10〜N41の位置を示す。これら
の積算値は、下記のように対応する。
10＝（M10＋M11＋M20＋M21＋M30＋M31＋M40＋M41） N11＝（M11＋M21＋M31＋M41） N20＝（M20＋M21＋M30＋M31＋M40＋M41） N21＝（M21＋M31＋M41） N30＝（M30＋M31＋M40＋M41） N31＝（M31＋M41） N40＝（M40＋M41） N41＝（M41） 従って、積算型度数分布表を使用してデータ量DAvを
算出するには、 DAv＝16｛N10＋N11＋N20＋N21＋N30＋N31＋N40＋N41｝ の処理がなされる。後述のように、積算型度数分布表
は、メモリ内に作成されるので、しきい値ＭTH及びT1〜
T4をアドレスとして、８箇所の度数を読み出して加算す
れば、情報量DAvが求められる。
算出するには、 DAv＝16｛N10＋N11＋N20＋N21＋N30＋N31＋N40＋N41｝ の処理がなされる。後述のように、積算型度数分布表
は、メモリ内に作成されるので、しきい値ＭTH及びT1〜
T4をアドレスとして、８箇所の度数を読み出して加算す
れば、情報量DAvが求められる。
d.3次元度数分布発生回路、積算型度数分布発生回路及
びしきい値決定回路の一例 ３次元度数分布発生回路５、積算型度数分布発生回路
６及びしきい値決定回路７は、一例として、第９図に示
す構成とされている。第９図において、41で示す入力端
子から最大値MAX3がアドレスコントローラ44に供給さ
れ、42で示す入力端子から最小値MIN3がアドレスコント
ローラ44に供給され、43で示す入力端子から最大値フレ
ーム差ΔＦがアドレスコントローラ44に供給される。
びしきい値決定回路の一例 ３次元度数分布発生回路５、積算型度数分布発生回路
６及びしきい値決定回路７は、一例として、第９図に示
す構成とされている。第９図において、41で示す入力端
子から最大値MAX3がアドレスコントローラ44に供給さ
れ、42で示す入力端子から最小値MIN3がアドレスコント
ローラ44に供給され、43で示す入力端子から最大値フレ
ーム差ΔＦがアドレスコントローラ44に供給される。
アドレスコントローラ44は、RAM45に対する水平方向
（上位）及び垂直方向（下位）のアドレスを発生する。
このRAM45は、垂直方向に（０〜255）のアドレスを有
し、水平方向に（０〜255）のアドレスを有し、初期状
態では、記憶内容が全てクリアされる。RAM45の一つの
アドレスには、複数ビットのデータが格納可能とされて
いる。このビット数は、２フレーム期間のブロックの個
数を表現できるのに充分な数である。RAM45の垂直方向
のアドレスがダイナミックレンジDR3と対応し、RAM45の
水平方向のアドレスが最大フレーム差ΔＦと対応する。
最大フレーム差ΔＦが255より少ない数例えば31に制限
される時には、RAM45の水平方向のアドレスも減少す
る。
（上位）及び垂直方向（下位）のアドレスを発生する。
このRAM45は、垂直方向に（０〜255）のアドレスを有
し、水平方向に（０〜255）のアドレスを有し、初期状
態では、記憶内容が全てクリアされる。RAM45の一つの
アドレスには、複数ビットのデータが格納可能とされて
いる。このビット数は、２フレーム期間のブロックの個
数を表現できるのに充分な数である。RAM45の垂直方向
のアドレスがダイナミックレンジDR3と対応し、RAM45の
水平方向のアドレスが最大フレーム差ΔＦと対応する。
最大フレーム差ΔＦが255より少ない数例えば31に制限
される時には、RAM45の水平方向のアドレスも減少す
る。
RAM45から読み出されたデータが出力制御機能を持つ
レジスタ52を介して加算回路46に供給され、加算回路46
の出力データがレジスタ47,48を介してRAM45に供給され
る。RAM45には、ダイナミックレンジDR3及び最大フレー
ム差ΔＦに応じたアドレスが供給されることにより、度
数分布表が貯えられる。つまり、RAM45の出力データが
レジスタ52を介して加算回路46に供給され、この加算回
路46の出力データがレジスタ47,48を介してRAM45の同一
アドレスに書き込まれる。
レジスタ52を介して加算回路46に供給され、加算回路46
の出力データがレジスタ47,48を介してRAM45に供給され
る。RAM45には、ダイナミックレンジDR3及び最大フレー
ム差ΔＦに応じたアドレスが供給されることにより、度
数分布表が貯えられる。つまり、RAM45の出力データが
レジスタ52を介して加算回路46に供給され、この加算回
路46の出力データがレジスタ47,48を介してRAM45の同一
アドレスに書き込まれる。
加算回路46には、レジスタ49を介して＋１発生回路50
の出力が供給される。上記のレジスタ52と加算回路46と
レジスタ47,48,49と＋１発生回路50により、２フレーム
期間の度数分布表（第６図参照）が作成され、RAM45に
格納される。
の出力が供給される。上記のレジスタ52と加算回路46と
レジスタ47,48,49と＋１発生回路50により、２フレーム
期間の度数分布表（第６図参照）が作成され、RAM45に
格納される。
次に、レジスタ51,52が出力可能状態とされ、レジス
タ49が出力不可能状態とされ、積算型の度数分布表の作
成がなされる。RAM45には、最大フレーム差ΔＦの255か
らスタートして０までディクリメントする水平方向アド
レス（上位アドレス）とダイナミックレンジDR3の255か
ら（−１）づつディクリメントする垂直方向アドレス
（下位アドレス）とが供給される。
タ49が出力不可能状態とされ、積算型の度数分布表の作
成がなされる。RAM45には、最大フレーム差ΔＦの255か
らスタートして０までディクリメントする水平方向アド
レス（上位アドレス）とダイナミックレンジDR3の255か
ら（−１）づつディクリメントする垂直方向アドレス
（下位アドレス）とが供給される。
このアドレスにより、RAM45から読み出されたデータ
が加算回路46において、レジスタ51に貯えられている以
前のデータと加算される。RAM45には、加算回路46の出
力データが読み出しアドレスと同一アドレスに書き込ま
れるので、RAM45には、積算型の度数分布表が貯えられ
る。
が加算回路46において、レジスタ51に貯えられている以
前のデータと加算される。RAM45には、加算回路46の出
力データが読み出しアドレスと同一アドレスに書き込ま
れるので、RAM45には、積算型の度数分布表が貯えられ
る。
そして、発生情報量の算出を行うために、アドレスコ
ントローラ44からレベル方向のしきい値T1〜T4が下位の
アドレス信号としてRAM45に順次供給される。上位のア
ドレス信号は、動きしきい値ＭTH又は（ΔＦ＝０）で定
まる。最初に（ΔＦ＝０）とされた状態でしきい値T4〜
T1が順次アドレスとしてRAM45に供給されると、度数N1
0,N20,N30,N40が読み出される。次に、（ΔＦ＝ＭTH）
とされた状態でしきい値T4〜T1が順次アドレスとしてRA
M45に供給されると、度数N11,N21,N31,N41が読み出され
る。このように、順次度数が読み出されると、加算回路
54の出力は、 （N10＋N11＋N20＋N21＋N30＋N31＋N40＋N41） となる。この加算回路54の出力は、しきい値T1〜T4及
びＭTHと対応するデータ量DAvを16倍した値に他ならな
い。
ントローラ44からレベル方向のしきい値T1〜T4が下位の
アドレス信号としてRAM45に順次供給される。上位のア
ドレス信号は、動きしきい値ＭTH又は（ΔＦ＝０）で定
まる。最初に（ΔＦ＝０）とされた状態でしきい値T4〜
T1が順次アドレスとしてRAM45に供給されると、度数N1
0,N20,N30,N40が読み出される。次に、（ΔＦ＝ＭTH）
とされた状態でしきい値T4〜T1が順次アドレスとしてRA
M45に供給されると、度数N11,N21,N31,N41が読み出され
る。このように、順次度数が読み出されると、加算回路
54の出力は、 （N10＋N11＋N20＋N21＋N30＋N31＋N40＋N41） となる。この加算回路54の出力は、しきい値T1〜T4及
びＭTHと対応するデータ量DAvを16倍した値に他ならな
い。
比較回路56は、上記のデータ量が端子57からの基準値
（目標値）を超える時に“0"となり、基準値をデータ量
が超えない時に“1"となる比較出力信号を発生する。こ
の比較出力信号がアドレスコントローラ44に端子58を通
じて供給される。アドレスコントローラ44は、比較出力
が“1"になると、しきい値の更新を停止し、その時のし
きい値（T1〜T4及びＭTH）を示すしきい値コードPiを出
力端子53に発生する。
（目標値）を超える時に“0"となり、基準値をデータ量
が超えない時に“1"となる比較出力信号を発生する。こ
の比較出力信号がアドレスコントローラ44に端子58を通
じて供給される。アドレスコントローラ44は、比較出力
が“1"になると、しきい値の更新を停止し、その時のし
きい値（T1〜T4及びＭTH）を示すしきい値コードPiを出
力端子53に発生する。
上述の度数分布表を積算型に変換する処理及び最適な
しきい値を決定する処理は、垂直ブランキング期間にお
いて行うことができる。
しきい値を決定する処理は、垂直ブランキング期間にお
いて行うことができる。
第10図は、アドレスコントローラ44の一例の構成を示
す。第10図において、41及び42で各々示す入力端子に最
大値MAX3、最小値MIN3が供給され、減算回路61の出力信
号が＋１発生回路75に供給されることにより、ダイナミ
ックレンジDR3が算出される。このダイナミックレンジD
R3が出力制御機能を持つレジスタ62を介して出力端子63
に取り出される。この出力端子63に発生するアドレス
は、RAM45の垂直方向（下位）アドレスである。
す。第10図において、41及び42で各々示す入力端子に最
大値MAX3、最小値MIN3が供給され、減算回路61の出力信
号が＋１発生回路75に供給されることにより、ダイナミ
ックレンジDR3が算出される。このダイナミックレンジD
R3が出力制御機能を持つレジスタ62を介して出力端子63
に取り出される。この出力端子63に発生するアドレス
は、RAM45の垂直方向（下位）アドレスである。
また、０〜255の出力信号を順次発生する積算カウン
タ64が設けられ、積算カウンタ64の出力信号が出力制御
機能を持つレジスタ65を介して出力端子63にアドレス信
号として取り出される。
タ64が設けられ、積算カウンタ64の出力信号が出力制御
機能を持つレジスタ65を介して出力端子63にアドレス信
号として取り出される。
更に、66,67,68,69は、各々ROMを示し、ROM66には、
例えば11通りのしきい値T1が格納されており、他のROM6
7,68,69には、同様に11通りのしきい値T2,T3,T4が格納
されている。ROM66〜69には、アドレス発生回路74で発
生したしきい値コードPiがアドレスとして供給される。
例えば11通りのしきい値T1が格納されており、他のROM6
7,68,69には、同様に11通りのしきい値T2,T3,T4が格納
されている。ROM66〜69には、アドレス発生回路74で発
生したしきい値コードPiがアドレスとして供給される。
このアドレス発生回路74には、端子58から比較回路56
の出力信号が供給され、比較出力が“0"期間では、所定
周期で変化するアドレスがROM66〜69に供給される。ROM
66〜69からは、発生情報量が基準値以下になる迄、即
ち、比較出力周波数が“1"になる迄、しきい値が順次読
み出される。ROM66〜69の各々から読み出されたしきい
値は、出力制御機能を持つレジスタ70,71,72,73を各々
介して出力端子63に取り出される。このレジスタ70〜73
により、しきい値が順番に出力される。
の出力信号が供給され、比較出力が“0"期間では、所定
周期で変化するアドレスがROM66〜69に供給される。ROM
66〜69からは、発生情報量が基準値以下になる迄、即
ち、比較出力周波数が“1"になる迄、しきい値が順次読
み出される。ROM66〜69の各々から読み出されたしきい
値は、出力制御機能を持つレジスタ70,71,72,73を各々
介して出力端子63に取り出される。このレジスタ70〜73
により、しきい値が順番に出力される。
アドレス発生回路74において、発生した最適なしきい
値を指定するためのしきい値コードPiは、出力端子53に
取り出される。このしきい値コードPiがADRC符号化のた
めに使用されると共に、伝送される。
値を指定するためのしきい値コードPiは、出力端子53に
取り出される。このしきい値コードPiがADRC符号化のた
めに使用されると共に、伝送される。
RAM45の水平方向（上位）のアドレスは、出力端子83
に発生する。上述の出力端子63に発生するアドレスは、
ダイナミックレンジDR3に関するアドレスであるのに対
して、出力端子83に発生するアドレスは、最大フレーム
差ΔＦに関するアドレスである。
に発生する。上述の出力端子63に発生するアドレスは、
ダイナミックレンジDR3に関するアドレスであるのに対
して、出力端子83に発生するアドレスは、最大フレーム
差ΔＦに関するアドレスである。
最大フレーム差ΔＦは、入力端子43から供給され、出
力制御機能を持つレジスタ85を介して出力端子83に取り
出される。81は、積算カウンタを示し、この積算カウン
タ81により形成された（０〜255）に変化するアドレス
が出力制御機能を持つレジスタ82を介して出力端子83に
取り出される。積算カウンタ81は、度数分布表を形成す
る時のアドレスを発生する。
力制御機能を持つレジスタ85を介して出力端子83に取り
出される。81は、積算カウンタを示し、この積算カウン
タ81により形成された（０〜255）に変化するアドレス
が出力制御機能を持つレジスタ82を介して出力端子83に
取り出される。積算カウンタ81は、度数分布表を形成す
る時のアドレスを発生する。
また、ROM84が設けられ、ROM84の出力が出力制御機能
を持つレジスタ85を介して出力端子83に取り出される。
このROM84には、アドレス発生回路74の出力信号が供給
されており、データ量を算出する時に、ROM84から読み
出される動きしきい値ＭTHが用いられる。
を持つレジスタ85を介して出力端子83に取り出される。
このROM84には、アドレス発生回路74の出力信号が供給
されており、データ量を算出する時に、ROM84から読み
出される動きしきい値ＭTHが用いられる。
更に、（ΔＦ＝０）の時のアドレスを発生する０発生
回路87が設けられ、０発生回路87の出力が出力制御機能
を持つレジスタ88を介して出力端子83に取り出される。
回路87が設けられ、０発生回路87の出力が出力制御機能
を持つレジスタ88を介して出力端子83に取り出される。
上述のアドレスコントローラ44において、度数分布表
の作成の時には、レジスタ86及び62がONする。
の作成の時には、レジスタ86及び62がONする。
積算型の度数分布表の作成の時には、レジスタ82及び
65がONする。最大フレーム差ΔＦの方向の積算の時に
は、積算カウンタ64の出力が255の期間内で積算カウン
タ81の出力が255から０に向かって変化し、次に、積算
カウンタ64の出力が254の期間内で積算カウンタ81の出
力が255から０に向かって変化する。以下、同様の動作
が繰り返され、積算カウンタ64の出力が０の期間内で積
算カウンタ81の出力が255から０に向かって変化するこ
とで、最大フレーム差ΔＦの方向の積算が完了する。
65がONする。最大フレーム差ΔＦの方向の積算の時に
は、積算カウンタ64の出力が255の期間内で積算カウン
タ81の出力が255から０に向かって変化し、次に、積算
カウンタ64の出力が254の期間内で積算カウンタ81の出
力が255から０に向かって変化する。以下、同様の動作
が繰り返され、積算カウンタ64の出力が０の期間内で積
算カウンタ81の出力が255から０に向かって変化するこ
とで、最大フレーム差ΔＦの方向の積算が完了する。
ダイナミックレンジDR3の方向の積算の時には、積算
カウンタ81の出力が255の期間内で積算カウンタ64の出
力が255から０に向かって変化し、次に、積算カウンタ8
1の出力が254の期間内で積算カウンタ64の出力が255か
ら０に向かって変化する。以下、同様の動作が繰り返さ
れ、積算カウンタ81の出力が０の期間内で積算カウンタ
64の出力が255から０に向かって変化することで、ダイ
ナミックレンジDR3の方向の積算が完了し、積算型の度
数分布表が作成される。
カウンタ81の出力が255の期間内で積算カウンタ64の出
力が255から０に向かって変化し、次に、積算カウンタ8
1の出力が254の期間内で積算カウンタ64の出力が255か
ら０に向かって変化する。以下、同様の動作が繰り返さ
れ、積算カウンタ81の出力が０の期間内で積算カウンタ
64の出力が255から０に向かって変化することで、ダイ
ナミックレンジDR3の方向の積算が完了し、積算型の度
数分布表が作成される。
また、発生情報量の演算の時には、レジスタ85,88,70
〜73がONする。レジスタ88がONし、（ΔＦ＝０）の期間
で、レジスタ70〜73が順次ONし、しきい値T1〜T4が発生
することで、度数N10〜N40が得られ、レジスタ85がON
し、（ΔＦ＝ＭTH）の期間で、レジスタ70〜73が順次ON
し、度数N11〜N41が得られる。
〜73がONする。レジスタ88がONし、（ΔＦ＝０）の期間
で、レジスタ70〜73が順次ONし、しきい値T1〜T4が発生
することで、度数N10〜N40が得られ、レジスタ85がON
し、（ΔＦ＝ＭTH）の期間で、レジスタ70〜73が順次ON
し、度数N11〜N41が得られる。
以上の第９図及び第10図に示す構成により、３次元度
数分布表が形成され、この度数分布表が積算型のものに
変換され、更に、最適なしきい値の決定がなされる。ま
た、アドレスコントローラ44からは、図示せずも、最適
なしきい値を決定する時の動きしきい値ＭTHが発生さ
れ、この動きしきい値ＭTHが動き判定回路10に供給さ
れ、駒落とし処理がなされる。
数分布表が形成され、この度数分布表が積算型のものに
変換され、更に、最適なしきい値の決定がなされる。ま
た、アドレスコントローラ44からは、図示せずも、最適
なしきい値を決定する時の動きしきい値ＭTHが発生さ
れ、この動きしきい値ＭTHが動き判定回路10に供給さ
れ、駒落とし処理がなされる。
なお、第１図においては、検出回路３と別にフレーム
差検出回路９を設けているが、検出回路３で得られた最
大フレーム差ΔＦを記憶しておき、この最大フレーム差
を用いて、動き判定を行うようにしても良い。また、３
次元ADRCエンコーダ11と２次元ADRCエンコーダ13とは、
共通の回路構成とすることが出来る。
差検出回路９を設けているが、検出回路３で得られた最
大フレーム差ΔＦを記憶しておき、この最大フレーム差
を用いて、動き判定を行うようにしても良い。また、３
次元ADRCエンコーダ11と２次元ADRCエンコーダ13とは、
共通の回路構成とすることが出来る。
この発明は、３次元ブロックの可変長ADRCのような高
能率符号化装置において、静止領域では、駒落とし処理
により、伝送情報量が圧縮されることを考慮して、発生
情報量を目標値より小さいものに抑える場合に、ダイナ
ミックレンジDRのみならず、動きしきい値をも導入して
いる。従って、動きしきい値を動かすことで、静止ブロ
ックとして扱われる領域が増え、その分、レベル方向の
しきい値を厳しくしなくても良い。従って、この発明に
よれば、復元画像の量子化雑音を低減できる。
能率符号化装置において、静止領域では、駒落とし処理
により、伝送情報量が圧縮されることを考慮して、発生
情報量を目標値より小さいものに抑える場合に、ダイナ
ミックレンジDRのみならず、動きしきい値をも導入して
いる。従って、動きしきい値を動かすことで、静止ブロ
ックとして扱われる領域が増え、その分、レベル方向の
しきい値を厳しくしなくても良い。従って、この発明に
よれば、復元画像の量子化雑音を低減できる。
第１図はこの発明の一実施例の記録側の構成を示すブロ
ック図、第２図，第３図及び第４図はブロックの構成の
説明のための略線図、第５図はADRCエンコーダの一例の
ブロック図、第６図及び第７図は度数分布表の説明のた
めの略線図、第８図は発生情報量の算出の説明に用いる
略線図、第９図は３次元度数分布発生回路及びしきい値
決定回路の一例のブロック図、第10図は第９図の一部で
あるアドレスコントローラの一例のブロック図、第11図
は先に提案されているバッファリング回路の説明のため
の略線図である。 図面における主要な符号の説明 1:ディジタルビデオ信号の入力端子、2:ブロック化回
路、3:検出回路、5:3次元度数分布発生回路、6:積算型
度数分布発生回路、7:しきい値決定回路、9:フレーム差
検出回路、10:動き判定回路、11:3次元ADRCエンコー
ダ、12:平均化回路、13:2次元ADRCエンコーダ。
ック図、第２図，第３図及び第４図はブロックの構成の
説明のための略線図、第５図はADRCエンコーダの一例の
ブロック図、第６図及び第７図は度数分布表の説明のた
めの略線図、第８図は発生情報量の算出の説明に用いる
略線図、第９図は３次元度数分布発生回路及びしきい値
決定回路の一例のブロック図、第10図は第９図の一部で
あるアドレスコントローラの一例のブロック図、第11図
は先に提案されているバッファリング回路の説明のため
の略線図である。 図面における主要な符号の説明 1:ディジタルビデオ信号の入力端子、2:ブロック化回
路、3:検出回路、5:3次元度数分布発生回路、6:積算型
度数分布発生回路、7:しきい値決定回路、9:フレーム差
検出回路、10:動き判定回路、11:3次元ADRCエンコー
ダ、12:平均化回路、13:2次元ADRCエンコーダ。
Claims (2)
- 【請求項１】連続するフレームからなるディジタル画像
信号の複数フレームにまたがる３次元ブロック内に含ま
れる複数の画素データを符号化する高能率符号化装置に
おいて、 各ブロック毎に、そのブロック内に含まれる複数の画素
データの最大値及び最小値を検出し、その検出された最
大値及び最小値から規定されるダイナミックレンジを求
める手段と、 各ブロック毎に、そのブロックの動き量を検出する手段
と、 所定期間における各ブロックの上記ダイナミックレンジ
及び上記動き量をアドレスとしてメモリ上に所定期間に
おけるブロックの度数分布情報を作成し、その度数分布
情報に基づいて上記ダイナミックレンジのアドレス方向
及び上記動き量のアドレス方向に対して度数を順次積算
することにより積算型度数分布情報を求める手段と、 上記積算型度数分布情報及び伝送路の伝送容量に応じ
て、各ブロックの画素データを画素データの値のレベル
方向に対して符号化する符号化情報を決定するためのし
きい値及び各ブロックの動き判定を行うための動きしき
い値を決定する手段と、 各ブロックの動き量と上記動きしきい値とを比較し、上
記動き量が上記動きしきい値以下の３次元ブロックを２
次元ブロックとするように、上記３次元ブロックに対し
て駒落とし処理を行う手段と、 上記３次元ブロック若しくは２次元ブロック内の複数の
画素データを上記しきい値に基づいて決定された符号化
情報に基づいて符号化する手段と からなることを特徴とする高能率符号化装置。 - 【請求項２】連続するフレームからなるディジタル画像
信号の複数フレームにまたがる３次元ブロック内に含ま
れる複数の画素データを符号化する高能率符号化装置に
おいて、 各ブロック毎に、そのブロック内に含まれる複数の画素
データの最大値及び最小値を検出し、その検出された最
大値及び最小値から規定されるダイナミックレンジを求
め、 各ブロック毎に、そのブロックの動き量を検出し、 所定期間における各ブロックの上記ダイナミックレンジ
及び上記動き量をアドレスとしてメモリ上に所定期間に
おけるブロックの度数分布情報を作成し、 上記度数分布情報に基づいて上記ダイナミックレンジの
アドレス方向及び上記動き量のアドレス方向に対して度
数を順次積算することにより積算型度数分布情報を求
め、 上記積算型度数分布情報及び伝送路の伝送容量に応じ
て、各ブロックの画素データを画素データの値のレベル
方向に対して符号化する符号化情報を決定するためのし
きい値及び各ブロックの動き判定を行うための動きしき
い値を決定し、 各ブロックの動き量と上記動きしきい値とを比較し、上
記動き量が上記動きしきい値以下の３次元ブロックを２
次元ブロックとするように、上記３次元ブロックに対し
て駒落とし処理を行い、 上記３次元ブロック若しくは２次元ブロック内の複数の
画素データを上記しきい値に基づいて決定された符号化
情報に基づいて符号化し、 上記符号化された符号化信号を伝送画像信号として伝送
するようになされていることを特徴とする高能率符号化
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18378188A JP2827221B2 (ja) | 1988-07-23 | 1988-07-23 | 高能率符号化装置及び高能率符号化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18378188A JP2827221B2 (ja) | 1988-07-23 | 1988-07-23 | 高能率符号化装置及び高能率符号化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0233283A JPH0233283A (ja) | 1990-02-02 |
| JP2827221B2 true JP2827221B2 (ja) | 1998-11-25 |
Family
ID=16141828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18378188A Expired - Lifetime JP2827221B2 (ja) | 1988-07-23 | 1988-07-23 | 高能率符号化装置及び高能率符号化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827221B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3315766B2 (ja) * | 1992-09-07 | 2002-08-19 | 富士通株式会社 | 画像データ符号化方法、その方法を用いた画像データ符号化装置、画像データ復元方法、その方法を用いた画像データ復元装置、シーン変化検出方法、その方法を用いたシーン変化検出装置、シーン変化記録装置、及び画像データのシーン変化記録・再生装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2670259B2 (ja) * | 1985-11-29 | 1997-10-29 | ソニー株式会社 | 高能率符号化装置 |
| JPH0821866B2 (ja) * | 1986-10-29 | 1996-03-04 | ソニー株式会社 | 情報量制御回路 |
| JPS63155888A (ja) * | 1986-12-18 | 1988-06-29 | Mitsubishi Electric Corp | 画像符号化制御方式 |
| JP2508440B2 (ja) * | 1987-05-29 | 1996-06-19 | ソニー株式会社 | 高能率符号化装置 |
| JP2508439B2 (ja) * | 1987-05-29 | 1996-06-19 | ソニー株式会社 | 高能率符号化装置 |
-
1988
- 1988-07-23 JP JP18378188A patent/JP2827221B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233283A (ja) | 1990-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508439B2 (ja) | 高能率符号化装置 | |
| JPH0353780A (ja) | 高能率符号化装置 | |
| KR100904329B1 (ko) | 화상 처리 장치, 화상 처리 방법, 및 기록 매체 | |
| US6510176B1 (en) | Variable-bit-rate coding apparatus | |
| JPH0821866B2 (ja) | 情報量制御回路 | |
| JP2827221B2 (ja) | 高能率符号化装置及び高能率符号化方法 | |
| JP2712343B2 (ja) | 画像信号の動き検出装置 | |
| JPH07203456A (ja) | 符号化装置と復号化装置と映像記録装置 | |
| JP2827225B2 (ja) | 画像信号の情報量制御装置 | |
| JP2508440B2 (ja) | 高能率符号化装置 | |
| JP2827224B2 (ja) | 高能率符号化装置 | |
| JP3590994B2 (ja) | 量子化出力の情報量制御装置および方法 | |
| US20010043653A1 (en) | Method and apparatus for image encoding method and appartus for image decoding and recording medium | |
| JP3170929B2 (ja) | ディジタル信号の量子化器 | |
| JP2718040B2 (ja) | 高能率符号化装置 | |
| JP3225667B2 (ja) | ディジタル信号の量子化器 | |
| JP2508483B2 (ja) | ディジタル画像信号のバッファリング装置 | |
| JPH0797754B2 (ja) | 符号化伝送装置 | |
| JP2668896B2 (ja) | 情報量制御回路 | |
| JP3029195B2 (ja) | 画像伝送装置及びその方法 | |
| JP3161100B2 (ja) | 高能率符号化装置 | |
| JP3356337B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP2861175B2 (ja) | 高能率符号化装置及び符号化方法 | |
| JP4123452B2 (ja) | 画像処理装置および画像処理方法 | |
| JP2778629B2 (ja) | 高能率符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |