JP2508414B2 - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2508414B2
JP2508414B2 JP5967593A JP5967593A JP2508414B2 JP 2508414 B2 JP2508414 B2 JP 2508414B2 JP 5967593 A JP5967593 A JP 5967593A JP 5967593 A JP5967593 A JP 5967593A JP 2508414 B2 JP2508414 B2 JP 2508414B2
Authority
JP
Japan
Prior art keywords
ground
wiring
layer
wiring board
ground wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5967593A
Other languages
English (en)
Other versions
JPH06252563A (ja
Inventor
栄 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5967593A priority Critical patent/JP2508414B2/ja
Publication of JPH06252563A publication Critical patent/JPH06252563A/ja
Application granted granted Critical
Publication of JP2508414B2 publication Critical patent/JP2508414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板に関し、特
に多層配線基板の配線構造に関する。
【0002】
【従来の技術】従来、多層配線基板の配線構造として
は、一般的にストリップ構造あるいはマイクロストリッ
プ構造と呼ばれる構造がとられている。ストリップ構造
とは、図5に示すように、信号配線層27a,27bを
グランド配線層28a〜28dで両面から挟んだ配線構
造である。
【0003】このグランド配線層28a〜28dにおい
ては、図4に示すように、メッシュ構造のグランド配線
パターン22が形成されるか、あるいはベタ層となって
いる。また、多層配線基板21では信号配線層27a,
27bに形成された配線パターン(図示せず)がスルー
ホール24を介して表面層のパッド26a〜26eに接
続されている。
【0004】さらに、多層配線基板21ではグランド配
線層28a〜28dに形成されたグランド配線パターン
22がグランドスルーホール23を介して表面層のグラ
ンドパッド25に接続されている。
【0005】これに対して、マイクロストリップ構造と
は信号配線層に対して片面のみグランド配線層を配置し
た構造である。上記のストリップ構造及びマイクロスト
リップ構造におけるグランド配線層は適性で安定した特
性インピーダンス値を実現し、また低ノイズ化のために
重要な働きがある。
【0006】
【発明が解決しようとする課題】近年、大型コンピュー
タ用の配線基板においては、信号伝達速度の高速化に伴
い、ケーブルと配線基板と素子との間のシステム全体の
特性インピーダンスの整合がますます重要になってきて
いる。
【0007】したがって、配線基板の特性インピーダン
スの調整は信号の高速伝播を図るためにかかせないこと
であるが、上記の従来の配線構造では配線基板製造後に
配線の特性インピーダンスを調節することは不可能とな
っている。この配線基板製造後に配線の特性インピーダ
ンスを微調整することは特に評価用基板や少量生産品な
どにとって実現が望まれている。
【0008】そこで、本発明の目的は上述の問題点を解
消し、配線基板製造後における配線の特性インピーダン
スの微調整を可能とし、システムの特性インピーダンス
の完全な整合と信号の高速伝播とを図ることができる多
層配線基板を提供することにある。
【0009】
【課題を解決するための手段】本発明による多層配線基
板は、信号配線層の上層及び下層のうち少なくとも一方
にグランド配線層が設けられた多層配線基板であって、
前記グランド配線層に設けられた複数のグランド配線パ
ターンと、前記複数のグランド配線パターン各々に対
応して設けられつ前記複数のグランド配線パターンを
それぞれに対応して設けられた表面層のパッドに接続す
る複数のスルーホールとを含み、前記表面層のパッド
いずれかを選択的にランド電位とする
【0010】本発明による他の多層配線基板は、信号配
線層の上層及び下層のうち少なくとも一方に第1のグラ
ンド配線層が設けられた多層配線基板であって、前記第
1のグランド配線層の上層及び下層のうち少なくとも一
方に設けられた第2のグランド配線層と、前記第1及び
第2のグランド配線層各々に対応して設けられつ前
記第1及び第2のグランド配線層をそれぞれに対応して
設けられた表面層の第1及び第2のパッドに接続する第
1及び第2のスルーホールとを含み、前記第1及び第2
のパッドのいずれかを選択的にランド電位とする
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
【0012】図1は本発明の一実施例によるグランド配
線パターンの配線図である。図において、本発明の一実
施例によるグランド配線層内のグランド配線は通常のグ
ランド配線パターン2のほかにインピーダンス調整用の
グランド配線パターン4が設けられている。グランド配
線パターン2は通常のグランドスルーホール3によって
表面層のグランドパッド(図示せず)に接続され、グラ
ンド配線パターン4は調整用のグランドスルーホール5
によって表面層のグランドパッド(図示せず)に接続さ
れている。
【0013】このグランド配線パターン4は通常のグラ
ンド配線パターン2に対して電気的に独立しており、配
線密度や線幅を適時変化させる場合がある。本実施例の
場合、グランド配線パターン2,4の線幅をともに20
0μmとしてある。また、グランド配線パターン2のメ
ッシュのピッチは約1mmで、調整用のグランド配線パ
ターン4のメッシュのピッチは約2mmとしてある。
【0014】図2は本発明の一実施例による多層配線基
板の断面図である。図において、多層配線基板1は信号
配線層9a,9bをグランド配線層10a〜10dで両
面から挟んだ配線構造となっている。この信号配線層9
a,9bに形成された配線パターン(図示せず)はスル
ーホール6を介して表面層のパッド8a〜8eに接続さ
れている。
【0015】また、グランド配線層10a〜10dにお
いては、上述した如く、グランド配線パターン2及び調
整用のグランド配線パターン4が形成されている。さら
に、グランド配線層10a〜10dに形成されたグラン
ド配線パターン2はグランドスルーホール3を介して表
面層のグランドパッド7aに、調整用のグランド配線パ
ターン4はグランドスルーホール5を介して表面層の調
整用のグランドパッド7bに夫々接続されている。
【0016】次に、上述した多層配線基板1の製造プロ
セスを順を追って説明する。まず初めに、アルミナの粉
体と固形化のためのバインダとの混合粉に分散剤や可塑
剤などの有機溶剤を加えて混合し、十分に攪拌してスラ
リー化する。
【0017】この場合、バインダとしてはセルロース系
(メチルセルロースやエチルセルロースなど)、ポリビ
ニルアルコール、アクリル系、ポリビニルブチラールな
どが主に用いられる。分散剤としては被イオン系界面活
性剤が、可塑剤としてはジブチルフタレート、ジオクチ
ルフタレート、グリセリンなどが用いられる。
【0018】セラミックグリーンシートを作成する方法
にはいくつかあるが、本実施例では薄いシートを形成す
るのに適しているドクターブレード法がとられている。
このドクターブレード法は上記のスラリーをドクターブ
レードと呼ばれるナイフと連続したフィルムとのギャッ
プによってキャスティングを行い、熱風乾燥させてフィ
ルム上にグリーンシートを形成する方法である。
【0019】このドクターブレード法ではシート厚が約
0.03〜1mmの間で可能であるが、本実施例ではシ
ート厚を約0.2mmとし、キャスティングの幅を約1
60mmとした。この連続シートを約150mm□の大
きさに切り、方形のグリーンシートとする。
【0020】このグリーンシートの予め決められた所定
の位置に、ピンと金型との組合わせによってスルーホー
ル孔を形成する。スルーホール孔の径は約250μm
で、スルーホール孔のピッチは約2mmである。
【0021】スルーホール孔形成の後に、厚膜印刷法で
全てのスルーホール孔中への導体ペーストの埋め込み
と、シート表面の所定の信号配線のパターンの形成とを
行う。印刷のペースト材料にはセラミックの焼成温度を
考慮し、融点の高いタングステン(W)やモリブデン
(Mo)が用いられている。信号配線の配線幅及び膜厚
は焼成後の予想値で夫々200μm,10μmである。
【0022】このようにして印刷されたセラミックグリ
ーンシートを積層工程にてずれのないように積層する。
この後、さらに熱圧着を行い、複数のグリーンシートの
一体化形成を行い、生積層体にする。この生積層体を1
500℃程度で脱バインダ焼成を行い、セラミック基板
を得る。
【0023】上述した方法によって製造された多層配線
基板1において、グランド電位に表面層のグランドパッ
ド7aを接続する以外に、調整用のグランドパッド7b
を選択的に接続することで、信号線の静電容量を変化さ
せることができる。
【0024】よって、信号線の特性インピーダンスを変
化させることが可能となり、多層配線基板1の製造後に
おける信号線の特性インピーダンスの微調整を可能と
し、システムの特性インピーダンスの完全な整合と信号
の高速伝播とを図ることができる。
【0025】図3は本発明の他の実施例による多層配線
基板の断面図である。図において、この多層配線基板1
1の製造プロセスは上述した本発明の一実施例による多
層配線基板1の製造方法と同様である。
【0026】本発明の他の実施例による多層配線基板1
1では1つの信号配線層15a,15bに対して、通常
のグランド配線層16a〜16dに加えてインピーダン
ス調整用のグランド配線層17a〜17dを配置してあ
る。
【0027】この多層配線基板11においては、信号配
線層15a,15bに形成された配線パターン(図示せ
ず)がスルーホールを介して表面層のパッド14a〜1
4eに夫々接続されている。また、グランド配線層16
a〜16dに形成されたグランド配線パターン(図示せ
ず)はグランドスルーホールを介して表面層のグランド
パッド12に接続されている。さらに、インピーダンス
調整用のグランド配線層17a〜17dに形成されたグ
ランド配線パターン(図示せず)はグランドスルーホー
ルを介して表面層の調整用のグランドパッド13に接続
されている。
【0028】したがって、本発明の他の実施例による多
層配線基板11でも本発明の一実施例による多層配線基
板1と同様に、グランド電位に表面層のグランドパッド
12を接続する以外に、調整用のグランドパッド13を
選択的に接続することで、信号線の静電容量を変化させ
ることができる。よって、信号線の特性インピーダンス
を変化させることが可能となり、多層配線基板11の製
造後における信号線の特性インピーダンスの微調整を可
能とし、システムの特性インピーダンスの完全な整合と
信号の高速伝播とを図ることができる。
【0029】上記の本発明の一実施例による多層配線基
板1及び本発明の他の実施例による多層配線基板11で
は詳細に述べていないが、調整用の配線をいくつかの部
分に分けて配置すれば、一部の配線のみのインピーダン
スの調整や変更を行うことも可能である。
【0030】このように、多層配線基板1において信号
配線層9a,9bに対応して設けられたグランド配線層
10a〜10dに複数のグランド配線パターン2,4を
設け、これら複数のグランド配線パターン2,4を夫々
対応する表面層のグランドパッド7a,7bにグランド
スルーホールを介して接続して表面層のグランドパッド
7a,7bを同一のグランド電位に選択的に接続可能と
することによって、多層配線基板1の製造後における配
線の特性インピーダンスの微調整を可能とし、システム
の特性インピーダンスの完全な整合と信号の高速伝播と
を図ることができる。
【0031】また、多層配線基板11において信号配線
層15a,15bに対応して設けられたグランド配線層
16a〜16dに対応して調整用のグランド配線層17
a〜17dを設け、これらグランド配線層16a〜16
d,17a〜17dを夫々対応する表面層のグランドパ
ッド12,13にグランドスルーホールを介して接続し
て表面層のグランドパッド12,13を同一のグランド
電位に選択的に接続可能とすることによって、多層配線
基板11の製造後における配線の特性インピーダンスの
微調整を可能とし、システムの特性インピーダンスの完
全な整合と信号の高速伝播とを図ることができる。
【0032】
【発明の効果】以上説明したように本発明の多層配線基
板によれば、信号配線層に対応して設けられたグランド
配線層に複数のグランド配線パターンを設け、これら複
数のグランド配線パターンを夫々対応する表面層のパッ
ドにスルーホールを介して接続して表面層のパッドを同
一のグランド電位に選択的に接続可能とすることによっ
て、多層配線基板製造後における配線の特性インピーダ
ンスの微調整を可能とし、システムの特性インピーダン
スの完全な整合と信号の高速伝播とを図ることができる
という効果がある。
【0033】また、本発明の他の多層配線基板によれ
ば、信号配線層に対応して設けられた第1のグランド配
線層に対応して第2のグランド配線層を設け、これら第
1及び第2のグランド配線層を夫々対応する表面層の第
1及び第2のパッドに第1及び第2のスルーホールを介
して接続して第1及び第2のパッドを同一のグランド電
位に選択的に接続可能とすることによって、多層配線基
板製造後における配線の特性インピーダンスの微調整を
可能とし、システムの特性インピーダンスの完全な整合
と信号の高速伝播とを図ることができるという効果があ
る。
【図面の簡単な説明】
【図1】本発明の一実施例によるグランド配線パターン
の配線図である。
【図2】本発明の一実施例による多層配線基板の断面図
である。
【図3】本発明の他の実施例による多層配線基板の断面
図である。
【図4】従来例によるグランド配線パターンの配線図で
ある。
【図5】従来例による多層配線基板の断面図である。
【符号の説明】
1,11 多層配線基板 2 グランド配線パターン 3 グランドスルーホール 4 調整用のグランド配線パターン 5 調整用のグランドスルーホール 6 スルーホール 7a,12 グランドパッド 7b,13 調整用のグランドパッド 9a,9b,15a,15b 信号配線層 10a〜10d,16a〜16d グランド配線層 17a〜17d 調整用のグランド配線層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 信号配線層の上層及び下層のうち少なく
    とも一方にグランド配線層が設けられた多層配線基板で
    あって、 前記グランド配線層に設けられた複数のグランド配線パ
    ターンと、 前記複数のグランド配線パターン各々に対応して設け
    られつ前記複数のグランド配線パターンをそれぞれ
    対応して設けられた表面層のパッドに接続する複数のス
    ルーホールとを含み、 前記表面層のパッドのいずれかを選択的にランド電位
    とすることを特徴とする多層配線基板。
  2. 【請求項2】 信号配線層の上層及び下層のうち少なく
    とも一方に第1のグランド配線層が設けられた多層配線
    基板であって、 前記第1のグランド配線層の上層及び下層のうち少なく
    とも一方に設けられた第2のグランド配線層と、 前記第1及び第2のグランド配線層各々に対応して設
    けられつ前記第1及び第2のグランド配線層をそれぞ
    に対応して設けられた表面層の第1及び第2のパッド
    に接続する第1及び第2のスルーホールとを含み、 前記第1及び第2のパッドのいずれかを選択的にラン
    ド電位とすることを特徴とする多層配線基板。
JP5967593A 1993-02-24 1993-02-24 多層配線基板 Expired - Fee Related JP2508414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5967593A JP2508414B2 (ja) 1993-02-24 1993-02-24 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5967593A JP2508414B2 (ja) 1993-02-24 1993-02-24 多層配線基板

Publications (2)

Publication Number Publication Date
JPH06252563A JPH06252563A (ja) 1994-09-09
JP2508414B2 true JP2508414B2 (ja) 1996-06-19

Family

ID=13120012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5967593A Expired - Fee Related JP2508414B2 (ja) 1993-02-24 1993-02-24 多層配線基板

Country Status (1)

Country Link
JP (1) JP2508414B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143990A (en) * 1996-06-25 2000-11-07 Fuji Xerox Co., Ltd. Printed wiring board with two ground planes connected by resistor

Also Published As

Publication number Publication date
JPH06252563A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
US5012047A (en) Multilayer wiring substrate
JPH05206678A (ja) 多層配線基板
JP2000138455A (ja) セラミック多層基板の製造方法
JP2508414B2 (ja) 多層配線基板
CN108617086A (zh) 一种复合材料多层pcb线路板及其制备方法
JPH09260844A (ja) セラミック多層基板の製造方法
JP2822811B2 (ja) 多層配線基板の配線構造
US20030019563A1 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2599519B2 (ja) グリーンシート及び多層セラミック回路基板の製造方法
JPH06283380A (ja) コンデンサ内蔵セラミック多層回路板の製法
JPH04116892A (ja) 多層セラミック基板およびその製造方法
JPS59132698A (ja) 多層セラミツク回路基板の製造方法
JPH04125990A (ja) 多層セラミックス回路基板およびその製造方法
JPH0250494A (ja) 積層セラミック基板の製造方法
JPH04219993A (ja) 多層セラミック基板およびその製造方法
JPS6027545A (ja) マトリツクス印刷ヘツドの製造方法
JPH06244559A (ja) セラミックス多層基板の製造方法
JP2715911B2 (ja) 多層配線セラミック基板及びその製造方法
JPS6252999A (ja) セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPS63204792A (ja) セラミツク多層配線基板の製造方法
JPH0547960A (ja) ガラスセラミツク多層基板の製造方法
JPH0828579B2 (ja) セラミツク多層基板の製造方法
JP2583532B2 (ja) 導体部を有するセラミック

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950620

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960220

LAPS Cancellation because of no payment of annual fees