JP2507725Y2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2507725Y2 JP2507725Y2 JP1989066562U JP6656289U JP2507725Y2 JP 2507725 Y2 JP2507725 Y2 JP 2507725Y2 JP 1989066562 U JP1989066562 U JP 1989066562U JP 6656289 U JP6656289 U JP 6656289U JP 2507725 Y2 JP2507725 Y2 JP 2507725Y2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- register
- layer side
- electrode
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【考案の詳細な説明】 （イ） 産業上の利用分野 本考案は、複数の垂直レジスタの出力を水平レジスタ
の各ビットに受け、その水平レジスタから情報電荷を転
送出力する固体撮像素子に関する。
の各ビットに受け、その水平レジスタから情報電荷を転
送出力する固体撮像素子に関する。
（ロ） 従来の技術 CCD固体撮像素子に於いては、撮像部で得られる情報
電荷が複数の垂直レジスタで垂直方向に転送駆動され、
各垂直レジスタの出力が水平レジスタで水平方向に転送
出力される。各レジスタは、電荷の転送経路を構成する
転送チャネル上に複数の転送電極が互いに平行に配列形
成されて成るもので、各転送電極に多相の駆動クロック
が印可されることに依り転送チャネル中の電荷が転送チ
ャネルに沿って転送出力される。
電荷が複数の垂直レジスタで垂直方向に転送駆動され、
各垂直レジスタの出力が水平レジスタで水平方向に転送
出力される。各レジスタは、電荷の転送経路を構成する
転送チャネル上に複数の転送電極が互いに平行に配列形
成されて成るもので、各転送電極に多相の駆動クロック
が印可されることに依り転送チャネル中の電荷が転送チ
ャネルに沿って転送出力される。
図３は、フレームトランスファ方式の固体撮像素子の
電極構造を示す模式図である。
電極構造を示す模式図である。
フレームトランスファ方式の固体撮像素子は、撮像部
（Ｉ）、蓄積部（Ｓ）及び水平転送部（Ｈ）からなり、
撮像部（Ｉ）で得られた映像情報が蓄積部（Ｓ）に一旦
転送蓄積された後、蓄積部（Ｓ）から１水平ライン毎に
水平転送部（Ｈ）を介して出力される。
（Ｉ）、蓄積部（Ｓ）及び水平転送部（Ｈ）からなり、
撮像部（Ｉ）で得られた映像情報が蓄積部（Ｓ）に一旦
転送蓄積された後、蓄積部（Ｓ）から１水平ライン毎に
水平転送部（Ｈ）を介して出力される。
撮像部（Ｉ）は、複数のレジスタからなるもので、互
いに平行な複数の下層電極（１）とチャネルストップ上
で幅が狭くなる上層電極（２）とが互いに絶縁された状
態で配列されており、各電極（１）（２）に４相の読出
クロックφ1〜φ4が供給される。また、蓄積部（Ｓ）
は、撮像部（Ｉ）のレジスタに連続する複数のレジスタ
からなり、撮像部（Ｉ）と同様に複数の下層電極（３）
及び上層電極（４）が平行に配列され、各電極（３）
（４）に４相の蓄積クロックφS1〜φS4が供給される。
そして、水平転送部（Ｈ）は、蓄積部（Ｓ）のレジスタ
の各出力に各ビットが対応付けられた１つのレジスタか
らなり、複数の下層電極（５）及び上層電極（６）が蓄
積部（Ｓ）の電極（３）（４）に直交して配列されてい
る。下層電極（５）は、蓄積部（Ｓ）から水平転送部
（Ｈ）への電荷の受け渡しのために、１つおきにその端
部が蓄積部（Ｓ）の上層電極（４）と重畳されている。
各電極（５）（６）は、隣り合う下層電極（５）と上層
電極（６）とが共通に接続され、これら一対の電極
（５）（６）に２相の出力クロックφH1、φH2が交互に
印可されている。
いに平行な複数の下層電極（１）とチャネルストップ上
で幅が狭くなる上層電極（２）とが互いに絶縁された状
態で配列されており、各電極（１）（２）に４相の読出
クロックφ1〜φ4が供給される。また、蓄積部（Ｓ）
は、撮像部（Ｉ）のレジスタに連続する複数のレジスタ
からなり、撮像部（Ｉ）と同様に複数の下層電極（３）
及び上層電極（４）が平行に配列され、各電極（３）
（４）に４相の蓄積クロックφS1〜φS4が供給される。
そして、水平転送部（Ｈ）は、蓄積部（Ｓ）のレジスタ
の各出力に各ビットが対応付けられた１つのレジスタか
らなり、複数の下層電極（５）及び上層電極（６）が蓄
積部（Ｓ）の電極（３）（４）に直交して配列されてい
る。下層電極（５）は、蓄積部（Ｓ）から水平転送部
（Ｈ）への電荷の受け渡しのために、１つおきにその端
部が蓄積部（Ｓ）の上層電極（４）と重畳されている。
各電極（５）（６）は、隣り合う下層電極（５）と上層
電極（６）とが共通に接続され、これら一対の電極
（５）（６）に２相の出力クロックφH1、φH2が交互に
印可されている。
（ハ） 考案が解決しようとする課題 ところで、上述の如き水平転送部（Ｈ）は、出力クロ
ックφH1が印可される下層電極（５）及び上層電極
（６）と、出力クロックφH2が印可される下層電極
（５）及び上層電極（６）との４本で１ビットを形成し
ている。このため、蓄積部（Ｓ）のレジスタ１本に対し
て４本の電極が対応することになるため、各電極（５）
（６）の幅は蓄積部（Ｓ）のレジスタの幅及び間隔で決
定されることになる。
ックφH1が印可される下層電極（５）及び上層電極
（６）と、出力クロックφH2が印可される下層電極
（５）及び上層電極（６）との４本で１ビットを形成し
ている。このため、蓄積部（Ｓ）のレジスタ１本に対し
て４本の電極が対応することになるため、各電極（５）
（６）の幅は蓄積部（Ｓ）のレジスタの幅及び間隔で決
定されることになる。
水平転送部（Ｈ）の下層電極（５）及び上層電極
（６）は、水平転送部（Ｈ）の蓄積部（Ｓ）側とは反対
の側に設けられた給電線に接続され、その給電線から出
力クロックφH1、φH2が供給される。このため、２本の
給電線と各電極（５）（６）との接続部分が複雑な構造
となり、各電極（５）（６）の幅を十分に狭くすること
は困難であった。従って、撮像部（Ｉ）及び蓄積部
（Ｓ）のレジスタの幅及び間隔を狭くしても、水平転送
部（Ｈ）のビットの間隔が対応できず、固体撮像素子の
高集積化における課題となっている。
（６）は、水平転送部（Ｈ）の蓄積部（Ｓ）側とは反対
の側に設けられた給電線に接続され、その給電線から出
力クロックφH1、φH2が供給される。このため、２本の
給電線と各電極（５）（６）との接続部分が複雑な構造
となり、各電極（５）（６）の幅を十分に狭くすること
は困難であった。従って、撮像部（Ｉ）及び蓄積部
（Ｓ）のレジスタの幅及び間隔を狭くしても、水平転送
部（Ｈ）のビットの間隔が対応できず、固体撮像素子の
高集積化における課題となっている。
そこで、本考案は、ビットの間隔を縮小できる電極構
造を提供し、固体撮像素子の高集積化を図ることを目的
とする。
造を提供し、固体撮像素子の高集積化を図ることを目的
とする。
（ニ） 課題を解決するための手段 本考案は、上述の課題を解決するためになされたもの
で、その特徴とするところは、互いに平行に配列された
複数の垂直レジスタが情報電荷を垂直方向に転送し、各
垂直レジスタの出力を水平レジスタが各ビットに受けて
水平方向に転送する固体撮像装置に於いて、上記水平レ
ジスタは、互い違いに配列された２層構造の転送電極を
備え、上層側及び下層側の偶数列の各転送電極が上記垂
直レジスタに近接する側で接続されて夫々一体化されて
櫛形構造を成し、上層側及び下層側の奇数列の各転送電
極が上記垂直レジスタに近接する側と対向する側で接続
されて夫々一体化されて櫛形構造を成すと共に、上記垂
直レジスタに近接する側で一体化された上層側の上記転
送電極の上記垂直レジスタ側の側端部が凹凸状に形成さ
れ、この側端部に重ねて配置される給電線が、上記凹凸
部に対応し、上記転送電極の上層側と下層側とに跨って
形成されるコンタクトホールを通して下層側及び上層側
の上記転送電極に共通に接続されることにある。
で、その特徴とするところは、互いに平行に配列された
複数の垂直レジスタが情報電荷を垂直方向に転送し、各
垂直レジスタの出力を水平レジスタが各ビットに受けて
水平方向に転送する固体撮像装置に於いて、上記水平レ
ジスタは、互い違いに配列された２層構造の転送電極を
備え、上層側及び下層側の偶数列の各転送電極が上記垂
直レジスタに近接する側で接続されて夫々一体化されて
櫛形構造を成し、上層側及び下層側の奇数列の各転送電
極が上記垂直レジスタに近接する側と対向する側で接続
されて夫々一体化されて櫛形構造を成すと共に、上記垂
直レジスタに近接する側で一体化された上層側の上記転
送電極の上記垂直レジスタ側の側端部が凹凸状に形成さ
れ、この側端部に重ねて配置される給電線が、上記凹凸
部に対応し、上記転送電極の上層側と下層側とに跨って
形成されるコンタクトホールを通して下層側及び上層側
の上記転送電極に共通に接続されることにある。
（ホ） 作用 本考案に依れば、固体撮像素子の水平レジスタの両側
に給電線を配置して各転送電極に転送クロックを供給す
ることで、転送電極と給電線との接続部分の微細化を伴
うことなく水平転送部のビットの間隔を縮小でき、各垂
直レジスタの幅及び間隔を狭くしても水平レジスタの各
ビットを各垂直レジスタの出力に対応付けることができ
る。同時に、垂直レジスタに近接する側で櫛形構造を成
す上層側の転送電極の側端部を凹凸状に形成し、この上
層側の転送電極と下層側の転送電極とに跨るようにして
給電線を共通接続したことにより、転送電極と給電線と
のコンタクト数を減少させることができ、給電線の幅を
縮小できる。
に給電線を配置して各転送電極に転送クロックを供給す
ることで、転送電極と給電線との接続部分の微細化を伴
うことなく水平転送部のビットの間隔を縮小でき、各垂
直レジスタの幅及び間隔を狭くしても水平レジスタの各
ビットを各垂直レジスタの出力に対応付けることができ
る。同時に、垂直レジスタに近接する側で櫛形構造を成
す上層側の転送電極の側端部を凹凸状に形成し、この上
層側の転送電極と下層側の転送電極とに跨るようにして
給電線を共通接続したことにより、転送電極と給電線と
のコンタクト数を減少させることができ、給電線の幅を
縮小できる。
（ヘ） 実施例 本考案の実施例を図面に従って説明する。
第１図は、本考案の一実施例を示す平面図であり、固
体撮像素子の水平転送部の電極構造を示し、第２図は、
第１図のＸ−Ｘ′線断面図である。
体撮像素子の水平転送部の電極構造を示し、第２図は、
第１図のＸ−Ｘ′線断面図である。
Ｐ型の半導体基板（10）の一面には、Ｎ型の転送チャ
ネルりょういき（11）が形成され、この転送チャネル領
域（11）上に複数の下層電極（12a）（12b）と上層電極
（13a）（13b）とが互い違いに配列形成されている。下
層電極（12a）（12b）及び上層電極（13a）（13b）は、
転送チャネル（11）の両側外部まで交互に延在され、そ
の外部で一体形成されて櫛形構造を成している。即ち、
ピッチの等しい櫛形の電極が向かい合わせにして噛み合
わされ、下層電極（12a）（12b）及び上層電極（13a）
（13b）が形成されている。そして、転送チャネル（1
1）の両側には、下層電極（12a）（12b）及び上層電極
（13a）（13b）と重なるようにしてアルミニウムの給電
線（14）（15）が設けられ、この給電線（14）（15）に
２相の出力クロックφH1、φH2がそれぞれ印可される。
下層電極（12a）（12b）は、転送チャネル（11）の両側
で上層電極（13a）（13b）よりも外側まで広く延在せし
められている。このうち、蓄積部側に配置される上層電
極（13a）の側端部は、等間隔の凹凸が形成されてお
り、この側端部で下層電極（12a）から上層電極（13a）
に跨るように設けられるコンタクトホール（16）を通し
て給電線（14）に接続される。このコンタクトホール
（16）の間隔は、下層電極（12a）の側端部に設けられ
る凹凸の間隔と等しく設定され、凹部と凸部とにそれぞ
れコンタクトホール（16）が設けられる。一方、蓄積部
側に対向する側に配置される下層電極（12b）及び上層
電極（13b）は、それぞれの上部に設けられるコンタク
トホール（16′）を通して給電線（15）に接続される。
従って、下層電極（12a）及び上層電極（13a）は、給電
線（14）に接続されて出力クロックφH1が供給され、下
層電極（12b）及び上層電極（13b）は、給電線（15）に
接続されてれ出力クロックφH2が供給される。
ネルりょういき（11）が形成され、この転送チャネル領
域（11）上に複数の下層電極（12a）（12b）と上層電極
（13a）（13b）とが互い違いに配列形成されている。下
層電極（12a）（12b）及び上層電極（13a）（13b）は、
転送チャネル（11）の両側外部まで交互に延在され、そ
の外部で一体形成されて櫛形構造を成している。即ち、
ピッチの等しい櫛形の電極が向かい合わせにして噛み合
わされ、下層電極（12a）（12b）及び上層電極（13a）
（13b）が形成されている。そして、転送チャネル（1
1）の両側には、下層電極（12a）（12b）及び上層電極
（13a）（13b）と重なるようにしてアルミニウムの給電
線（14）（15）が設けられ、この給電線（14）（15）に
２相の出力クロックφH1、φH2がそれぞれ印可される。
下層電極（12a）（12b）は、転送チャネル（11）の両側
で上層電極（13a）（13b）よりも外側まで広く延在せし
められている。このうち、蓄積部側に配置される上層電
極（13a）の側端部は、等間隔の凹凸が形成されてお
り、この側端部で下層電極（12a）から上層電極（13a）
に跨るように設けられるコンタクトホール（16）を通し
て給電線（14）に接続される。このコンタクトホール
（16）の間隔は、下層電極（12a）の側端部に設けられ
る凹凸の間隔と等しく設定され、凹部と凸部とにそれぞ
れコンタクトホール（16）が設けられる。一方、蓄積部
側に対向する側に配置される下層電極（12b）及び上層
電極（13b）は、それぞれの上部に設けられるコンタク
トホール（16′）を通して給電線（15）に接続される。
従って、下層電極（12a）及び上層電極（13a）は、給電
線（14）に接続されて出力クロックφH1が供給され、下
層電極（12b）及び上層電極（13b）は、給電線（15）に
接続されてれ出力クロックφH2が供給される。
この水平レジスタは、転送チャネル（11）上の４本の
電極（12a）（12b）（13a）（13b）で１ビットを構成
し、この各ビットに垂直レジスタの出力がそれぞれ対応
付けられている。即ち、転送チャネル（11）の１ビット
毎に垂直レジスタの転送チャネル（17）が接続チャネル
（18）を介して接続されており、これら各転送チャネル
（11）（17）がLOCOS領域（19）によって互いにチャネ
ル分離されている。尚、垂直レジスタの電極（20）（2
1）は、水平レジスタの各電極（12a）（12b）（13a）
（13b）と垂直で、各垂直レジスタで共通に設けられて
おり、水平レジスタの各電極（12a）（12b）（13a）（1
3b）と同様に互い違いに配列された２層構造を有してい
る。
電極（12a）（12b）（13a）（13b）で１ビットを構成
し、この各ビットに垂直レジスタの出力がそれぞれ対応
付けられている。即ち、転送チャネル（11）の１ビット
毎に垂直レジスタの転送チャネル（17）が接続チャネル
（18）を介して接続されており、これら各転送チャネル
（11）（17）がLOCOS領域（19）によって互いにチャネ
ル分離されている。尚、垂直レジスタの電極（20）（2
1）は、水平レジスタの各電極（12a）（12b）（13a）
（13b）と垂直で、各垂直レジスタで共通に設けられて
おり、水平レジスタの各電極（12a）（12b）（13a）（1
3b）と同様に互い違いに配列された２層構造を有してい
る。
以上の構造に依ると、垂直レジスタの幅及び間隔を縮
小する場合に、水平レジスタの各電極（12a）（12b）
（13a）（13b）の配列ピッチを縮小しても、転送チャネ
ル（11）の両側で各電極（12a）（12b）（13a）（13b）
と各給電線（15）（16）との接続部分の構造を縮小する
必要はない。また、コンタクトホール（16）に接する上
層電極（13a）の側端部を凹凸状に形成したことで、給
電線（14）を下層電極（12a）及び上層電極（13a）に確
実に接続させることができる。従って、垂直レジスタの
幅及び間隔を縮小した固体撮像素子に対しても十分に対
応可能な水平転送部を実現できる。同時に、給電線（1
4）の幅を狭くすることができるため、垂直レジスタと
水平レジスタとの間隔を縮小でき、垂直レジスタから水
平レジスタへの電荷の転送効率を向上できる。
小する場合に、水平レジスタの各電極（12a）（12b）
（13a）（13b）の配列ピッチを縮小しても、転送チャネ
ル（11）の両側で各電極（12a）（12b）（13a）（13b）
と各給電線（15）（16）との接続部分の構造を縮小する
必要はない。また、コンタクトホール（16）に接する上
層電極（13a）の側端部を凹凸状に形成したことで、給
電線（14）を下層電極（12a）及び上層電極（13a）に確
実に接続させることができる。従って、垂直レジスタの
幅及び間隔を縮小した固体撮像素子に対しても十分に対
応可能な水平転送部を実現できる。同時に、給電線（1
4）の幅を狭くすることができるため、垂直レジスタと
水平レジスタとの間隔を縮小でき、垂直レジスタから水
平レジスタへの電荷の転送効率を向上できる。
以上のような下層電極（12a）及び上層電極（13a）の
接続構造は、垂直レジスタと水平レジスタとの間の構造
に限らず、水平レジスタを複数本並列に配置した複数チ
ャネル方式の場合に、各水平レジスタの間の構造に採用
できる。また、フレームトランスファ方式の固体撮像素
子の他、インターライントランスファ方式の固体撮像素
子にも採用可能である。
接続構造は、垂直レジスタと水平レジスタとの間の構造
に限らず、水平レジスタを複数本並列に配置した複数チ
ャネル方式の場合に、各水平レジスタの間の構造に採用
できる。また、フレームトランスファ方式の固体撮像素
子の他、インターライントランスファ方式の固体撮像素
子にも採用可能である。
（ト） 考案の効果 本考案に依れば、固体撮像素子の水平レジスタの転送
電極の間隔を縮小する場合に、転送電極に転送クロック
を供給する給電線と転送電極との接続部を縮小する必要
がなくなるため、間隔の狭い転送電極にも対応できる。
そして、給電線を２層の転送電極の各層に確実に接続さ
せることができるため、製造工程でのマスクずれ等の許
容範囲が広くなり、製造歩留まりの低下を防止すること
ができる。
電極の間隔を縮小する場合に、転送電極に転送クロック
を供給する給電線と転送電極との接続部を縮小する必要
がなくなるため、間隔の狭い転送電極にも対応できる。
そして、給電線を２層の転送電極の各層に確実に接続さ
せることができるため、製造工程でのマスクずれ等の許
容範囲が広くなり、製造歩留まりの低下を防止すること
ができる。
また、レジスタ間の距離を縮小できるため、レジスタ
間の電荷の転送効率の向上が望める。
間の電荷の転送効率の向上が望める。
第１図及び第２図は本考案固体撮像素子に係り、第１図
は一実施例を示す平面図、第２図は第１図の断面図であ
る。第３図はフレームトランスファ方式の固体撮像素子
の電極構造を示す模式図である。
は一実施例を示す平面図、第２図は第１図の断面図であ
る。第３図はフレームトランスファ方式の固体撮像素子
の電極構造を示す模式図である。
Claims (1)
- 【請求項１】互いに平行に配列された複数の垂直レジス
タが情報電荷を垂直方向に転送し、各垂直レジスタの出
力を水平レジスタが各ビットに受けて水平方向に転送す
る固体撮像装置に於いて、 上記水平レジスタは、互い違いに配列された２層構造の
転送電極を備え、上層側及び下層側の偶数列の各転送電
極が上記垂直レジスタに近接する側で接続されて夫々一
体化されて櫛形構造を成し、上層側及び下層側の奇数列
の各転送電極が上記垂直レジスタに近接する側と対向す
る側で接続されて夫々一体化されて櫛形構造を成すと共
に、上記垂直レジスタに近接する側で一体化された上層
側の上記転送電極の上記垂直レジスタ側の側端部が凹凸
状に形成され、この側端部に重ねて配置される給電線
が、上記凹凸部に対応し、上記転送電極の上層側と下層
側とに跨って形成されるコンタクトホールを通して下層
側及び上層側の上記転送電極に共通に接続されることを
特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989066562U JP2507725Y2 (ja) | 1989-06-06 | 1989-06-06 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989066562U JP2507725Y2 (ja) | 1989-06-06 | 1989-06-06 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036846U JPH036846U (ja) | 1991-01-23 |
| JP2507725Y2 true JP2507725Y2 (ja) | 1996-08-21 |
Family
ID=31599374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989066562U Expired - Lifetime JP2507725Y2 (ja) | 1989-06-06 | 1989-06-06 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507725Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5218505B2 (ja) * | 2010-09-15 | 2013-06-26 | Ｊｆｅスチール株式会社 | 鋼板の連続電解処理装置およびそれを用いた表面処理鋼板の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748561B2 (ja) * | 1987-11-19 | 1995-05-24 | 三洋電機株式会社 | 電荷転送レジスタ |
-
1989
- 1989-06-06 JP JP1989066562U patent/JP2507725Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036846U (ja) | 1991-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4433528B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2507725Y2 (ja) | 固体撮像素子 | |
| JPS6038869A (ja) | 二次元ｃｃｄイメ−ジセンサ | |
| JP2969702B2 (ja) | 固体撮像素子 | |
| JPH0113676B2 (ja) | ||
| JP2583814Y2 (ja) | 固体撮像素子 | |
| JP4583115B2 (ja) | 固体撮像素子 | |
| JP2764942B2 (ja) | 固体撮像装置 | |
| JPS6210469B2 (ja) | ||
| JPH03114236A (ja) | 電荷転送装置 | |
| JPS6314467A (ja) | 固体撮像素子 | |
| JP2000174248A (ja) | 固体撮像素子 | |
| JP4655407B2 (ja) | 固体撮像素子 | |
| JPH0749809Y2 (ja) | 固体撮像素子 | |
| JPH0787244B2 (ja) | 固体撮像装置 | |
| JP2586455B2 (ja) | 固体撮像装置 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JP3481845B2 (ja) | 固体撮像装置 | |
| JPH08125158A (ja) | 固体撮像素子 | |
| JPS5996855U (ja) | 固体撮像装置 | |
| JPH07106545A (ja) | 固体撮像素子 | |
| JP2940803B2 (ja) | 固体撮像素子 | |
| JP2000156489A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH0318060A (ja) | 電荷結合素子およびその駆動方法 | |
| JPS59221176A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |