JP2503984Y2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2503984Y2 JP2503984Y2 JP1987058806U JP5880687U JP2503984Y2 JP 2503984 Y2 JP2503984 Y2 JP 2503984Y2 JP 1987058806 U JP1987058806 U JP 1987058806U JP 5880687 U JP5880687 U JP 5880687U JP 2503984 Y2 JP2503984 Y2 JP 2503984Y2
- Authority
- JP
- Japan
- Prior art keywords
- programmable
- semiconductor element
- integrated circuit
- conductive path
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は混成集積回路に関し、特にASIC（特定用途向
IC）用の混成集積回路の改良に関する。
IC）用の混成集積回路の改良に関する。
（ロ）従来の技術 アルミニウム等の金属基板上に混成集積回路を形成す
ることは既に特公昭46−13234号公報に提案されてい
る。斯る技術はアルミニウム基板表面に陽極酸化により
酸化アルミニウム薄層の絶縁膜が形成され、その絶縁膜
上に導電路および抵抗体が形成されて導電路上にトラン
ジスタ、集積回路等の回路素子を固着して混成集積回路
を提供するものであった。
ることは既に特公昭46−13234号公報に提案されてい
る。斯る技術はアルミニウム基板表面に陽極酸化により
酸化アルミニウム薄層の絶縁膜が形成され、その絶縁膜
上に導電路および抵抗体が形成されて導電路上にトラン
ジスタ、集積回路等の回路素子を固着して混成集積回路
を提供するものであった。
またハイブリッドLSIとして用いる場合は、マイコン
チップあるいはROM、マイクロプロセッサ等のLSIチップ
を固着して大容量の混成集積回路として用いる場合もあ
る。この様な場合、所定のデータが書き込まれているRO
MはマスクROMが用いられるのが普通である。しかしマス
クROMはマスクによってデータであるプログラムコード
を形成するので製造期間が長くなり、又はマスク代が高
価であるため、少量生産あるいは試作品の際において
は、あらかじめ樹脂でパッケージングされた書き込み消
去可能であるEPROMあるいは書き込み可能であるPROMが
用いられている。
チップあるいはROM、マイクロプロセッサ等のLSIチップ
を固着して大容量の混成集積回路として用いる場合もあ
る。この様な場合、所定のデータが書き込まれているRO
MはマスクROMが用いられるのが普通である。しかしマス
クROMはマスクによってデータであるプログラムコード
を形成するので製造期間が長くなり、又はマスク代が高
価であるため、少量生産あるいは試作品の際において
は、あらかじめ樹脂でパッケージングされた書き込み消
去可能であるEPROMあるいは書き込み可能であるPROMが
用いられている。
（ハ）考案が解決しようとする問題点 しかしながら、EPROMあるいはPROMは従来樹脂でパッ
ケージングされているため厚膜ICのパッケージと重複す
るので小型化に制約があった。またパッケージングされ
たEPROM等の素子は外部端子が導出されているので試作
品段階において、端子から容易にプログラムデータが解
読でき機密保持ができない問題点があった。
ケージングされているため厚膜ICのパッケージと重複す
るので小型化に制約があった。またパッケージングされ
たEPROM等の素子は外部端子が導出されているので試作
品段階において、端子から容易にプログラムデータが解
読でき機密保持ができない問題点があった。
（ニ）問題点を解決するための手段 本考案は上述した問題点に鑑みてなされたものであ
り、第１図に示す如く、混成集積回路基板（１）上に設
けられた導電路（３）上にプログラム可能な半導体素子
（４）あるいはプログラム可能な領域を有する半導体素
子（５）を固着し、半導体素子（４）（５）と近傍の導
電路（３）とをワイヤ（８）で接着して半導体素子
（４）（５）を樹脂（６）で封止して解決する。
り、第１図に示す如く、混成集積回路基板（１）上に設
けられた導電路（３）上にプログラム可能な半導体素子
（４）あるいはプログラム可能な領域を有する半導体素
子（５）を固着し、半導体素子（４）（５）と近傍の導
電路（３）とをワイヤ（８）で接着して半導体素子
（４）（５）を樹脂（６）で封止して解決する。
（ホ）作用 この様に本考案に依れば、プログラム可能な半導体素
子（４）あるいはプログラム可能な領域を有する半導体
素子（５）をベア・チップ（裸の状態のチップ）の状態
で混成集積回路基板（１）上の導電路（３）に固着しワ
イヤ（８）で近傍の導電路（３）と接続し半導体素子
（４）（５）を樹脂（６）で封止することにより、プロ
グラム可能あるいは領域を有する半導体素子（４）
（５）から外部端子が導出されないのでプログラムコー
ド（データ）を容易に読み出すことができないものであ
る。
子（４）あるいはプログラム可能な領域を有する半導体
素子（５）をベア・チップ（裸の状態のチップ）の状態
で混成集積回路基板（１）上の導電路（３）に固着しワ
イヤ（８）で近傍の導電路（３）と接続し半導体素子
（４）（５）を樹脂（６）で封止することにより、プロ
グラム可能あるいは領域を有する半導体素子（４）
（５）から外部端子が導出されないのでプログラムコー
ド（データ）を容易に読み出すことができないものであ
る。
（ヘ）実施例 以下に第１図に示した実施例に基づいて本考案を詳細
に説明する。
に説明する。
本考案の混成集積回路は第１図に示す如く、混成集積
回路基板（１）と、混成集積回路基板（１）上に形成さ
れた導電路（３）と、導電路（３）上に固着されたプロ
グラム可能な半導体素子（４）あるいはプログラム可能
な領域を有する半導体素子（５）、半導体素子（４）を
封止する樹脂（６）と、ケース材（７）とから構成され
る。
回路基板（１）と、混成集積回路基板（１）上に形成さ
れた導電路（３）と、導電路（３）上に固着されたプロ
グラム可能な半導体素子（４）あるいはプログラム可能
な領域を有する半導体素子（５）、半導体素子（４）を
封止する樹脂（６）と、ケース材（７）とから構成され
る。
混成集積回路基板（１）はセラミックスあるいは金属
が用いられ、本実施例では放熱性及び機械的強度の優れ
たアルミニウムの金属基板を用いる。そのアルミニウム
基板表面には絶縁性を持たせるために陽極酸化により酸
化アルミニウム膜が形成される。その酸化アルミニウム
膜の一表面にはエポキシあるいはポリイミド等の樹脂に
より絶縁樹脂膜（２）が形成される。絶縁樹脂膜（２）
上には銅箔が貼着され、その銅箔を所望のパターンにエ
ッチングして所望形状の導電路（３）が形成される。
が用いられ、本実施例では放熱性及び機械的強度の優れ
たアルミニウムの金属基板を用いる。そのアルミニウム
基板表面には絶縁性を持たせるために陽極酸化により酸
化アルミニウム膜が形成される。その酸化アルミニウム
膜の一表面にはエポキシあるいはポリイミド等の樹脂に
より絶縁樹脂膜（２）が形成される。絶縁樹脂膜（２）
上には銅箔が貼着され、その銅箔を所望のパターンにエ
ッチングして所望形状の導電路（３）が形成される。
導電路（３）上には少なくともプログラム可能な半導
体素子（４）たとえばEPROMあるいはプログラム可能な
領域を有する半導体素子（５）たとえばマイコン等のチ
ップが固着される。EPROM等のプログラム可能な素子
（４）あるいはマイコン等のプログラム可能な領域を有
する素子（５）にはあらかじめ基板上にダイボンドされ
る前に第２図に示す様にステージ（11）上に半導体素子
（４）又は（５）を載置してパッドに針（９）を立てRO
Mライタ（10）により所定のプログラムコードあるいは
各ユーザに対応した設計情報を直接書き込む。データ書
き込み後、導電路（３）の所定の位置にダイボンドして
半導体素子（４）又は（５）のパッドと近傍の導電路
（３）とをワイヤ（８）を用いて超音波ボンディング等
により電気的接続する。更に導電路（３）上にはEPROM
あるいはマイコン等で外部機器をインターフェイスする
ための回路がトランジスタ、抵抗、チップ抵抗、あるい
はチップコンデンサ等の回路素子（12）により形成され
ている。更に導電路（３）が延在される基板（１）の一
周端辺には外部回路と接続するための外部リード（13）
が複数本固着される。EPROM、あるいはマイコン等の半
導体素子（４）（５）あるいは回路素子（12）上にはエ
ポキシ樹脂等の樹脂（６）が塗布され外部から密封保護
される。
体素子（４）たとえばEPROMあるいはプログラム可能な
領域を有する半導体素子（５）たとえばマイコン等のチ
ップが固着される。EPROM等のプログラム可能な素子
（４）あるいはマイコン等のプログラム可能な領域を有
する素子（５）にはあらかじめ基板上にダイボンドされ
る前に第２図に示す様にステージ（11）上に半導体素子
（４）又は（５）を載置してパッドに針（９）を立てRO
Mライタ（10）により所定のプログラムコードあるいは
各ユーザに対応した設計情報を直接書き込む。データ書
き込み後、導電路（３）の所定の位置にダイボンドして
半導体素子（４）又は（５）のパッドと近傍の導電路
（３）とをワイヤ（８）を用いて超音波ボンディング等
により電気的接続する。更に導電路（３）上にはEPROM
あるいはマイコン等で外部機器をインターフェイスする
ための回路がトランジスタ、抵抗、チップ抵抗、あるい
はチップコンデンサ等の回路素子（12）により形成され
ている。更に導電路（３）が延在される基板（１）の一
周端辺には外部回路と接続するための外部リード（13）
が複数本固着される。EPROM、あるいはマイコン等の半
導体素子（４）（５）あるいは回路素子（12）上にはエ
ポキシ樹脂等の樹脂（６）が塗布され外部から密封保護
される。
更に外部から半導体素子（４）（５）、あるいは回路
素子（12）を密封するために箱状に形成されたケース材
（７）を基板（１）に固着して一体化する。
素子（12）を密封するために箱状に形成されたケース材
（７）を基板（１）に固着して一体化する。
（ト）考案の効果 以上に詳述した如く、本考案に依れば、混成集積回路
基板上にベア・チップの状態でEPROM、マイコン等のプ
ログラム可能あるいはプログラム可能な領域を有する半
導体素子を直接固着することにより、従来の様にEPROM
等の素子から外部端子が導出しないのでEPROMあるいは
マイコン等の素子内に書き込まれたプログラムデータを
容易に解読することができないので機密保持ができる利
点を有する。
基板上にベア・チップの状態でEPROM、マイコン等のプ
ログラム可能あるいはプログラム可能な領域を有する半
導体素子を直接固着することにより、従来の様にEPROM
等の素子から外部端子が導出しないのでEPROMあるいは
マイコン等の素子内に書き込まれたプログラムデータを
容易に解読することができないので機密保持ができる利
点を有する。
第１図は本考案の実施例を示す断面図、第２図は本実施
例においてのROMライタによる書き込みを示す概略図で
ある。 （１）は混成集積回路基板、（２）は絶縁樹脂膜、
（３）は導電路、（４）（５）は半導体素子、（６）は
樹脂、（７）はケース。
例においてのROMライタによる書き込みを示す概略図で
ある。 （１）は混成集積回路基板、（２）は絶縁樹脂膜、
（３）は導電路、（４）（５）は半導体素子、（６）は
樹脂、（７）はケース。
Claims (1)
- 【請求項１】混成集積回路基板と、 前記混成集積回路基板上に設けられた所望形状の導電路
と、 前記導電路上に設けられたプログラム可能なベアチップ
型の半導体素子あるいはプログラム可能な領域を有する
ベアチップ型の半導体素子と、 前記プログラム可能なベアチップ型の半導体素子あるい
は前記プログラム可能な領域を有するベアチップ型の半
導体素子と前記導電路とを接続するワイヤと、 前記プログラム可能なベアチップ型の半導体素子あるい
は前記プログラム可能な領域を有するベアチップ型の半
導体素子と外部機器とをインターフェイスし、前記導電
路上に設けられたインターフェイス回路用の回路素子
と、 前記基板の周端辺に固着され、前記外部機器と接続され
る複数本の外部リードと、 前記半導体素子のデータが読み出すことのできないよう
に塗布された封止樹脂と、 前記混成集積回路基板と固着されるケース材とを備えた
ことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987058806U JP2503984Y2 (ja) | 1987-04-17 | 1987-04-17 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987058806U JP2503984Y2 (ja) | 1987-04-17 | 1987-04-17 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63165859U JPS63165859U (ja) | 1988-10-28 |
| JP2503984Y2 true JP2503984Y2 (ja) | 1996-07-03 |
Family
ID=30889709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987058806U Expired - Lifetime JP2503984Y2 (ja) | 1987-04-17 | 1987-04-17 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503984Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4626289B2 (ja) * | 2004-12-14 | 2011-02-02 | 株式会社デンソー | 電子機器の製造方法、基板の製造方法、電子機器及び基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5937737U (ja) * | 1982-09-03 | 1984-03-09 | 凸版印刷株式会社 | 集積回路塔載ボ−ド |
| JPS6013746U (ja) * | 1983-07-06 | 1985-01-30 | 三洋電機株式会社 | 混成集積回路の封止構造 |
-
1987
- 1987-04-17 JP JP1987058806U patent/JP2503984Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63165859U (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001196529A (ja) | 半導体装置及びその配線方法 | |
| US7199469B2 (en) | Semiconductor device having stacked semiconductor chips sealed with a resin seal member | |
| JP2503984Y2 (ja) | 混成集積回路 | |
| JP2547565B2 (ja) | 混成集積回路の製造方法 | |
| JP2000019042A (ja) | 半導体センサ及び実装構造 | |
| JP2794262B2 (ja) | 電子回路パッケージ | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP4093835B2 (ja) | 混成集積回路装置に組み込んだモータードライバーのヒューズ回路 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP4296916B2 (ja) | 半導体装置 | |
| JP3169072B2 (ja) | 半導体装置 | |
| JP4454422B2 (ja) | リードフレーム | |
| JP3737093B2 (ja) | 半導体装置 | |
| JPH06112402A (ja) | 半導体装置 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JP3248117B2 (ja) | 半導体装置 | |
| KR960000220B1 (ko) | 칩-온-보드형 반도체 패키지 및 그 제조 방법 | |
| JP2912813B2 (ja) | 電子部品 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JP2542227B2 (ja) | 混成ｉｃ基板装置 | |
| KR960002764A (ko) | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 | |
| JPS62179196A (ja) | 半導体搭載装置 |