JP2502615B2 - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JP2502615B2 JP2502615B2 JP62209676A JP20967687A JP2502615B2 JP 2502615 B2 JP2502615 B2 JP 2502615B2 JP 62209676 A JP62209676 A JP 62209676A JP 20967687 A JP20967687 A JP 20967687A JP 2502615 B2 JP2502615 B2 JP 2502615B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- comparison
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、入力周波数に同期した波形と外部入力とを
比較する場合、前記入力周波数が２値に変化した場合、
入力比較電圧を自動的に切替える周波数判別回路に関す
るものである。
比較する場合、前記入力周波数が２値に変化した場合、
入力比較電圧を自動的に切替える周波数判別回路に関す
るものである。
従来の技術 従来のこの種の回路はセット外部で行なっていた。す
なわち、第４図で説明すると、11は比較回路、12は三角
波発生回路、13,14,15は抵抗で、電源Vccの分圧により
基準電圧を発生していた。また比較回路11は同期パルス
入力VSYNCによりコンデンサ16を充放電させるものとす
る。入力周波数が低くなるとコンデンサ16の充電期間が
延びるため、第５図のように、入力基準電圧VREFと比較
して出力波形に差ができる。
なわち、第４図で説明すると、11は比較回路、12は三角
波発生回路、13,14,15は抵抗で、電源Vccの分圧により
基準電圧を発生していた。また比較回路11は同期パルス
入力VSYNCによりコンデンサ16を充放電させるものとす
る。入力周波数が低くなるとコンデンサ16の充電期間が
延びるため、第５図のように、入力基準電圧VREFと比較
して出力波形に差ができる。
従って抵抗14を可変するか、スイッチ17をONからOFF
にする等の処理を行なって入力基準電圧VREFを上昇させ
ていた。このときの入出力状態を第６図に示す。
にする等の処理を行なって入力基準電圧VREFを上昇させ
ていた。このときの入出力状態を第６図に示す。
発明が解決しようとする問題点 上記従来の構成によれば、入力周波数の切換えは手動
で行なわれていたが、切換動作頻度が低いため、入力周
波数の異なる地域で使用した場合、切換えに気づかない
でいることが多い。
で行なわれていたが、切換動作頻度が低いため、入力周
波数の異なる地域で使用した場合、切換えに気づかない
でいることが多い。
そのため、電動機等の位相制御を行なう場合におい
て、第５図に示すように、三角波の波高値Vmaxに対する
入力基準レベルの割合が異なることになり、その結果、
入力周波数の周期Ｔに対する位相カット時間τcの割合
が変化して、電動機等の駆動に影響をもたらすものであ
る。
て、第５図に示すように、三角波の波高値Vmaxに対する
入力基準レベルの割合が異なることになり、その結果、
入力周波数の周期Ｔに対する位相カット時間τcの割合
が変化して、電動機等の駆動に影響をもたらすものであ
る。
本発明は上記問題点を解決するもので、自動的に入力
周波数を検知し、入力周波数が変化しても位相を一定に
することができ、電動機等の駆動に悪影響を与えないよ
うにすることを目的とする。
周波数を検知し、入力周波数が変化しても位相を一定に
することができ、電動機等の駆動に悪影響を与えないよ
うにすることを目的とする。
問題点を解決するための手段 上記目的を達成するために本発明は、入力周波数に同
期してコンデンサの充放電を繰り返し、三角波を出力す
る波形発生回路と、この波形発生回路の出力と基準電圧
とを比較する第１の比較回路と、前記第１の比較回路の
出力を入力周波数に同期してラッチするラッチ回路と、
このラッチ回路の出力により外部入力に補正を加える補
正回路と、この補正回路の補正出力電圧と波形発生回路
の出力とを比較する第２の比較回路とを備え、前記第２
の比較回路の出力により位相制御を行う構成としたもの
である。
期してコンデンサの充放電を繰り返し、三角波を出力す
る波形発生回路と、この波形発生回路の出力と基準電圧
とを比較する第１の比較回路と、前記第１の比較回路の
出力を入力周波数に同期してラッチするラッチ回路と、
このラッチ回路の出力により外部入力に補正を加える補
正回路と、この補正回路の補正出力電圧と波形発生回路
の出力とを比較する第２の比較回路とを備え、前記第２
の比較回路の出力により位相制御を行う構成としたもの
である。
作用 上記構成とすることにより、入力周波数が低くなった
場合、コンデンサの充電時間は延び、電圧も高くなる
が、比較回路とラッチ回路により補正電圧が現われ、外
部入力に作用する。従ってコンデンサ電圧と外部入力の
比較も、以前のレベルで行なわれることになる。よっ
て、第２の比較器から出力される出力信号は周波数が切
り換わっても一定にすることができ、一定の位相で制御
することとなる。
場合、コンデンサの充電時間は延び、電圧も高くなる
が、比較回路とラッチ回路により補正電圧が現われ、外
部入力に作用する。従ってコンデンサ電圧と外部入力の
比較も、以前のレベルで行なわれることになる。よっ
て、第２の比較器から出力される出力信号は周波数が切
り換わっても一定にすることができ、一定の位相で制御
することとなる。
実施例 以下、本発明の一実施例を第１図〜第３図にもとづい
て説明する。
て説明する。
図において、１は入力周波数に同期した同期パルスV
SYNCにより、コンデンサ２の充放電を出力する波形発生
回路、３は前記波形発生回路１の出力電圧VCRと基準電
圧VREFとを比較する第１の比較回路、４は記記同期パル
スVSYNCに同期して補正入力VISUBを出力するラッチ回路
である。５は補正回路で、外部入力VSIGに補正入力V
ISUBを作用させて補正出力VOSUBを出すものである。６
は第２の比較回路で、前記波形発生回路１の出力VCRと
補正出力VOSUBとを比較するものである。
SYNCにより、コンデンサ２の充放電を出力する波形発生
回路、３は前記波形発生回路１の出力電圧VCRと基準電
圧VREFとを比較する第１の比較回路、４は記記同期パル
スVSYNCに同期して補正入力VISUBを出力するラッチ回路
である。５は補正回路で、外部入力VSIGに補正入力V
ISUBを作用させて補正出力VOSUBを出すものである。６
は第２の比較回路で、前記波形発生回路１の出力VCRと
補正出力VOSUBとを比較するものである。
なお、第３図に示すように、前記波形発生回路１は三
角波を出力し、前記補正回路５は加算器を用い、VOSUB
＝VISUB＋VSIGとしている。またラッチ回路４は第２図
に示すように、２段構成のフリップフロップで構成さ
れ、その出力は同期パルスVSYNC入力毎に片方のみが動
作するものとする。
角波を出力し、前記補正回路５は加算器を用い、VOSUB
＝VISUB＋VSIGとしている。またラッチ回路４は第２図
に示すように、２段構成のフリップフロップで構成さ
れ、その出力は同期パルスVSYNC入力毎に片方のみが動
作するものとする。
次にその動作を第３図に示したタイムチャートを用い
て説明する。同期パルスVSYNCの周期Ｔが大きくなる
と、コンデンサ２の充電時間が延びる。第１の比較回路
３は三角波の電圧VCRが高いことを確認して出力VCO＝V
50を出力する（Ａ点）。
て説明する。同期パルスVSYNCの周期Ｔが大きくなる
と、コンデンサ２の充電時間が延びる。第１の比較回路
３は三角波の電圧VCRが高いことを確認して出力VCO＝V
50を出力する（Ａ点）。
ラッチ回路４は１段目のフリップフロップ4aの入力に
V50が入力される。また同期パルスVSYNCがラッチ回路４
に入力されると、V50のデータは２段目のフリップフロ
ップ4bに入力される（Ｂ点）。
V50が入力される。また同期パルスVSYNCがラッチ回路４
に入力されると、V50のデータは２段目のフリップフロ
ップ4bに入力される（Ｂ点）。
そして次の同期パルスVSYNCがラッチ回路４に入力さ
れると（Ｃ点）、V50のデータは補正入力VISUBとなり
（Ｄ点）、ラッチされる。補正回路５はVOSUB＝VISUB＋
VSIGを行ない、出力する（Ｅ点）。
れると（Ｃ点）、V50のデータは補正入力VISUBとなり
（Ｄ点）、ラッチされる。補正回路５はVOSUB＝VISUB＋
VSIGを行ない、出力する（Ｅ点）。
以後は、VSYNC毎に三角波波高値VCRを測定し、補正の
有無を行なっているものである。
有無を行なっているものである。
発明の効果 上記実施例から明らかなとおり本発明によれば、入力
周波数が変化して三角波の波高が変動しても、その入力
周波数の変動を第１の比較回路で検出し、変動を検出し
た場合には、補正回路により外部入力に補正を加え、第
２の比較器の基準電圧を変更し、入力周波数が変動して
も一定の出力が得られるようにしているので、入力周波
数が変動しても同一位相で制御することができ、電動機
に悪影響を与えることを防止できる。
周波数が変化して三角波の波高が変動しても、その入力
周波数の変動を第１の比較回路で検出し、変動を検出し
た場合には、補正回路により外部入力に補正を加え、第
２の比較器の基準電圧を変更し、入力周波数が変動して
も一定の出力が得られるようにしているので、入力周波
数が変動しても同一位相で制御することができ、電動機
に悪影響を与えることを防止できる。
第１図は本発明の一実施例を示す周波数判別回路の回路
図、第２図はラッチ回路のブロック図、第３図は同周波
数判別回路の入出力の状態を表わすタイムチャート、第
４図は従来使用されていた手動による周波数切換装置の
回路図、第５図は周波数が変化したときの出力の状態を
表わしたグラフ、第６図は入力基準電圧を可変させたと
きの出力の状態を表わしたグラフである。 １……波形発生回路、２……コンデンサ、４……ラッチ
回路、５……補正回路、3,6……比較回路。
図、第２図はラッチ回路のブロック図、第３図は同周波
数判別回路の入出力の状態を表わすタイムチャート、第
４図は従来使用されていた手動による周波数切換装置の
回路図、第５図は周波数が変化したときの出力の状態を
表わしたグラフ、第６図は入力基準電圧を可変させたと
きの出力の状態を表わしたグラフである。 １……波形発生回路、２……コンデンサ、４……ラッチ
回路、５……補正回路、3,6……比較回路。
Claims (1)
- 【請求項１】入力周波数に同期してコンデンサの充放電
を繰り返し、三角波を出力する波形発生回路と、この波
形発生回路の出力電圧と基準電圧とを比較する第１の比
較回路と、前記第１の比較回路の出力を入力周波数に同
期してラッチするラッチ回路と、このラッチ回路の出力
により外部入力に補正を加える補正回路と、この補正回
路の補正出力電圧と波形発生回路の出力とを比較する第
２の比較回路とを備え、前記第２の比較回路の出力によ
り位相制御を行う構成とした位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209676A JP2502615B2 (ja) | 1987-08-24 | 1987-08-24 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209676A JP2502615B2 (ja) | 1987-08-24 | 1987-08-24 | 位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455019A JPS6455019A (en) | 1989-03-02 |
| JP2502615B2 true JP2502615B2 (ja) | 1996-05-29 |
Family
ID=16576767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62209676A Expired - Fee Related JP2502615B2 (ja) | 1987-08-24 | 1987-08-24 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502615B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161925A (ja) * | 1985-01-07 | 1986-07-22 | 松下電器産業株式会社 | 商用電源周波数判別装置 |
| JPS61210831A (ja) * | 1985-03-13 | 1986-09-19 | 松下電器産業株式会社 | 周波数判別回路 |
-
1987
- 1987-08-24 JP JP62209676A patent/JP2502615B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161925A (ja) * | 1985-01-07 | 1986-07-22 | 松下電器産業株式会社 | 商用電源周波数判別装置 |
| JPS61210831A (ja) * | 1985-03-13 | 1986-09-19 | 松下電器産業株式会社 | 周波数判別回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6455019A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420546A (en) | Variable frequency oscillator having an output frequency that is controllable | |
| JP2512349B2 (ja) | 積分型アナログ・デジタル変換器 | |
| JP2502615B2 (ja) | 位相制御回路 | |
| US4446439A (en) | Frequency/voltage conversion circuit | |
| US5838803A (en) | Muting circuit | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| JPH08274635A (ja) | 位相ロック回路 | |
| US6201426B1 (en) | Pulse generation device having integrating circuit having substantially constant charging/discharging ratio | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JP2666682B2 (ja) | Ｐｌｌ回路 | |
| JPH10311856A (ja) | パルス幅検出装置および方法 | |
| JP2956910B2 (ja) | 校正機能付タイミング測定装置 | |
| JP3976891B2 (ja) | Ｐｌｌ回路 | |
| JP2639315B2 (ja) | Ｐｌｌ回路 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| RU2022442C1 (ru) | Устройство для формирования тока в фазе асинхронного электропривода | |
| JPH07131304A (ja) | クロック発生回路 | |
| JP2584063B2 (ja) | 疑似同期信号発生装置 | |
| JP2685831B2 (ja) | 可変周波数パルス発振器 | |
| JPS5857948B2 (ja) | 電磁偏向装置 | |
| RU1812618C (ru) | Формирователь сигналов специальной формы | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPH05199108A (ja) | Ｐｌｌ回路 | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |