JP2024508786A - 低抵抗率のｄｒａｍ埋め込みワード線スタック - Google Patents

低抵抗率のｄｒａｍ埋め込みワード線スタック Download PDF

Info

Publication number
JP2024508786A
JP2024508786A JP2023550203A JP2023550203A JP2024508786A JP 2024508786 A JP2024508786 A JP 2024508786A JP 2023550203 A JP2023550203 A JP 2023550203A JP 2023550203 A JP2023550203 A JP 2023550203A JP 2024508786 A JP2024508786 A JP 2024508786A
Authority
JP
Japan
Prior art keywords
molybdenum
metal cap
substrate
cap layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023550203A
Other languages
English (en)
Inventor
イーシオン ヤン，
ジャックリーン エス． レンチ，
ヨン ヤン，
シュリーニヴァース ガンディコッタ，
アンナマライ ラクシュマナン，
ジョンジュ リー，
フェイフー ワン，
セシャドリ ギャングリ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2024508786A publication Critical patent/JP2024508786A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

埋め込みワード線を備えたＤＲＡＭデバイスのための方法が記載される。この方法は、基板上の特徴部に金属キャップ層及びモリブデン導体層を形成することを含む。該方法は、物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積すること、及び該金属キャップ層上に原子層堆積（ＡＬＤ）によってモリブデン導体層を堆積することを含む。【選択図】図１

Description

本開示の実施形態は、半導体デバイス及び半導体デバイス製造の分野に関する。より詳細には、本開示の実施形態は、基板上に金属キャップ層を堆積すること、及び金属キャップ層上にモリブデン導体層を堆積することを含む方法を対象とする。
パーソナルコンピュータ、ワークステーション、コンピュータサーバ、メインフレームなどの電子デバイス、並びにプリンタ、スキャナ、及びハードディスクドライブなどの他のコンピュータ関連機器は、低消費電力を実現しつつ、十分なデータストレージ機能を提供するメモリデバイスを使用する。ランダムアクセスメモリセルには、ダイナミック及びスタティックという２つの主要なタイプがあり、これらは電子デバイスでの使用に適している。ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、２つのバイナリ値のうちの一方を表す電圧を保存するようにプログラムすることができるが、この電圧を非常に短い時間より長く維持するためには、定期的な再プログラミング又は「リフレッシュ」を必要とする。スタティックランダムアクセスメモリ（ＳＲＡＭ）は、定期的なリフレッシュを必要としないことからそのように名付けられた。
ＤＲＡＭメモリ回路は、ＤＲＡＭセルとして知られる何百万もの同一の回路要素を単一の半導体ウエハ上に複製することによって製造される。各ＤＲＡＭセルは、１ビット（２進数）のデータを格納することができるアドレス指定可能な場所である。その最も一般的な形式において、ＤＲＡＭセルは、電界効果トランジスタ（ＦＥＴ）及びキャパシタという２つの回路部品で構成される。
ＤＲＡＭセルの製造には、トランジスタ、キャパシタ、及び３つのコンタクト（ビット線、ワード線、及び基準電圧に、それぞれ１つずつ）の製造が含まれる。ＤＲＡＭの製造は非常に競争の激しいビジネスである。とりわけ２５６メガビットを超える密度では、単一のメモリチップにさらに多くのメモリを詰め込めるように、個々のセルのサイズを縮小し、メモリセルの密度を高めようとする継続的な圧力がかかっている。セルサイズ縮小の制限には、セルを通るアクティブなワード線とパッシブなワード線の両方の通路、セルキャパシタのサイズ、及びアレイデバイスと非アレイデバイスとの互換性が含まれる。
製造において、ＤＲＡＭワード線は、窒化チタン（ＴｉＮ）とタングステン（Ｗ）とのスタックの原子層堆積で作られる。これらのスタックは、埋め込みワード線の寸法がさらに縮小することによる、スケーリングの問題を有している。したがって、当技術分野では、埋め込みワード線の製造において低い抵抗率を示す金属スタックが必要とされている。
本開示の１つ以上の実施形態は、埋め込みワード線を形成する方法を対象とする。幾つかの実施形態では、該方法は、物理的気相堆積（ＰＶＤ）によって、少なくとも１つの特徴部を含む基板上に金属キャップ層を堆積することであって、特徴部がゲート酸化物層及びその上に堆積された仕事関数金属層のうちの１つ以上を有する、金属キャップ層を堆積すること；及び、金属キャップ層上に原子層堆積（ＡＬＤ）によってモリブデン導体層を堆積することを含む。
本開示の別の態様は、１０μΩ－ｃｍから２０μΩ－ｃｍの範囲の抵抗を有するＤＲＡＭ埋め込みワード線を形成する方法を対象とする。１つ以上の実施形態では、該方法は、ＤＣ物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積することであって、基板が、３５ｋＷの直流、１１６０Ｗのバイアスでタングステンを含む金属前駆体に曝露される、金属キャップ層を堆積すること、並びに金属キャップ層上に熱原子層堆積によってモリブデン導体層を堆積することであって、金属キャップ層がモリブデン前駆体に曝露される、モリブデン導体層を堆積することを含む。１つ以上の実施形態では、該方法は、ＲＦ物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積することであって、基板が、３ｋＷの高周波、５０Ｗのバイアス、及び２３０ｍＴｏｒｒの圧力でタングステンを含む金属前駆体に曝露される、金属キャップ層を堆積すること、並びに金属キャップ層上に熱原子層堆積によってモリブデン導体層を堆積することであって、金属キャップ層がモリブデン前駆体に曝露される、モリブデン導体層を堆積することを含む。１つ以上の実施形態では、該方法は、ＲＦ物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積することであって、基板が、３ｋＷの高周波、５０Ｗのバイアス、及び１００ｍＴｏｒｒの圧力でモリブデンを含む金属前駆体に曝露される、金属キャップ層を堆積すること、並びに金属キャップ層上に熱原子層堆積によってモリブデン導体層を堆積することであって、金属キャップ層がモリブデン前駆体に曝露される、モリブデン導体層を堆積することを含む。
本開示の上記特徴を詳細に理解することができるように、その一部が添付の図面に示されている実施形態を参照することにより、上に簡単に要約されている本開示のより詳細な説明を得ることができる。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しているのであり、したがって、本開示は他の同等に有効な実施形態も許容しうることから、その範囲を限定すると見なされるべきではないことに留意されたい。
本開示の１つ以上の実施形態による方法のプロセスフロー図 １つ以上の実施形態によるデバイスの断面図 １つ以上の実施形態によるデバイスの断面図 １つ以上の実施形態によるデバイスの断面図 １つ以上の実施形態によるデバイスの断面図 １つ以上の実施形態によるデバイスの断面図 １つ以上の実施形態によるデバイスの断面図 １つ以上の実施形態によるデバイスの断面図
例示的な実施形態（及び中間構造）の概略図である断面図を参照して、例示的な実施形態について本明細書で説明する。したがって、例えば製造技術及び／又は公差の結果として、図の形状からの変化が予想される。よって、例となる実施形態は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば製造に起因する、形状の偏差が含まれうる。
本発明の幾つかの例示的な実施形態について説明する前に、本発明は、以下の説明に記載されている構造物又はプロセス工程の詳細に限定されないことが理解されるべきである。本発明は、他の実施形態が可能であり、さまざまな方法で実施又は実行可能である。
本明細書及び添付の特許請求の範囲で用いられる場合、「基板」という用語は、処理が行われる表面又は表面の一部を指すために用いられる。基板に対しての言及は、文脈上他のことが明示されない限り、基板の一部分のみを指すこともありうることもまた、当業者に理解されよう。さらには、基板上への堆積についての言及は、むき出しの基板と、１つ以上の膜又は特徴部がその上に堆積又は形成されている基板の両方を意味しうる。
本明細書で用いられる「基板」とは、その上で製造処理中に膜処理が行われる、任意の基板表面又は基板上に形成された材料表面を指す。例えば、処理が実施されうる基板表面は、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素をドープした酸化ケイ素、アモルファスシリコン、ドープしたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及び他の導電材料など、任意の他の材料を含む。基板には半導体ウエハが含まれるが、これに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、及び／又はベークするための前処理プロセスに曝されてもよい。基板自体の表面に直接膜処理することに加えて、本開示では、開示される任意の膜処理工程は、以下により詳細に開示されるように、基板上に形成された下層にも行うことができ、「基板表面」という用語は、文脈が示すように、こうした下層を含むことが意図されている。
１つ以上の実施形態によれば、膜又は膜の層に関して、「上」という用語は、表面、例えば基板表面上に直接存在する膜又は層だけでなく、膜又は層と表面、例えば基板表面との間に１つ以上の下地層が存在することも含む。したがって、１つ以上の実施形態では、「基板表面上」という表現は、１つ以上の下地層を含むことが意図されている。他の実施形態では、「上に直接」という表現は、介在層なしで表面、例えば基板表面と接触している層又は膜を指す。したがって、「基板表面上に直接存在する層」という表現は、間に層が存在せず、基板表面と直接接触している層を指す。
本明細書及び添付の特許請求の範囲で用いられる場合、「前駆体」、「反応物」、「反応性ガス」などの用語は、基板表面と反応することができる任意のガス種を指すために、交換可能に用いられる。
本明細書で用いられる場合、「原子層堆積」又は「周期的堆積」とは、２つ以上の反応性化合物に連続的に曝露して、基板表面上に材料の層を堆積することを指す。基板又は基板の一部は、処理チャンバの反応ゾーンに導入される２つ以上の反応性化合物に別々に曝露される。時間領域ＡＬＤプロセスでは、各反応性化合物への曝露は時間遅延によって分離され、各化合物が基板表面に接着及び／又は基板表面と反応し、次に処理チャンバからパージされることを可能にする。これらの反応性化合物は、基板に順次曝露されると言われる。空間的ＡＬＤプロセスでは、基板上の任意の所与の点が同時に一より多い反応性化合物に実質的に曝露されないように、基板表面の異なる部分又は基板表面上の材料が２つ以上の反応性化合物に同時に曝露される。本明細書及び添付の特許請求の範囲で用いられる場合、この点に関して用いられる「実質的に」という用語は、当業者に理解されるように、基板の小さい部分が拡散によって同時に複数の反応性ガスに曝される可能性があるが、同時の曝露は意図されていないことを意味する。
時間領域ＡＬＤプロセスの一態様では、第１の反応性ガス（すなわち、第１の前駆体又は化合物Ａ、例えばアルミニウム前駆体）が反応ゾーンにパルス的に送られ、その後に第１の時間遅延が続く。次に、第２の前駆体又は化合物Ｂ（例えば酸化剤）が反応ゾーンにパルス的に送られ、その後に第２の遅延が続く。各時間遅延の間に、アルゴンなどのパージガスが処理チャンバ内に導入されて、反応ゾーンをパージするか、あるいは他の方法で任意の残留反応性化合物又は反応副産物を反応ゾーンから除去する。あるいは、反応性化合物のパルス間の時間遅延中にパージガスのみが流れるように、パージガスを堆積プロセス全体にわたって連続的に流してもよい。あるいは、反応性化合物は、所望の膜又は膜厚が基板表面に形成されるまでパルス的に送られる。いずれのシナリオでも、化合物Ａ、パージガス、化合物Ｂ、及びパージガスをパルス的に送るＡＬＤプロセスが１サイクルである。サイクルは、化合物Ａ又は化合物Ｂのいずれかで開始することができ、所定の厚さの膜が達成されるまで、サイクルのそれぞれの順序を継続することができる。
空間的ＡＬＤプロセスの一実施形態では、第１の反応性ガス及び第２の反応性ガス（例えば、窒素ガス）は反応ゾーンに同時に送給されるが、不活性ガスカーテン及び／又は真空カーテンによって分離される。基板上の任意の所与の点が第１の反応性ガス及び第２の反応性ガスに曝露されるように、基板はガス送給装置に対して移動する。
本明細書で用いられる場合、「化学気相堆積」とは、基板表面が前駆体及び／又は共試薬に同時又は実質的に同時に曝露されるプロセスを指す。本明細書で用いられる場合、「実質的に同時」とは、共流するか、又は前駆体の曝露の大部分が重なる場合のいずれかを指す。
本明細書全体を通じて用いられる「実質的に同時」とは、第１の反応性化合物への曝露の継続時間の大部分が第２の反応性化合物への曝露と重なることを意味する。
本明細書で用いられる場合、「パージ」という用語には、未反応の前駆体、反応生成物、及び副生成物をプロセス領域から除去する任意の適切なパージプロセスが含まれる。適切なパージプロセスは、反応物を全く含まないか、又は反応物を実質的に含まない、処理領域の部分又はセクターへとガスカーテンを通して基板を移動させることを含む。１つ以上の実施形態では、処理チャンバをパージすることは、真空を適用することを含む。幾つかの実施形態では、処理領域をパージすることは、基板の上にパージガスを流すことを含む。幾つかの実施形態では、パージプロセスは、不活性ガスを流すことを含む。１つ以上の実施形態では、パージガスは、窒素（Ｎ２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ以上から選択される。幾つかの実施形態では、基板表面又は反応チャンバのパージは、０．２秒から３０秒、０．２秒から１０秒、０．２秒から５秒、０．５秒から３０秒、０．５秒から１０秒、０．５秒から５秒、１秒から３０秒、１秒から１０秒、１秒から５秒、５秒から３０秒、５秒から１０秒、又は１０秒から３０秒の範囲の時間にわたって行うことができる。
本明細書で用いられる場合、「ダイナミック・ランダム・アクセス・メモリ」又は「ＤＲＡＭ」という用語は、キャパシタに電荷のパケット（すなわち、バイナリ１）又は電荷なし（すなわち、バイナリ０）を格納することによってデータムビットを格納するメモリセルを指す。電荷は、アクセストランジスタを介してキャパシタにゲートされ、また、同じトランジスタをオンにしてトランジスタ出力の相互接続線に電荷パケットをダンプすることによって生成される電圧摂動を調べることによって検出される。したがって、単一のＤＲＡＭセルは、１つのトランジスタと１つのキャパシタとで構成される。ＤＲＡＭデバイスはＤＲＡＭセルのアレイから形成される。アクセストランジスタの行はワード線によって連結され、トランジスタの入力／出力はビット線によって連結される。歴史的には、ＤＲＡＭキャパシタは、平面ポリシリコン－酸化物－基板のプレートキャパシタから３Ｄ構造へと進化し、該構造は、両方のプレートが基板の上にある「スタック」キャパシタと、基板内のエッチングされたキャビティを共通プレートとして使用する「トレンチ」キャパシタとに分岐している。現在のＤＲＡＭ埋め込みワード線（ｂＷＬ）プロセスは、窒化チタン（ＴｉＮ）とタングステン（Ｗ）とのスタックを包含する。ｂＷＬ寸法のさらなるスケーリングに伴い、スタックから窒化チタンバリアを除去してトレンチ構造内にバリアレスの金属充填を形成することが１つの焦点となっている。しかしながら、金属とトレンチ構造との間の密着性が低いことに起因して、高温のポストアニール処理中に金属充填物のボイド形成及び層剥離がしばしば観察される。このようなボイド及び層剥離は、後続の平坦化プロセス又はエッチングプロセスに問題を引き起こすため、望ましくない。ボイド及び層剥離もまた、スタックの抵抗の増加に寄与する。したがって、本開示の実施形態は、ＤＲＡＭデバイスの抵抗を有利に低減する、基板上のＤＲＡＭ埋め込みワード線（ｂＷＬ）内にスタックを作製するプロセスを提供することに関する。抵抗は、窒素ベースの層、例えば窒化物キャップ層及び／又は窒化物ライナ層を除去することによって低減される。
従来、ＤＲＡＭセルは埋め込みワード線構造内に高仕事関数の金属構造を埋め込んでいる。ＤＲＡＭデバイスでは、ビット線は基板の上に位置する金属レベル内に形成され、一方、ワード線は基板の表面のポリシリコンゲートレベルに形成される。埋め込みワード線（ｂＷＬ）デバイスでは、金属をゲート電極として使用して、ワード線が半導体基板の表面の下に埋め込まれる。
ゲート電極として用いられる金属の選択は、デバイスの性能に大きい影響を与える可能性がある。理論に束縛されることは意図していないが、抵抗の低い低融点金属を使用すると、ｂＷＬ ＤＲＡＭの抵抗の低減が有利にもたらされると考えられる。しかしながら、ｂＷＬ ＤＲＡＭの製造に用いられる熱プロセス要件に曝露されると、これらの材料は表面から剥離することがよくある。層剥離は最終的なアレイ抵抗に影響を与え、信頼性の問題を引き起こす可能性がある。
１つ以上の実施形態では、１００Åの総厚を有する埋め込みワード線の抵抗（μΩ－ｃｍ）が測定される。１つ以上の実施形態では、埋め込みワード線は、１００Åの総厚で、４０μΩ－ｃｍ以下、３０μΩ－ｃｍ以下、２５μΩ－ｃｍ以下、又は２０μΩ－ｃｍ以下、又は１５μΩ－ｃｍ以下の抵抗を有する。幾つかの実施形態では、埋め込みワード線は、１００Åの総厚で２０μΩ－ｃｍ以下の抵抗を有する。１つ以上の実施形態では、方法１００によって形成される埋め込みワード線は、１００Åの総厚で、５０μΩ－ｃｍから５μΩ－ｃｍ、４０μΩ－ｃｍから１０μΩ－ｃｍ、３０μΩ－ｃｍから１０μΩ－ｃｍ、２５μΩ－ｃｍから１０μΩ－ｃｍ、２０μΩ－ｃｍから１０μΩ－ｃｍの範囲の抵抗を有する。
図１は、本開示の１つ以上の実施形態による方法のプロセスフロー図を示している。図２から８は、１つ以上の実施形態による、埋め込みワード線（ｂＷＬ）を形成するための処理のさまざまな段階におけるメモリデバイス２００を示す断面図である。
図１から８を参照すると、本開示の１つ以上の実施形態は、基板表面２０２上に埋め込みワード線（ｂＷＬ）２１５を形成する方法１００を対象とする。
図２を参照すると、複数のトレンチ２０４を有する基板２０２が提供されている。トレンチ２０４は凹んだチャネルを形成する。トレンチは、底部２０６と少なくとも１つの側壁２０８とを有する。複数のトレンチ２０４は、約１０ｎｍから約８０ｎｍ、約１０ｎｍから約７０ｎｍ、約１０ｎｍから約６０ｎｍ、約１０ｎｍから約５０ｎｍ、又は約１０ｎｍから約４０ｎｍの範囲を含むが、これらに限定されない、約１０から約１００ｎｍの範囲内の幅を有するように形成されうる。当業者には認識されるように、複数のトレンチ２０４の幅は、ある側壁２０８から別の側壁２０８までの距離Ｗ１によって画成される。複数のトレンチ２０４は、約１２０ｎｍから約１５０ｎｍ、約１５０ｎｍから約２００ｎｍ、約２００ｎｍから約２５０ｎｍ、約１２０ｎｍから約２００ｎｍ、又は約１５０ｎｍから約２５０ｎｍの範囲を含むが、これらに限定されない、約１２０ｎｍから約２５０ｎｍの範囲内の深さを有するように形成されうる。当業者には認識されるように、複数のトレンチ２０４の深さは、基板表面２０３から複数のトレンチ２０４の底部２０６までの距離Ｄ１によって画成される。
本開示の１つ以上の実施形態は、高アスペクト比の特徴部に膜を堆積する方法を対象とする。高アスペクト比の特徴部は、約１０、２０、又は５０以上、あるいはそれより大きい高さ：幅の比を有する、トレンチ、ビア、又はピラーである。幾つかの実施形態では、膜は、高アスペクト比の特徴部上／内に共形的に堆積される。このように用いられる場合、共形の膜は、特徴部の上部の近くに、特徴部の底部の厚さの約８０～１２０％の範囲の厚さを有する。
複数のトレンチ２０４を形成するために、バッファ絶縁層（例えば、酸化ケイ素層、図示せず）が基板表面２０３上に形成されてもよく、及び／又はハードマスク層（例えば、窒化物層、図示せず）が形成されてもよい。このような技法は、当業者にはよく知られており、したがって図示はしていない。
図３を参照すると、基板２０２上、基板表面２０３上、並びに複数のトレンチ２０４の（一又は複数の）側壁２０８及び底部２０６に沿って、ゲート酸化物層２１０が共形的に堆積される。１つ以上の実施形態では、ゲート酸化物層２１０は、酸窒化ケイ素（ＳｉＯＮ）、酸化ケイ素、又は高誘電率誘電体材料のうちの１つ以上を含む。
「酸化ケイ素」という用語は、ゲート酸化物層２１０を説明するために用いられる場合があるが、当業者であれば、本開示が特定の化学量論に限定されないことを認識するであろう。例えば、「酸化ケイ素」及び「二酸化ケイ素」という用語は両方とも、ケイ素原子と酸素原子とを任意の適切な化学量論比で有する材料を説明するために用いられうる。同じことが、本開示に列挙される他の材料、例えば、窒化ケイ素、酸窒化ケイ素、酸化タングステン、酸化ジルコニウム、酸化アルミニウム、酸化ハフニウムなどにも当てはまる。
１つ以上の実施形態では、「高誘電率誘電体」という用語は、（例えば、二酸化ケイ素と比較して）高い誘電率を有する材料を指す。１つ以上の実施形態では、高誘電率誘電体材料は、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化バナジウム（ＶＯ２）、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化亜鉛（ＺｎＯ）、ハフニウムケイ素酸化物（ＨｆＳｉＯ）、又はジルコニウムケイ素酸化物（ＺｒＳｉＯ）のうちの１つ以上から選択される。
１つ以上の実施形態では、ゲート酸化物層２１０は、約１ｎｍ、約２ｎｍ、約３ｎｍ、約４ｎｍ、約５ｎｍ、約６ｎｍ、又は約７ｎｍを含む、約１ｎｍから約７ｎｍの範囲の厚さを有する。
図４を参照すると、幾つかの実施形態では、仕事関数金属層２１２が、ゲート酸化物層２１０上に形成される。本明細書で用いられる場合、「仕事関数」という用語は、真空レベルに対する材料（例えば金属）のバルク化学ポテンシャルを指す。１つ以上の実施形態では、仕事関数金属層は、４．３ｅＶ以上の仕事関数を有する。幾つかの実施形態では、仕事関数金属層２１２は、４．５ｅＶ以上の仕事関数を有する。他の実施形態では、仕事関数金属層２１２は、４．４ｅＶ以上、４．５ｅＶ以上、４．６以上、４．７ｅＶ以上、４．８ｅＶ以上、４．９ｅＶ以上、５．０ｅＶ以上、５．１ｅＶ以上、又は５．２ｅＶ以上を含む、４．３ｅＶ以上の仕事関数を有する。
１つ以上の実施形態では、仕事関数金属層２１２は金属窒化物を含む。１つ以上の実施形態では、仕事関数金属層２１２は、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、窒化モリブデン（ＭｏＮ）、ＴａＮ／ＴｉＮ、又はＷＮ／ＴｉＮのうちの１つ以上を含む。１つ以上の実施形態では、仕事関数金属層２１２は、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、窒化モリブデン（ＭｏＮ）、ＴａＮ／ＴｉＮ、ＷＮ／ＴｉＮ、及びそれらの組合せからなる群より選択される。１つ以上の実施形態では、仕事関数金属層２１２は窒化チタンを含む。
１つ以上の実施形態では、仕事関数金属層２１２は、約１ｎｍ、約２ｎｍ、約３ｎｍ、約４ｎｍ、又は約５ｎｍを含む、約１ｎｍから約５ｎｍの範囲の厚さを有する。
図１を参照すると、幾つかの実施形態では、方法１００は、任意選択的な前処理操作１０５を含む。前処理は、当業者に知られている任意の適切な前処理でありうる。適切な前処理には、予熱、洗浄、浸漬、自然酸化物の除去、又は接着層の堆積が含まれるが、これらに限定されない。幾つかの実施形態では、前処理には、研磨、エッチング、還元、酸化、ハロゲン化、ヒドロキシル化、アニーリング、ベーキングなどが含まれる。
幾つかの実施形態では、方法１００は堆積動作１１０で始まる。図１及び５を参照すると、物理的気相堆積（ＰＶＤ）動作１１０において、ゲート酸化物層２１０及び仕事関数金属層２１２上の複数のトレンチ２０４内に金属キャップ層２１３を形成するプロセスが実施される。当業者はＰＶＤ処理に精通している。幾つかの実施形態では、金属キャップ層２１３は、タングステン又はモリブデン含有種を含む。図５は、ゲート酸化物層２１０上の複数のトレンチ２０４内に形成された金属キャップ層２１３を示している。金属キャップ層２１３は、トレンチ２０４に面する第３の表面２７０（又は上面）を有する。
幾つかの実施形態では、金属キャップ層２１３は、ゲート酸化物層２１０上に直接堆積される。他の実施形態では、金属キャップ層２１３は、仕事関数金属層２１２上に直接堆積される。
幾つかの実施形態では、物理的気相堆積（ＰＶＤ）プロセスは、直流（ＤＣ）又は高周波（ＲＦ）ＰＶＤのうちの１つ以上を含む。幾つかの実施形態では、ＰＶＤプロセスは、ＲＦ及びＤＣを含む。幾つかの実施形態では、ＤＣが基板に供給され、ＲＦが金属ターゲットに供給される。１つ以上の実施形態では、ＤＣ部品は、０キロワット（ｋＷ）から１００ｋＷ、１０ｋＷから８０ｋＷ、２０ｋＷから６０ｋＷ、３０ｋＷから５０ｋＷ、４０ｋＷから５０ｋＷの範囲の電力を有する。１つ以上の実施形態では、高周波部品は、１ｋＷから１０ｋＷ、３ｋＷから１０ｋＷ、５ｋＷから１０ｋＷ、７ｋＷから１０ｋＷ、１ｋＷから７ｋＷ、３ｋＷから７ｋＷ、５ｋＷから７ｋＷ、１ｋＷから５ｋＷ、３ｋＷから５ｋＷ、又は１ｋＷから３ｋＷの範囲の電力を有する。
幾つかの実施形態では、ＰＶＤプロセスは、基板にバイアスをかけて指向性堆積を提供することを含む。１つ以上の実施形態では、バイアスは、０Ｗから１２００Ｗ、０Ｗから１０００Ｗ、０Ｗから８００Ｗ、０Ｗから６００Ｗ、０Ｗから４００Ｗ、０Ｗから２００Ｗ、０Ｗから１２００Ｗ、２００Ｗから１０００Ｗ、２００Ｗから８００Ｗ、２００Ｗから６００Ｗ、２００Ｗから４００Ｗ、４００Ｗから１２００Ｗ、４００Ｗから１０００Ｗ、４００Ｗから８００Ｗ、４００Ｗから６００Ｗ、６００Ｗから１２００Ｗ、６００Ｗから１０００Ｗ、６００Ｗから８００Ｗ、８００Ｗから１２００Ｗ、８００Ｗから１０００Ｗ、又は１０００Ｗから１２００Ｗの範囲にある。
幾つかの実施形態では、ＰＶＤプロセスは、２００℃から４５０℃、２５０℃から４５０℃、３００℃から４５０℃、３５０℃から４５０℃、４００℃から４５０℃、２００℃から４００℃、２５０℃から４００℃、３００℃から４００℃、３５０℃から４００℃、２００℃から３５０℃、２５０℃から３５０℃、３００℃から３５０℃、２００℃から３００℃、２５０℃から３００℃、又は２００℃から２５０℃の範囲の温度で行われる。
幾つかの実施形態では、ＰＶＤプロセスは、０．５ｍＴｏｒｒから５００ｍＴｏｒｒの範囲、又は１０ｍＴｏｒｒから５００ｍＴｏｒｒの範囲、又は２５ｍＴｏｒｒから２５０ｍＴｏｒｒの範囲、又は５０ｍＴｏｒｒから１５０ｍＴｏｒｒの範囲の圧力で行われる。
幾つかの実施形態では、金属キャップ層２１３は元素金属を含む。幾つかの実施形態では、金属キャップ層２１３は、本質的に金属からなる。このように用いられる場合、「本質的に金属からなる」という用語は、膜中の金属の含有量が、原子パーセントで、約８０％、８５％、９０％、９５％、９８％、９９％又は９９．５％以上が金属であることを意味する。金属キャップ層２１３の組成の測定値とは、隣接する膜からの元素の拡散が起こりうる界面領域を除いた、金属キャップ層２１３のバルク部分を指す。
幾つかの実施形態では、金属キャップ層２１３は、下地層への望ましくない元素の拡散及び／又は下地層からのケイ素の拡散を抑制及び／又は除去するのに効果的である。幾つかの実施形態では、金属キャップ層２１３は、実質的に特徴部の底部２０６にのみ堆積される。このように用いられる場合、「実質的に～のみ」という用語は、金属キャップ層の５％、２％、又は１％以下が特徴部の側壁上に形成されることを意味する。
１つ以上の実施形態では、金属キャップ層２１３は任意の適切な厚さを有しうる。例えば、金属キャップ層２１３は、１０Åから２００Å、２０Åから２００Å、５０Åから２００Å、１００Åから２００Å、１５０Åから２００Å、１０Åから１５０Å、５０Åから１５０Å、１００Åから１５０Å、１０Åから１００Å、５０Åから１００Å、１０Åから５０Å、又は１０Åから３０Åの範囲の厚さを有しうる。
所定の厚さの金属キャップ層が形成されると、方法１００は、図１に示されるように、原子層堆積１３０プロセスへと進む。図１及び６を参照すると、堆積１３０では、基板２０２（基板表面）上にモリブデン導体層２１４を堆積するためのプロセスが実施される。堆積プロセス１３０は、基板２０２上にモリブデン導体層２１４を形成するための１つ以上の動作を含みうる。幾つかの実施形態では、堆積プロセス１３０は、金属キャップ層２１３上への堆積について選択的である。
幾つかの実施形態の原子層堆積１３０プロセスは、前駆体及び反応物への連続的な曝露を含む。動作１３２において、基板２０２（又は基板表面）は任意選択的に反応物に曝露される。幾つかの実施形態では、第３の表面２７０は反応物に曝露される。幾つかの実施形態では、反応物は還元剤を含む。還元剤は、当業者に知られている任意の適切な化合物でありうる。幾つかの実施形態では、還元剤は水素（Ｈ２）を含む。
幾つかの実施形態では、基板２０２（又は基板表面）は、３５０℃から５５０℃、４００℃から５５０℃、４５０℃から５５０℃、５００℃から５５０℃、３５０℃から５００℃、４００℃から５００℃、４５０℃から５００℃、３５０℃から４５０℃、４００℃から４５０℃、又は３５０℃から４００℃の範囲の温度で還元剤に曝露される。
幾つかの実施形態では、基板２０２（又は基板表面）は、５秒から６０分、１分から６０分、５分から６０分、１０分から６０分、２０分から６０分、４０分から６０分、５秒から４０分、１分から４０分、５分から４０分、１０分から４０分、２０分から４０分、５秒から２０分、１分から２０分、５分から２０分、１０分から２０分、５秒から１０分、１分から１０分、又は５分から１０分の範囲の時間、還元剤に曝露される。
幾つかの実施形態では、基板２０２（又は基板表面）は、１００ｓｃｃｍから７０００ｓｃｃｍ、５００ｓｃｃｍから７０００ｓｃｃｍ、１０００ｓｃｃｍから７０００ｓｃｃｍ、３０００ｓｃｃｍから７０００ｓｃｃｍ、５０００ｓｃｃｍから７０００ｓｃｃｍ、１００ｓｃｃｍから５０００ｓｃｃｍ、５００ｓｃｃｍから５０００ｓｃｃｍ、１０００ｓｃｃｍから５０００ｓｃｃｍ、３０００ｓｃｃｍから５０００ｓｃｃｍ、１００ｓｃｃｍから３０００ｓｃｃｍ、５００ｓｃｃｍから３０００ｓｃｃｍ、１０００ｓｃｃｍから３０００ｓｃｃｍ、１００ｓｃｃｍから１０００ｓｃｃｍ、５００ｓｃｃｍから１０００ｓｃｃｍ、又は１００ｓｃｃｍから５００ｓｃｃｍの範囲の用量で還元剤に曝露される。
幾つかの実施形態では、基板２０２（又は基板表面）は、５Ｔｏｒｒから５０Ｔｏｒｒ、１０Ｔｏｒｒから５０Ｔｏｒｒ、２５Ｔｏｒｒから５０Ｔｏｒｒ、５Ｔｏｒｒから２５Ｔｏｒｒ、１０Ｔｏｒｒから２５Ｔｏｒｒ、又は５Ｔｏｒｒから１０Ｔｏｒｒの範囲の圧力で還元剤に曝露される。
図１を参照すると、動作１３４では、処理チャンバは、任意選択的にパージされて、未反応の反応物、反応生成物、及び副生成物が除去される。このように用いられる場合、「処理チャンバ」という用語はまた、処理チャンバの完全な内部容積を包含せずに、基板表面に隣接する処理チャンバの部分も含む。例えば、空間的に分離された処理チャンバのセクターにおいて、基板表面に隣接する処理チャンバの部分は、基板をガスカーテンに通して、金属前駆体を全く又は実質的に全く含まない処理チャンバの部分又はセクターに移動させることを含むが、これに限定されない任意の適切な技法によって、金属前駆体がパージされる。１つ以上の実施形態では、処理チャンバをパージすることは、真空を適用することを含む。幾つかの実施形態では、処理チャンバをパージすることは、基板の上にパージガスを流すことを含む。幾つかの実施形態では、処理チャンバの一部分とは、処理チャンバ内のマイクロ容積又は小容積の処理ステーションを指す。基板表面に言及する「隣接する」という用語は、表面反応（例えば、前駆体吸着）が起こるのに十分な空間を提供することができる、基板の表面の隣の物理的空間を意味する。１つ以上の実施形態では、パージガスは、アルゴン（Ａｒ）、窒素（Ｎ２）、水素（Ｈ２）、及びヘリウム（Ｈｅ）のうちの１つ以上から選択される。
図１及び６を参照すると、動作１３６において、基板２０２（又は基板表面）は、モリブデン前駆体に曝露されて、基板２０２（又は基板表面）上にモリブデン導体層２１４を堆積する。動作１３６において、基板２０２（又は基板表面）は、モリブデン前駆体に曝露されて、金属キャップ層２１３上にモリブデン導体層２１４を堆積する。動作１３６において、基板２０２（又は基板表面）は、モリブデン前駆体に曝露されて、還元された金属キャップ層上にモリブデン導体層２１４を堆積する。
モリブデン前駆体は、基板表面と反応（すなわち、吸着又は化学吸着）して基板表面上にモリブデン含有種を残すことができる任意の適切なモリブデン含有化合物でありうる。
図６は、金属キャップ層２１３上に堆積されたモリブデン導体層２１４を示している。幾つかの実施形態では、モリブデン導体層２１４はモリブデン含有種を含む。幾つかの実施形態のモリブデン導体層２１４は、アクティブコンタクト及び／又は金属コンタクトを提供するための層の組合せを含む。
幾つかの実施形態では、モリブデン導体層２１４は、空気が遮断されない状態で金属キャップ層２１３上に直接堆積される。この種の処理は、その場（in situ）処理とも呼ばれる。その場処理の幾つかの実施形態では、原子層堆積１３０プロセスは、基板をモリブデン前駆体に曝露することによる操作１３６において開始する。
１つ以上の実施形態では、モリブデン前駆体は、当業者に知られている任意の適切な前駆体を含む。１つ以上の実施形態のモリブデン前駆体は揮発性であり、熱的に安定しており、したがって気相堆積に適している。幾つかの実施形態では、モリブデン前駆体はハロゲン化モリブデンを含む。
本明細書で用いられる場合、「ハロゲン化物」という用語は、フッ化物、塩化物、臭化物、ヨウ化物、又はアスタチン化物を作るように、一部分がハロゲン原子であり、他の部分がハロゲンよりも電気陰性度が低い元素又はラジカルである、２成分系を指す。ハロゲン化物イオンは、負の電荷を有するハロゲン原子である。当業者に知られているように、ハロゲン化物アニオンには、フッ化物（Ｆ－）、塩化物（Ｃｌ－）、臭化物（Ｂｒ－）、ヨウ化物（Ｉ－）、及びアスタチン化物（Ａｔ－）が含まれる。したがって、本明細書で用いられる場合、「ハロゲン化モリブデン」という用語は、モリブデンと１つ以上のハロゲン又はハロゲン化物配位子との任意の配位錯体を指す。ハロゲン化モリブデンという用語には、少なくとも２つの異なるハロゲン化物原子を有するモリブデン混合ハロゲン化物が含まれる。
１つ以上の実施形態では、ハロゲン化モリブデンは、塩化モリブデン、五塩化モリブデン、臭化モリブデン、ヨウ化モリブデン、臭塩化モリブデン、臭ヨウ化モリブデン、塩臭化モリブデン、塩ヨウ化モリブデン、ヨウ臭化モリブデン、ヨウ塩化モリブデンのうちの１つ以上から選択される。
幾つかの実施形態では、モリブデン前駆体は、オキシハロゲン化モリブデン種を含む。幾つかの実施形態では、オキシハロゲン化モリブデン種は、四塩化酸化モリブデン（ＭｏＣｌ４Ｏ）、四臭化酸化モリブデン（ＭｏＢｒ４Ｏ）、四ヨウ化酸化モリブデン（ＭｏＩ４Ｏ）、二臭化二酸化モリブデン（ＭｏＯ２Ｂｒ２）、二塩化二酸化モリブデン（ＭｏＣｌ２Ｏ２）、及び／又は二ヨウ化二酸化モリブデン（ＭｏＩ２Ｏ２）のうちの１つ以上を含む。
１つ以上の特定の実施形態では、モリブデン前駆体は、塩化モリブデン（ＭｏＣｌ５）、フッ化モリブデン（ＭｏＦ６）、ヨウ化モリブデン（ＭｏＩ６）、臭化モリブデン（ＭｏＢｒ３）、モリブデンヘキサカルボニル（Ｍｏ（ＣＯ）６）、二塩化二酸化モリブデン（ＭｏＯ２Ｃｌ２）、オキシ四塩化モリブデン（ＭｏＯＣｌ４）、テトラキス（ジメチルアミノ）モリブデン（ＩＶ）、及びビス（ｔｅｒｔ－ブチルイミド）－ビス（ジメチルアミド）モリブデンのうちの１つ以上を含む。
幾つかの実施形態では、基板２０２（又は基板表面）は、３５０℃から５５０℃、４００℃から５５０℃、４５０℃から５５０℃、５００℃から５５０℃、３５０℃から５００℃、４００℃から５００℃、４５０℃から５００℃、３５０℃から４５０℃、４００℃から４５０℃、又は３５０℃から４００℃の範囲の温度でモリブデン前駆体に曝露される。
幾つかの実施形態では、基板２０２（又は基板表面）は、０．２５秒から２０分、１０秒から２０分、１分から２０分、５分から２０分、１０分から２０分、０．２５秒から１０分、１０秒から１０分、１分から１０分、５分から１０分、０．２５秒から５分、１０秒から５分、１分から５分、０．２５秒から１分、又は１０秒から１分の範囲の時間、モリブデン前駆体に曝露される。
幾つかの実施形態では、基板２０２（又は基板表面）は、５０ｓｃｃｍから７００ｓｃｃｍ、１００ｓｃｃｍから７００ｓｃｃｍ、３００ｓｃｃｍから７００ｓｃｃｍ、５００ｓｃｃｍから７００ｓｃｃｍ、５０ｓｃｃｍから５００ｓｃｃｍ、１００ｓｃｃｍから５００ｓｃｃｍ、３００ｓｃｃｍから５００ｓｃｃｍ、５０ｓｃｃｍから３００ｓｃｃｍ、１００ｓｃｃｍから３００ｓｃｃｍ、又は５０ｓｃｃｍから１００ｓｃｃｍの範囲の用量でモリブデン前駆体に曝露される。
幾つかの実施形態では、基板２０２（又は基板表面）は、５Ｔｏｒｒから５０Ｔｏｒｒ、１０Ｔｏｒｒから５０Ｔｏｒｒ、２５Ｔｏｒｒから５０Ｔｏｒｒ、５Ｔｏｒｒから２５Ｔｏｒｒ、１０Ｔｏｒｒから２５Ｔｏｒｒ、又は５Ｔｏｒｒから１０Ｔｏｒｒの範囲の圧力でモリブデン前駆体に曝露される。
幾つかの実施形態では、形成されたモリブデン導体層２１４は、元素モリブデンを含む。幾つかの実施形態では、モリブデン導体層２１４は、本質的にモリブデンからなる。このように用いられる場合、「本質的にモリブデンからなる」という用語は、膜中のモリブデンの含有量が、原子パーセントで、約８０％、８５％、９０％、９５％、９８％、９９％、又は９９．５％以上がモリブデンであることを意味する。モリブデン導体層２１４の組成の測定値とは、隣接する膜からの元素の拡散が起こる可能性のある界面領域を除いた、モリブデン導体層２１４のバルク部分を指す。
堆積操作１３０を繰り返して、所定の厚さを有するモリブデン導体層２１４を堆積することができる。幾つかの実施形態では、モリブデン導体層２１４の厚さＴ１は制御される。幾つかの実施形態では、図６を参照すると、モリブデン導体層２１４の厚さＴ１は、複数のトレンチ２０４の深さＤ１に対して制御される。幾つかの実施形態では、厚さＴ１は、複数のトレンチ２０４の深さＤ１の約９０％以上である。
図７を参照すると、幾つかの実施形態では、モリブデン導体層２１４の厚さＴ１はトレンチ２０４の深さＤ１を超えており、過剰なモリブデン導体層２１４が基板上に形成されうる。幾つかの実施形態では、堆積操作１３０は、１ｎｍから５０ｎｍ、５ｎｍから５０ｎｍ、１０ｎｍから５０ｎｍ、２５ｎｍから５０ｎｍ、１ｎｍから２５ｎｍ、５ｎｍから２５ｎｍ、１０ｎｍから２５ｎｍ、１ｎｍから１０ｎｍ、５ｎｍから１０ｎｍ、又は１ｎｍから５ｎｍの範囲の厚さを有するモリブデン導体層２１４を提供するように繰り返される。
幾つかの実施形態では、モリブデン前駆体は、共反応物をさらに含む。幾つかの実施形態では、共反応物は還元剤である。幾つかの実施形態では、共反応物は水素（Ｈ２）である。
幾つかの実施形態では、モリブデン前駆体は、モリブデン導体層２１４を堆積する前に金属キャップ層２１３を前処理するために用いられる。幾つかの実施形態では、前処理はエッチングを含む。幾つかの実施形態では、エッチングは、５秒から２０分、１０秒から２０分、１分から２０分、５分から２０分、１０分から２０分、５秒から１０分、１０秒から１０分、１分から１０分、５分から１０分、５秒から５分、１０秒から５分、１分から５分、５秒から１分、又は１０秒から１分の範囲の時間にわたって行われる。幾つかの実施形態では、エッチングは、５ｓｃｃｍから７００ｓｃｃｍ、５０ｓｃｃｍから７００ｓｃｃｍ、１００ｓｃｃｍから７００ｓｃｃｍ、３００ｓｃｃｍから７００ｓｃｃｍ、５ｓｃｃｍから５００ｓｃｃｍ、５０ｓｃｃｍから５００ｓｃｃｍ、１００ｓｃｃｍから５００ｓｃｃｍ、３００ｓｃｃｍから５００ｓｃｃｍ、５ｓｃｃｍから３００ｓｃｃｍ、５０ｓｃｃｍから３００ｓｃｃｍ、１００ｓｃｃｍから３００ｓｃｃｍ、５ｓｃｃｍから１００ｓｃｃｍ、５０ｓｃｃｍから１００ｓｃｃｍ、又は５ｓｃｃｍから５０ｓｃｃｍの範囲の用量でモリブデン前駆体によって行われる。
図１を参照すると、操作１３８において、処理チャンバは任意選択的にパージされて、未反応のモリブデン前駆体、反応生成物、及び副生成物が除去される。操作１３８の処理チャンバのパージは、操作１３４のパージと同じ処理であっても異なる処理であってもよい。処理チャンバ、処理チャンバの一部、基板表面に隣接する領域などをパージすることにより、基板表面に隣接する領域から未反応のモリブデン前駆体、反応生成物、及び副生成物が除去される。
図１に示される実施形態では、堆積操作１３０において、基板（又は基板表面）２０２は、反応物及びモリブデン前駆体に順次曝露される。幾つかの実施形態では、基板（又は基板表面）は、最初にモリブデン前駆体に曝露され、次に、反応物に曝露される。他の実施形態では、基板（又は基板表面）は、最初に反応物に曝露され、次に、モリブデン前駆体に曝露される。別の図示されていない実施形態では、基板（又は基板表面）は、モリブデン前駆体及び反応物に実質的に同時に曝露される。
幾つかの実施形態では、モリブデン導体層２１４は、金属キャップ層２１３の第３の表面２７０上の特徴部２０４の内側に形成される。幾つかの実施形態のモリブデン導体層２１４は、特徴部によって形成された間隙にボトムアップ方式で充填される。このように用いられる場合、「ボトムアップ」とは、堆積が側壁に対して特徴部の底部において実質的に起こることを意味する。
判定１４０では、モリブデン導体層２１４の厚さが制御される。モリブデン導体層２１４が所定の厚さに達した場合、方法１００は任意選択的な後処理操作１５０に進む。モリブデン導体層２１４の厚さ又は処理サイクルの数が所定の閾値に達していない場合、方法１００は操作１３０に戻り、継続する。
任意選択的な後処理操作１５０は、例えば、膜特性を変更するプロセス（例えば、アニーリング）、又は追加の膜を成長させるためのさらなる膜堆積プロセス（例えば、追加のＡＬＤ又はＣＶＤプロセス）でありうる。幾つかの実施形態では、任意選択的な後処理操作１５０は、堆積された膜の特性を変更するプロセスでありうる。幾つかの実施形態では、任意選択的な後処理操作１５０は、堆積されたままの膜をアニーリングすることを含む。幾つかの実施形態では、アニーリングは、約３００℃、４００℃、５００℃、６００℃、７００℃、８００℃、９００℃、又は１０００℃の範囲の温度で行われる。幾つかの実施形態のアニーリング環境は、不活性ガス（例えば、分子状窒素（Ｎ２）、アルゴン（Ａｒ））、若しくは還元性ガス（例えば、分子状水素（Ｈ２）又はアンモニア（ＮＨ３））、若しくは酸化剤、例えば、限定はしないが、酸素（Ｏ２）、オゾン（Ｏ３）、又は過酸化物のうちの１つ以上を含む。アニーリングは、任意の適切な時間にわたって実施することができる。幾つかの実施形態では、膜は、約１５秒から約９０分の範囲、又は約１分から約６０分の範囲の所定の時間、アニーリングされる。幾つかの実施形態では、堆積されたままの膜をアニーリングすることにより、密度が増加し、抵抗率が低下し、及び／又は膜の純度が増加する。１つ以上の実施形態では、アニーリングは、プラズマ下でガスを使用して実施することもできる。１つ以上の実施形態では、アニーリング温度は、プラズマを用いると、より低くなりうる。
１つ以上の実施形態では、プラズマは、窒素（Ｎ２）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ２）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）、メタン（ＣＨ４）、及びアンモニア（ＮＨ３）のうちの１つ以上を含む。幾つかの実施形態では、プラズマは遠隔プラズマである。他の実施形態では、プラズマは直接プラズマである。
１つ以上の実施形態では、プラズマは、遠隔で、又は処理チャンバ内で生成させることができる。１つ以上の実施形態では、プラズマは、誘導結合プラズマ（ＩＣＰ）又は伝導結合プラズマ（ＣＣＰ）である。他の実施形態では、プラズマはマイクロ波プラズマである。例えば、反応物質又は他のプロセス条件に応じて、任意の適切な電力を使用することができる。幾つかの実施形態では、プラズマは、約１０Ｗから約３０００Ｗまでの範囲のプラズマ出力で生成される。幾つかの実施形態では、プラズマは、約３０００Ｗ以下、約２０００Ｗ以下、約１０００Ｗ以下、約５００Ｗ以下、又は約２５０Ｗ以下のプラズマ出力で生成される。
図８を参照すると、幾つかの実施形態では、モリブデン導体層２１４は、該モリブデン導体層２１４と仕事関数金属層２１２とが基板表面２０３を越えて突出しないように（例えば、モリブデン導体層２１４が基板２０２内に完全に埋め込まれるように）、化学機械研磨（ＣＭＰ）及びエッチバックによって凹設（埋め込み）される。
１つ以上の実施形態では、埋め込みワード線２１５（すなわち、凹型のモリブデン導体層２１４）が形成されうる。幾つかの実施形態では、図８に示されるように、仕事関数金属層２１２は、埋め込みワード線２１５と同じレベルに凹設される。埋め込みワード線２１５の上面２１７及び仕事関数金属層２１２は、複数のトレンチ２０４の基板表面２０３からの凹部深さ又は距離Ｄ２である。
埋め込みワード線２１５の形成後、基板の処理を続けてメモリデバイスを形成することができる。このようなプロセスは当業者に知られている。
１つ以上の実施形態では、該方法は、第１の処理チャンバ内の基板の特徴部に金属キャップ層を堆積すること；第１の処理チャンバと第２の処理チャンバとの間で空気が遮断されないように第１の処理チャンバと一体化された第２の処理チャンバへと基板を移動させること；及び、金属キャップ層上にモリブデン導体層を堆積することを含む。１つ以上の実施形態では、該方法は、第１の処理チャンバ内の基板の特徴部に金属キャップ層を堆積すること；第１の処理チャンバと第２の処理チャンバとの間で空気が遮断されないように第１の処理チャンバと一体化された第２の処理チャンバへと基板を移動させること；金属キャップ層を反応物に曝露すること；第２の処理チャンバと第３の処理チャンバとの間で空気が遮断されないように第２の処理チャンバと一体化された第３の処理チャンバへと基板を移動させること；及び、還元剤で処理された金属キャップ層上にモリブデン導体層を堆積することを含む。
本開示の幾つかの実施形態は、特徴部のボトムアップ間隙充填の方法を対象とする。ボトムアップ間隙充填プロセスは、特徴部を底部から充填するのに対し、共形プロセスは特徴部を底部と側面から充填する。幾つかの実施形態では、特徴部は、底部に第１の材料を有し、側壁に第２の材料を有する。幾つかの実施形態では、金属キャップ層は、該金属キャップ層がボトムアップ方式で特徴部を満たすように、第２の材料に対して第１の材料上に選択的に堆積する。幾つかの実施形態では、モリブデン導体層は、該モリブデン導体層がボトムアップ方式で特徴部を満たすように第２の材料に対して第１の材料上に選択的に堆積する。
１つ以上の実施形態によれば、基板は、層の形成前及び／又は形成後に処理に供されうる。この処理は、同じチャンバ内、又は１つ以上の別個の処理チャンバ内で行うことができる。幾つかの実施形態では、基板は、さらなる処理のために、第１のチャンバから別個の第２のチャンバへと移される。基板は、第１のチャンバから別個の処理チャンバへと直接移されてもよく、あるいは、第１のチャンバから１つ以上の移送チャンバへと移され、その後、別個の処理チャンバへと移されてもよい。したがって、処理装置は、移送ステーションと連絡している複数のチャンバを含みうる。この種の装置は、「クラスタツール」又は「クラスタシステム」などと呼ばれることがある。
概して、クラスタツールは、基板の中心検出と方向付け、ガス抜き、アニーリング、堆積、及び／又はエッチングを含むさまざまな機能を実行する複数のチャンバを備えたモジュラーシステムである。１つ以上の実施形態によれば、クラスタツールは、少なくとも第１のチャンバと中央移送チャンバを含む。中央移送チャンバは、処理チャンバとロードロックチャンバとの間で基板を往復搬送することができるロボットを格納することができる。移送チャンバは、通常、減圧条件で維持され、基板をあるチャンバから別のチャンバへ、及び／又はクラスタツールの前端に配置されたロードロックチャンバへと往復させる中間ステージを提供する。本開示に適合しうる２つのよく知られているクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）とＥｎｄｕｒａ（登録商標）であり、両方とも、米国カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。しかしながら、チャンバの厳密な配置及び組合せは、本明細書に記載されたプロセスの特定の工程を実行する目的で変更することができる。使用することができる他の処理チャンバには、限定はしないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及び他の基板処理が含まれる。クラスタツール上のチャンバ内でプロセスを実施することにより、後続の膜を堆積する前に酸化することなく、空気中の不純物による基板の表面汚染を回避することができる。
１つ以上の実施形態によれば、基板は連続的減圧下又は「ロードロック」状態にあり、あるチャンバから次のチャンバへと移動する際に周囲空気に曝露されない。したがって、移送チャンバは減圧下にあり、減圧下で「ポンプダウン」される。処理チャンバ又は移送チャンバ内には、不活性ガスが存在しうる。幾つかの実施形態では、反応物の一部又はすべて（例えば、１つの反応物）を除去するために、不活性ガスがパージガスとして用いられる。１つ以上の実施形態によれば、反応物（例えば、１つの反応物）が堆積チャンバから移送チャンバ及び／又は追加の処理チャンバへと移動するのを防ぐために、堆積チャンバの出口でパージガスが注入される。したがって、不活性ガスの流れがチャンバの出口にカーテンを形成する。
基板は、単一基板堆積チャンバ内で処理することができ、そこで、単一の基板がロード、処理、及びアンロードされた後、別の基板が処理される。基板は、複数の基板が個々にチャンバの第１の部分にロードされ、チャンバ内を移動し、チャンバの第２の部分からアンロードされるコンベアシステムと同様に、連続的な態様で処理することもできる。チャンバ及び関連するコンベヤシステムの形状は、直線経路又は曲線経路を形成することができる。加えて、処理チャンバはカルーセルであってもよく、そこで、複数の基板が中心軸の周りを移動し、カルーセル経路全体を通じて堆積、エッチング、アニーリング、洗浄などのプロセスに曝露される。
処理中、基板は加熱又は冷却されうる。このような加熱又は冷却は、限定はしないが、基板支持体の温度を変化させること、及び加熱又は冷却されたガスを基板表面に流すことを含む、任意の適切な手段によって達成することができる。幾つかの実施形態では、基板支持体は、伝導的に基板温度を変化させるように制御することができるヒータ／クーラを含む。１つ以上の実施形態では、基板温度を局所的に変化させるために、用いられるガス（反応性ガス又は不活性ガス）は加熱又は冷却される。幾つかの実施形態では、基板温度を対流によって変化させるために、ヒータ／クーラが、基板表面に隣接してチャンバ内に配置される。
基板はまた、処理中に静止していても回転していてもよい。回転する基板は、連続的に又は個別の工程で（基板軸を中心に）回転させることができる。例えば、基板は、プロセス全体を通して回転させることができ、あるいは基板は、異なる反応性ガス又はパージガスへの曝露の合間に少しずつ回転させることができる。処理中に基板を回転させると（連続的又は段階的のいずれか）、例えばガス流の幾何学的形状の局所的なばらつきの影響を最小限に抑えることにより、より均一な堆積又はエッチングの実現に役立てることができる。
次に、以下の例を参照して本開示を説明する。本開示の幾つかの例示的な実施形態を説明する前に、本開示が、以下の説明に記載される構成又はプロセスステップの詳細に限定されないことが理解されるべきである。本開示は、他の実施形態も可能であり、さまざまな方法で実施又は実行することができる。
説明を容易にするために、「真下」、「下」、「下方」、「上」、「上方」などの空間的に相対的な用語を使用して、図に示されているある要素又は特徴部と別の（一又は複数の）要素又は（一又は複数の）特徴部との関係を説明することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中又は動作中のデバイスのさまざまな方向を包含することが意図されていることが理解されよう。例えば、図のデバイスが裏返された場合、他の要素又は特徴部の「下」又は「真下」と説明されている要素は、他の要素又は特徴部の「上」に配向されるであろう。したがって、「下」という例示的な用語は、上と下の両方の配向を包含しうる。デバイスは、別の方向に配向（９０度又は他の配向で回転）されてよく、本明細書で用いられる空間的に相対的な記述子は、それに応じて解釈される。
本明細書で論じられる材料及び方法を説明する文脈（とりわけ、以下の請求項の文脈）での「ａ」及び「ａｎ」及び「ｔｈｅ」という用語、並びに同様の指示対象の使用は、本明細書に別段の記載がない限り、又は文脈に明確に矛盾しない限り、単数形及び複数形の両方に及ぶと解釈されるべきである。本明細書の値の範囲の列挙は、本明細書に別段の記載がない限り、範囲内に入る各個別の値を個別に参照する簡単な方法として機能することを単に意図しており、各個別の値は、本明細書に個別に記載されているかのように本明細書に組み込まれる。本明細書に記載されるすべての方法は、本明細書に別段の指示がない限り、又は文脈によって明らかに矛盾しない限り、任意の適切な順序で実施することができる。本明細書で提供される任意及びすべての例、又は例示的な言語（例えば、「など」）の使用は、単に材料及び方法をより明らかにすることを意図しており、特に明記しない限り、特許請求の範囲に制限を課すことはない。明細書のいかなる文言も、特許請求されていない要素が開示された材料及び方法の実施に不可欠であることを示していると解釈されるべきではない。
この明細書全体を通じての、「一実施形態」、「ある特定の実施形態」、「１つ以上の実施形態」、又は、「実施形態」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体のさまざまな箇所での「１つ以上の実施形態で」、「ある実施形態で」、「一実施形態で」、又は「実施形態において」などの表現の表出は、必ずしも、本開示の同一の実施形態に言及するものではない。１つ以上の実施形態では、特定の特徴部、構造、材料、又は特性は、任意の適切な態様で組み合わされる。
本明細書の開示は具体的な実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の単なる例示であるものと理解されたい。本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に対してさまざまな修正及び変形を行うことができることは、当業者にとって明らかであろう。したがって、本開示は、添付の特許請求の範囲及びその等価物の範囲内である修正及び変形を含むことが意図されている。

Claims (20)

  1. 埋め込みワード線を形成する方法において、
    物理的気相堆積（ＰＶＤ）によって、少なくとも１つの特徴部を含む基板上に金属キャップ層を堆積することであって、前記特徴部がゲート酸化物層及びその上に堆積された仕事関数金属層のうちの１つ以上を有する、金属キャップ層を堆積すること、及び
    前記金属キャップ層上に原子層堆積（ＡＬＤ）によってモリブデン導体層を堆積すること
    を含む、埋め込みワード線を形成する方法。
  2. 前記金属キャップ層が、タングステン又はモリブデンのうちの１つ以上を含む、請求項１に記載の方法。
  3. 前記金属キャップ層がＤＣ ＰＶＤプロセスを使用して堆積される、請求項１に記載の方法。
  4. 前記金属キャップ層がＲＦ ＰＶＤプロセスを使用して堆積される、請求項１に記載の方法。
  5. 前記ＰＶＤプロセスが、前記基板にバイアスをかけて指向性堆積を提供することを含む、請求項１に記載の方法。
  6. 前記金属キャップ層が、３００℃から３５０℃の範囲の温度で堆積される、請求項１に記載の方法。
  7. 前記金属キャップ層が、１０Åから２００Åの範囲の厚さに堆積される、請求項１に記載の方法。
  8. 前記ＡＬＤプロセスが熱プロセスである、請求項１に記載の方法。
  9. 前記モリブデン導体層が、前記金属キャップ層上に選択的に堆積される、請求項１に記載の方法。
  10. 前記ＡＬＤプロセスが、前記基板を反応物とモリブデン前駆体とに連続して曝露することを含む、請求項１に記載の方法。
  11. 前記モリブデン前駆体が、ハロゲン化モリブデン又はオキシハロゲン化モリブデンを含む、請求項１０に記載の方法。
  12. 前記モリブデン前駆体が、五塩化モリブデン又は二塩化二酸化モリブデンのうちの１つ以上を含む、請求項１１に記載の方法。
  13. 前記反応物が水素（Ｈ２）を含む、請求項１０に記載の方法。
  14. 前記モリブデン導体層が、１ｎｍから５０ｎｍの範囲の厚さに堆積される、請求項１０に記載の方法。
  15. 前記ＡＬＤプロセスが、４５０℃から５００℃の範囲の温度で行われる、請求項１０に記載の方法。
  16. 前記埋め込みワード線が、１００Åの総厚で２０μΩ－ｃｍ以下の抵抗を有する、請求項１に記載の方法。
  17. 前記少なくとも１つの特徴部が少なくとも１つの側壁と底部とを有し、前記金属キャップ層が前記少なくとも１つの特徴部の前記底部上に堆積される、請求項１に記載の方法。
  18. 前記少なくとも１つの特徴部が、１０ｎｍから１２ｎｍの範囲の幅を有する、請求項１６に記載の方法。
  19. 前記少なくとも１つの特徴部がボトムアップ方式で充填される、請求項１６に記載の方法。
  20. １０μΩ－ｃｍから２０μΩ－ｃｍの範囲の抵抗を有する埋め込みワード線を形成する方法において、
    ａ．ＤＣ物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積することであって、前記基板が、３５ｋＷの直流、１１６０Ｗのバイアスでタングステンを含む金属前駆体に曝露される、金属キャップ層を堆積すること、並びに
    前記金属キャップ層上に熱原子層堆積によってモリブデン導体層を堆積することであって、前記金属キャップ層がモリブデン前駆体に曝露される、モリブデン導体層を堆積すること、
    ｂ．ＲＦ物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積することであって、前記基板が、３ｋＷの高周波、５０Ｗのバイアス、及び２３０ｍＴｏｒｒの圧力でタングステンを含む金属前駆体に曝露される、金属キャップ層を堆積すること、並びに
    前記金属キャップ層上に熱原子層堆積によってモリブデン導体層を堆積することであって、前記金属キャップ層が前記モリブデン前駆体に曝露される、モリブデン導体層を堆積すること、又は
    ｃ．ＲＦ物理的気相堆積（ＰＶＤ）によって基板上に金属キャップ層を堆積することであって、前記基板が、３ｋＷの高周波、５０Ｗのバイアス、及び１００ｍＴｏｒｒの圧力でモリブデンを含む金属前駆体に曝露される、金属キャップ層を堆積すること、並びに
    前記金属キャップ層上に熱原子層堆積によってモリブデン導体層を堆積することであって、前記金属キャップ層が前記モリブデン前駆体に曝露される、モリブデン導体層を堆積すること
    を含む、方法。
JP2023550203A 2021-02-26 2022-02-25 低抵抗率のｄｒａｍ埋め込みワード線スタック Pending JP2024508786A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163154589P 2021-02-26 2021-02-26
US63/154,589 2021-02-26
US17/335,287 US11587936B2 (en) 2021-02-26 2021-06-01 Low resistivity DRAM buried word line stack
US17/335,287 2021-06-01
PCT/US2022/017798 WO2022182926A1 (en) 2021-02-26 2022-02-25 Low resistivity dram buried word line stack

Publications (1)

Publication Number Publication Date
JP2024508786A true JP2024508786A (ja) 2024-02-28

Family

ID=83006541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023550203A Pending JP2024508786A (ja) 2021-02-26 2022-02-25 低抵抗率のｄｒａｍ埋め込みワード線スタック

Country Status (6)

Country Link
US (3) US11587936B2 (ja)
JP (1) JP2024508786A (ja)
KR (2) KR20230149313A (ja)
CN (1) CN116888709A (ja)
TW (2) TW202249252A (ja)
WO (2) WO2022182994A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
CN101882657A (zh) 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
KR20130103942A (ko) 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
CN109037217B (zh) 2017-06-09 2021-05-18 华邦电子股份有限公司 存储器装置
TWI741007B (zh) 2017-08-16 2021-10-01 聯華電子股份有限公司 內連線結構的製造方法
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR20200141522A (ko) 2018-05-04 2020-12-18 어플라이드 머티어리얼스, 인코포레이티드 금속 필름들의 증착
US10833087B2 (en) 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
CN110875391A (zh) 2018-09-03 2020-03-10 长鑫存储技术有限公司 晶体管及其形成方法、集成电路存储器
KR20210081436A (ko) 2018-11-19 2021-07-01 램 리써치 코포레이션 텅스텐을 위한 몰리브덴 템플릿들
US10790287B2 (en) 2018-11-29 2020-09-29 Applied Materials, Inc. Reducing gate induced drain leakage in DRAM wordline
US11043454B2 (en) 2019-01-17 2021-06-22 Samsung Electronics Co., Ltd. Low resistivity interconnects with doped barrier layer for integrated circuits
US11171141B2 (en) 2019-03-04 2021-11-09 Applied Materials, Inc. Gap fill methods of forming buried word lines in DRAM without forming bottom voids
KR20210127262A (ko) 2019-03-11 2021-10-21 램 리써치 코포레이션 몰리브덴-함유 막들의 증착을 위한 전구체들

Also Published As

Publication number Publication date
KR20230149313A (ko) 2023-10-26
TW202249252A (zh) 2022-12-16
US20220278108A1 (en) 2022-09-01
WO2022182926A1 (en) 2022-09-01
US11587936B2 (en) 2023-02-21
KR20230146652A (ko) 2023-10-19
TW202240694A (zh) 2022-10-16
CN116888709A (zh) 2023-10-13
US20230141748A1 (en) 2023-05-11
US20220277961A1 (en) 2022-09-01
WO2022182994A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
TW201824453A (zh) 形成自對準介層窗之方法
TWI784036B (zh) 層形成方法
US11171141B2 (en) Gap fill methods of forming buried word lines in DRAM without forming bottom voids
JP7362780B2 (ja) Ｖ－ｎａｎｄワード線スタック用ライナ
TW202236388A (zh) 使用電漿調諧金屬氮化物膜性質的方法
KR102270458B1 (ko) 워드라인 저항을 낮추는 방법들
TWI821661B (zh) 金屬阻障層之摻雜
JP2024508786A (ja) 低抵抗率のｄｒａｍ埋め込みワード線スタック
US11133178B2 (en) Seamless gapfill with dielectric ALD films
US20220359532A1 (en) Enhancing gapfill performance of dram word line
US20240074162A1 (en) Lanthanum nitride as a dram molybdenum liner
JP2024521251A (ja) Ｄｒａｍワード線の間隙充填性能を向上させること
US20220165852A1 (en) Methods and apparatus for metal fill in metal gate stack
TW202411450A (zh) 氮化鑭作為dram鉬襯墊
US20220389568A1 (en) Seamless Gapfill Of Metal Nitrides
US20230309295A1 (en) Support layer for small pitch fill
JP2024519912A (ja) 双極子領域を有するｖ－ｎａｎｄスタック
TW202209565A (zh) 二元金屬襯墊層
TW202335080A (zh) 形成金屬氮化物膜之方法
TW202403884A (zh) 複合阻障層
TW202302896A (zh) 過渡金屬硫族化物的低溫成長
TW202224000A (zh) 用於接縫減少或消除之方法與設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231023