JP7362780B2 - Ｖ－ｎａｎｄワード線スタック用ライナ - Google Patents

Description

［０００１］本開示の実施形態は、電子デバイス、ならびに電子デバイスを製造するための方法及び装置の分野に関する。より具体的には、本開示の実施形態は、スタック内に金属窒化物膜とα－タングステン層とを有する垂直ＮＡＮＤメモリデバイスを提供するものである。

［０００２］半導体技術は急速に進歩しており、単位面積当たりの処理や記憶の高速化を提供するために、技術の進歩に伴いデバイスの寸法が縮小している。半導体技術が進歩するにつれ、市場では、単位面積当たりにより多くの構造を有する、より小さなチップが求められている。その中でも特に小型化が進んでいるデバイスはメモリデバイスである。高密度化への要求が高まる中、３Ｄ ＮＡＮＤデバイスでは、より多くの層を重ねることが一般的なアプローチとなっている。しかし、層を増やすとスタックの厚さが増し、アスペクト比の増加によりエッチングが益々困難になる。

［０００３］現在、３Ｄ ＮＡＮＤデバイスのライナとして、窒化チタン（ＴｉＮ）が使用されている。しかし、Ｆバリアの性能を維持するためには、窒化チタンのライナの厚さを少なくとも２５Åにする必要がある。このような厚いライナは、メモリ構造がより高密度化及び複雑化するにつれ、タングステンを充填するのに利用可能な空間を狭め、スタックの抵抗率に悪影響を及ぼす。

［０００４］したがって、良好なバリア性能を提供しながら、スタックの抵抗率を低減することが求められる。

［０００５］本開示の実施形態は、シリコン材料と金属ゲートの複数の交互層であって、金属ゲートが、共形バリア層、共形α－タングステン（Ｗ）層、及びバルクタングステン層を含む、シリコン材料と金属ゲートの複数の交互層と、複数の交互層を通して形成されたメモリホールチャネルであって、メモリホールチャネルの第１の面、第２の面、第３の面に堆積されたポリシリコン材料の共形層を有するメモリホールチャネルとを備えるメモリ構造を対象とする。

［０００６］本開示の実施形態は、メモリ構造を形成する方法を対象とする。１又は複数の実施形態では、メモリ構造を形成する方法は、窒化物材料と酸化物材料の複数の交互層を堆積させることと、交互層の第１の露出面及び第２の露出面を形成するために、複数の交互層を通して、幅を有するメモリホールをエッチングすることと、ポリシリコンの共形層をメモリホール内に堆積させることと、開口部を形成し、酸化物材料を露出させるために、窒化物材料を除去することと、開口部内に高誘電率層を共形的に堆積させることと、開口部内の高誘電率層上にＴｉＸＮ又はＴａＸＮを含むバリア層を共形的に堆積させることと、バリア層上にα－タングステン（Ｗ）層を共形的に堆積させることと、α－タングステン（Ｗ）層上に金属材料を堆積させることと、オプションでメモリ構造を平坦化することとを含む。

［０００７］１又は複数の実施形態では、処理ツールは、ウエハを移動させるように構成されたロボットを含む中央移送ステーションと、複数のプロセスステーションであって、各プロセスステーションが、中央移送ステーションに接続され、隣接するプロセスステーションの処理領域から分離された処理領域を提供し、複数のプロセスステーションは、バリア層堆積チャンバ及びα－タングステン（Ｗ）堆積チャンバを含む、複数のプロセスステーションと、中央移送ステーション及び複数のプロセスステーションに接続されたコントローラであって、プロセスステーション間でウエハを移動させるためにロボットを作動させ、各プロセスステーションで行われるプロセスを制御するように構成されたコントローラとを備える。

［０００８］上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照しながら、上記に要約した本開示をより具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態を単に示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。本明細書に記載の実施形態は、例として示すものであり、同様の参照が類似の要素を示す添付の図面の図に限定されるものではない。

本明細書に記載の１又は複数の実施形態に係るメモリデバイスの製造方法を示すプロセスフロー図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す拡大断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す拡大断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す拡大断面図である。 本明細書に記載の１又は複数の実施形態に係るメモリデバイスを示す拡大断面図である。 １又は複数の実施形態に係るクラスタツールを示す図である。

［００１９］本開示の幾つかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構築又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実行又は実施することができる。

［００２０］本明細書及び添付の特許請求の範囲で使用する用語「前駆体」、「反応物」、「反応性ガス」等は、基板表面と反応し得る任意のガス種を指すために互換的に使用される。

［００２１］本明細書で使用する「基板」とは、製造プロセスで膜処理が実行される任意の基板又は基板に形成された材料表面を指す。例えば、処理が実行され得る基板表面には、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア等の材料、及び金属、金属窒化物、金属合金、及び他の導電性材料等のその他任意の材料が含まれる。基板には、半導体ウエハが含まれるが、これに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール及び／又は焼成する前処理プロセスに暴露され得る。本開示では、基板自体の表面への直接の処理に加えて、開示される膜処理ステップのいずれかが、以下に詳細に開示するように、基板に形成された下層にも実行され得、用語「基板表面」は、文脈が示すように、そのような下層を含むものである。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積された場合、新たに堆積された膜／層の露出面が基板表面となる。

［００２２］１又は複数の実施形態は、メモリ構造のバリア層／ライナとして機能する、薄い金属窒化膜を有利に提供する。バリア層はＴｉＸＮを含み、ＶＮＡＮＤメモリ構造におけるＴｉＮライナと比較して、改善されたＦバリア性能を提供する。更に、１又は複数の実施形態のＴｉＸＮバリア層は、スタック抵抗率を低減しつつ、標準的なＴｉＮライナよりも薄い厚さを有する。

［００２３］本明細書で使用する用語「３Ｄ ＮＡＮＤ」は、メモリセルが複数の層に積層された電子（固体）不揮発性コンピュータストレージメモリの一種を指す。３Ｄ ＮＡＮＤメモリは、一般に、フローティングゲートトランジスタを含む複数のメモリセルを含む。従来、３Ｄ ＮＡＮＤメモリセルは、ビット線の周囲に３次元的に配置された複数のＮＡＮＤメモリ構造を含む。

［００２４］本明細書の開示では、「垂直」、「水平」、「横方向」等の用語を用いる。本明細書で使用する「垂直」とは、基板の近くから、基板から離れた点又は平面まで延在する平面を指す。添付の図に示すように、垂直面は、３Ｄ ＮＡＮＤデバイスの上部（ページの上部）から基板（ページの下部）までに及ぶ。同様に、「水平」とは、基板の一方の側から他方の側へと延在する平面を指す。添付の図に示すように、水平面は、３Ｄ ＮＡＮＤデバイスの左（ページの左）から３Ｄ ＮＡＮＤデバイスの右（ページの右）に及ぶ。したがって、「横方向」とは、左から右へ、又はその逆、すなわち水平方向に移動することと理解すべきである。当業者は、方向の説明が、３Ｄ ＮＡＮＤデバイスの配向に対してであり、任意の特定の基板の配向に限定されないことを認識するであろう。

［００２５］本明細書及び添付の特許請求の範囲で使用する用語「選択的に」は、第１の面に別の第２の面よりも大きな効果で作用するプロセスを指す。このようなプロセスは、第２の面よりも第１の面に「選択的に」作用すると表現される。この点で使用する用語「よりも」は、ある面が他の面の上に物理的に配向していることを意味するのではなく、むしろ、ある面の他の面に対する化学反応の熱力学的又は動力学的特性の関係を意味している。例えば、誘電体表面よりも銅表面上にコバルト膜を選択的に堆積させるということは、銅表面にコバルト膜が堆積し、誘電体表面にはコバルト膜の堆積が少ないか全くないこと、あるいは、銅表面へのコバルト膜の形成が、誘電体表面へのコバルト膜の形成に比べて熱力学的又は動力学的に有利であることを意味する。

［００２６］図を参照すると、本開示の幾つかの実施形態は、メモリ構造又はメモリデバイス、例えば３Ｄ ＮＡＮＤデバイスを形成する方法に関するものである。図１は、１又は複数の実施形態に係るメモリデバイスの製造方法を示すプロセスフロー図である。当業者は、方法１０が、図示したプロセスのいずれか又はすべてを含み得ることを認識するであろう。更に、個々のプロセスの順序は、幾つかの部分について変えることができる。方法１０は、本開示から逸脱することなく、列挙したプロセスのいずれかで開始され得。１又は複数の実施形態では、メモリ構造の製造方法１０は、工程１５において、出発メモリスタックを形成するために、窒化物材料と酸化物材料の複数の交互層が堆積されることから開始する。工程２０において、複数の交互層を通してメモリホールが形成される。工程２５において、メモリホール内にポリシリコンの層が堆積される。工程３０において、窒化物材料が除去される。工程３５において、バリア層が堆積される。工程４０において、α－タングステン（Ｗ）層が堆積される。工程４５において、α－タングステン（Ｗ）層に金属材料が堆積される。工程５０において、オプションでメモリ構造が平坦化される。

［００２７］図２は、本開示の幾つかの実施形態に係る例示的なメモリ構造１００を示す断面図である。１又は複数の実施形態では、窒化物材料１０６と酸化物材料１０４の複数の交互層１５０が、基板１０２に堆積される。

［００２８］１又は複数の実施形態では、窒化物材料１０６は、窒化ケイ素を含む。１又は複数の実施形態では、酸化物材料１０４は、酸化ケイ素を含む。１又は複数の実施形態では、酸化物材料１０４は、本質的にシリコンで構成される。当業者に理解されるように、窒化物材料１０６及び酸化物材料１０４のそれぞれは、化学量論的材料又は非化学量論的材料であり得る。例えば、用語「酸化ケイ素」及び「二酸化ケイ素」は、いずれも、ケイ素原子及び酸素原子を任意の適切な化学量論的比率で有する材料を説明するために用いられ得る。同じことが、本開示に記載されている他の材料、例えば、窒化ケイ素、酸窒化ケイ素、酸化タングステン、酸化ジルコニウム、酸化アルミニウム、酸化ハフニウム等にも当てはまる。

［００２９］窒化物材料１０６及び酸化物材料１０４を含む交互層１５０は、原子層堆積、物理的気相堆積、又は化学気相堆積を含むがこれらに限定されない、当業者に周知の任意の適切なプロセスによって堆積され得る。１又は複数の実施形態では、窒化物材料１０６及び酸化物材料１０４のそれぞれは、化学気相堆積によって堆積される。

［００３０］本明細書で使用する「原子層堆積」又は「周期的堆積」とは、基板表面に材料の層を堆積させるために、２つ以上の反応性化合物に順次暴露することを指す。基板又は基板の一部は、処理チャンバの反応ゾーン内に導入された２つ以上の反応性化合物に別々に暴露される。時間領域ＡＬＤプロセスでは、各反応性化合物への曝露は、各化合物が基板表面に付着及び／又は反応し、その後、処理チャンバからパージされ得るように、時間遅延によって分離される。これらの反応性化合物は、順次、基板に暴露されるといわれる。空間的ＡＬＤプロセスでは、基板表面の異なる部分、又は基板表面上の材料が、２つ以上の反応性化合物に同時に暴露されるため、基板上の任意の点が同時に２つ以上の反応性化合物に暴露されることは実質的にない。本明細書及び添付の特許請求の範囲で使用するように、この点で使用する用語「実質的に」は、当業者には理解されるように、拡散に起因して基板の小さな部分が複数の反応性ガスに同時に暴露される可能性があり、その同時曝露は意図したものでないことを意味する。

［００３１］時間領域ＡＬＤプロセスの一態様では、第１の反応性ガス（すなわち、第１の前駆体又は化合物Ａ、例えばアルミニウム前駆体）が、反応ゾーン内へパルス化され、第１の時間遅延がそれに続く。次に、第２の前駆体又は化合物Ｂ（酸化剤等）が、反応ゾーン内へパルス化され、第２の遅延時間がそれに続く。各遅延時間の間に、反応ゾーンをパージするため、又はその他の方法で全ての残留反応性化合物又は反応副生成物を反応ゾーンから除去するために、アルゴン等のパージガスが処理チャンバ内に導入される。あるいは、パージガスは、反応性化合物のパルス間の時間遅延の間にパージガスだけが流れるように、堆積プロセス中ずっと連続的に流れ得る。あるいは、反応性化合物は、基板表面に所望の膜又は膜厚が形成されるまでパルス化される。いずれのシナリオにおいても、化合物Ａ、パージガス、化合物Ｂ、及びパージガスをパルス化するＡＬＤプロセスは１サイクルとなる。サイクルは、化合物Ａ又は化合物Ｂのいずれかで開始し、所定の厚さの膜に達するまで、サイクルのそれぞれの順序が継続され得る。

［００３２］空間的ＡＬＤプロセスの一実施形態では、第１の反応性ガス及び第２の反応性ガス（例えば、窒素ガス）は、反応ゾーンに同時に供給されるが、不活性ガスカーテン及び／又は真空カーテンによって分離される。基板は、基板上の任意の点が第１の反応性ガス及び第２の反応性ガスに暴露されるように、ガス供給装置に対して相対的に移動し得る。

［００３３］本明細書で使用する「化学気相堆積」とは、基板表面が前駆体及び／又は共試薬に同時又は実質的に同時に暴露されるプロセスを指す。本明細書で使用する「実質的に同時に」とは、前駆体の暴露の大部分が共流又はオーバーラップしている状態のいずれかを指す。

［００３４］プラズマ化学気相堆積（ＰＥＣＶＤ）は、コスト効率や膜の特性の多様性から、薄膜の堆積に広く用いられている。ＰＥＣＶＤプロセスでは、例えば、キャリアガスに巻き込まれた気相炭化水素や液相炭化水素の蒸気等の炭化水素源が、ＰＥＣＶＤチャンバに導入される。プラズマ開始ガス、一般にヘリウムも、チャンバ内に導入される。その後、チャンバでプラズマが開始され、励起されたＣＨラジカルが生成される。励起されたＣＨラジカルは、チャンバに位置づけされた基板の表面に化学的に結合し、その上に所望の膜を形成する。ＰＥＣＶＤプロセスについて説明した本書に記載の実施形態は、任意の適切な薄膜堆積システムを用いて行われ得る。本明細書に記載のあらゆる装置の説明は例示であり、本明細書に記載の実施形態の範囲を限定するものとして見なす又は解釈すべきでない。

［００３５］１又は複数の実施形態では、個々の交互層は、任意の適切な厚さに形成され得る。１又は複数の実施形態では、窒化物材料１０６の各層の厚さはほぼ等しい。１又は複数の実施形態では、酸化物材料１０４の各層の厚さはほぼ等しい。１又は複数の実施形態では、各シリコン層１０４の厚さはほぼ等しい。この点で使用するほぼ等しい厚さは、互いに±５％以内である。

［００３６］１又は複数の実施形態では、窒化物材料１０６の層の平均厚さは、酸化物材料１０４の層の平均厚さとほぼ等しい。１又は複数の実施形態では、窒化物材料１０６の層の平均厚さは、酸化物材料１０４の層の平均厚さよりも厚い、又は薄い。

［００３７］１又は複数の実施形態では、窒化物材料１０６の層の平均厚さは、約１５ｎｍから約４０ｎｍ、約１７ｎｍから約３５ｎｍ、又は約２０ｎｍから約２０ｎｍを含む、約１０ｎｍから約５０ｎｍの範囲である。１又は複数の実施形態では、窒化物材料１０６の層の平均厚さは約２７ｎｍである。１又は複数の実施形態では、酸化物材料１０４の層の平均厚さは、約１５ｎｍから約４０ｎｍ、約１７ｎｍから約３５ｎｍ、又は約２０ｎｍから約２０ｎｍを含む、約１０ｎｍから約５０ｎｍの範囲である。１又は複数の実施形態では、酸化物材料１０４の層の平均厚さは、約２５ｎｍである。１又は複数の実施形態では、シリコン層１０４の平均厚さは、約２ｎｍ、約３ｎｍ、約４ｎｍ、約５ｎｍ、約６ｎｍ、約７ｎｍ、約８ｎｍ、又は約９ｎｍを含む、約１ｎｍから約１０ｎｍの範囲である。１又は複数の実施形態では、シリコン層１０４の平均厚さは約３ｎｍである。

［００３８］図３を参照すると、交互層１５０が堆積された後、交互層１５０を通してメモリホール１０８がエッチングされる。メモリホール１０８をエッチングすることにより、交互層１５０の第１の露出面１１０、第２の露出面１１２、及び第３の露出面１１４が形成される。メモリホール１０８は、幅Ｗを有する。１又は複数の実施形態では、幅Ｗは、メモリホール１０８の上部１０９と底部１１１でほぼ等しい。

［００３９］図４に示すように、１又は複数の実施形態では、メモリホール１０８をエッチングした後に、ポリシリコン１１６の層がメモリホール内に共形的に堆積される。本明細書で使用する用語「共形的に堆積される」は、ポリシリコンが、メモリホールの第１の露出面、第２の露出面、及び第３の露出面に薄い層を形成するが、メモリホールを充填しないことを意味する。

［００４０］図５に示すように、図示していないが、１又は複数の実施形態では、ポリシリコンを堆積させた後に、交互層１５０のメモリホール１０８とは反対側にスリットを開く。１又は複数の実施形態では、スリットは、ハードマスクを用いて形成される。１又は複数の実施形態では、スリットのエッチングは、反応性イオンエッチングプロセスを用いて実行される。１又は複数の実施形態では、スリットは、メモリホール１０８のエッチングに用いられるプロセスと同様のプロセスによって形成される。

［００４１］図５に示すように、スリットを形成した後、酸化物材料１０４を露出させてメモリホール１０８の反対側に開口部１１７を形成するために、窒化物材料１０６が除去される。窒化物材料１０６は、任意の適切なプロセスによって除去され得る。１又は複数の実施形態では、除去プロセスは、酸化物材料１０４よりも窒化物材料１０６に対して選択的である。

［００４２］窒化物材料１０６は、選択的エッチングを含むがこれに限定されない、当業者に周知の任意の適切な技法によって除去され得る。窒化物材料１０６を横方向にエッチングすることで、窒化物材料１０６が除去され、開口部１１７が形成される。

［００４３］１又は複数の実施形態では、除去される窒化物材料１０６の量が制御され得る。１又は複数の実施形態では、窒化物材料１０６は、窒化物材料１０６の所定の深さＤが除去されるように、選択的にエッチングされる。図５に示すように、１又は複数の実施形態では、窒化物材料１０６の各層から除去される材料の深さＤは、ほぼ等しい。

［００４４］１又は複数の実施形態では、窒化物材料１０６は、酸化物材料１０４及びシリコン層１０４に選択的な任意の適切なプロセスによって選択的にエッチングされ得る。１又は複数の実施形態では、窒化物材料は、原子層エッチングプロセスによって選択的にエッチングされ得る。

［００４５］１又は複数の実施形態では、窒化物材料１０６は、メモリホール１０８の幅Ｗに比例する深さＤを除去するように選択的にエッチングされる。１又は複数の実施形態では、深さＤは、Ｗの約２％以上、Ｗの約５％以上、Ｗの約１０％以上、又はＷの約１５％以上である。１又は複数の実施形態では、深さＤは、Ｗの約３０％以下、Ｗの約２５％以下、Ｗの約２０％以下、Ｗの約１５％以下、又はＷの約１０％以下である。１又は複数の実施形態では、深さＤは、Ｗの約２％から約３０％の範囲、Ｗの約５％から約２５％の範囲、又はＷの約１０％から約２０％の範囲である。

［００４６］１又は複数の実施形態では、窒化物材料１０６は、所定の深さＤを除去するために選択的にエッチングされる。１又は複数の実施形態では、深さＤは、約４５０ｎｍ、約４００ｎｍ、約３５０ｎｍ、約３００ｎｍ、約２５０ｎｍ、約２００ｎｍを含む、約５００ｎｍ以下である。１又は複数の実施形態では、深さＤは約１００ｎｍから約５００ｎｍである。

［００４７］１又は複数の実施形態では、窒化物材料１０６は、全ての窒化物材料１０６を除去するために、選択的にエッチングされる。

［００４８］図６Ａ～図６Ｃは、領域１１８を示す拡大図である。図６Ａを参照すると、１又は複数の実施形態では、第１の酸化物材料１０４に高誘電率材料１１９の共形層、又は酸化アルミニウム（ＡｌＯｘ）の共形層（図示せず）の１又は複数が堆積され、続いて開口部１１７に金属窒化物材料が堆積されて、高誘電率材料１１９の露出面に共形バリア層１２０が形成される。１又は複数の実施形態では、金属窒化物材料は、ＴｉＸＮ又はＴａＸＮの式を有し、Ｔｉはチタン、Ｔａはタンタル、Ｘは金属、Ｎは窒化物である。１又は複数の実施形態では、Ｘは、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、タングステン（Ｗ）、ランタン（Ｌａ）、イットリウム（Ｙｔ）、ストロンチウム（Ｓｒ）、又はマグネシウム（Ｍｇ）のうちの１又は複数から選択される。幾つかの実施形態では、金属窒化物は、式ＴａＮ（窒化タンタル）を有する。したがって、１又は複数の実施形態では、金属窒化物材料は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンケイ素（ＴｉＳｉＮ）、窒化チタンタングステン（ＴｉＷＮ）、窒化タンタル（ＴａＮ）、窒化タンタルケイ素（ＴａＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、窒化タンタルタングステン（ＴａＷＮ）、窒化タンタル（ＴａＮ）、窒化チタンランタン（ＴｉＬａＮ）、窒化チタンイットリウム（ＴｉＹＮ）、窒化チタンストロンチウム（ＴｉＳｒＮ）、又は窒化チタンマグネシウム（ＴｉＭｇＮ）のうちの１又は複数から選択される。

［００４９］１又は複数の実施形態では、Ｘは、原子パーセントで、約５％、約１０％、約２０％、約２５％、約３０％、約３５％、約４０％、約４５％、及び約５０％を含む、約５％から約５０％の量で、バリア層に存在する。１又は複数の実施形態では、Ｘは、原子パーセントで、約５％、約１０％、約２０％、約２５％、約３０％、約３５％、約４０％、約４５％、及び約５０％を含む、約５から約５０％の量でバリア層に存在する。

［００５０］１又は複数の実施形態では、バリア層１２０は、原子層堆積によって堆積される。１又は複数の実施形態では、原子層堆積プロセスは、空間的原子層堆積プロセスである。１又は複数の実施形態では、共形バリア層１２０は、ライナである。１又は複数の実施形態では、共形バリア層１２０は、約３００℃から約７００℃の範囲の温度で堆積される。

［０００１］１又は複数の実施形態では、バリア層１２０は、酸化物材料１０４の露出面に実質的に共形である。本明細書で使用する「実質的に共形」である層は、厚さが全体的に（例えば、側壁の上部、中央、及び底部、ならびに間隙の底部で）ほぼ同じである層を指す。実質的に共形である層は、約５％、２％、１％、又は０．５％以下の厚さの変化がある。１又は複数の実施形態では、共形バリア層１２０は、約５Åから約５０Å、又は約６Åから約１５Åの範囲の厚さを有する。１又は複数の実施形態では、共形バリア層１２０は、約５Å、又は約１０Å、又は約１５Å、又は約２０Å、又は約２５Å、又は約３０Å、又は約３５Å、又は約４０Å、又は約４５Å、又は約５０Åの厚さを有する。１又は複数の実施形態では、バリア層１２０は、約１５Å未満の厚さを有する。他の実施形態では、バリア層１２０は、約５０Å未満の厚さを有する。

［００５１］図６Ｂに示すように、共形高誘電率層１１９及び共形バリア層１２０を堆積させた後、α－タングステン層１２２を、共形バリア層１２０上の開口部１１７を通して共形的に堆積させる。１又は複数の実施形態では、α－タングステン層１２２は、表面をシリコン前駆体に暴露して、厚さを有するアモルファスシリコン層を形成し、アモルファスシリコン層に金属層を形成することによって形成され、金属層はタングステンを含み、金属層は、アモルファスシリコン層を金属前駆体及び反応物に順次暴露することによって形成され、金属前駆体は、塩化タングステン（ＷＣｌ_ｘ）、オキシ塩化タングステン（ＷＯ_ｘＣｌ_ｘ）、フッ化タングステン（ＷＦ_ｘ）等の１又は複数を含み、反応物は水素を含む。１又は複数の実施形態では、シリコン前駆体は、ポリシランを含む。ポリシランは、ジシラン、トリシラン、テトラシラン、イソテトラシラン、ネオペンタシラン、シクロペンタシラン、ヘキサシラン、又はシクロヘキサシランのうちの１又は複数から選択され得る。１又は複数の実施形態では、金属層を形成する前に、アモルファスシリコン層をガス抜き環境に暴露して、ガス放出種を除去する。ガス抜き環境は、アルゴン、ヘリウム、又は窒素の１又は複数を含むがこれらに限定されない不活性ガスで本質的に構成され得る。

［００５２］幾つかの実施形態では、アモルファスシリコン（ａ－Ｓｉ）の形成は、ウエハ温度を最低限に抑えながらシリコン前駆体の分圧を最大にすることによって達成され得る。適切なシリコン前駆体には、ポリシラン（Ｓｉ_ｘＨ）が含まれるが、これらに限定されない。例えば、ポリシランには、ジシラン（Ｓｉ_２Ｈ_６）、トリシラン（Ｓｉ_３Ｈ_８）、テトラシラン（Ｓｉ_４Ｈ_１０）、イソテトラシラン、ネオペンタシラン（Ｓｉ_５Ｈ_１２）、シクロペンタシラン（Ｓｉ_５Ｈ_１０）、ヘキサシラン（Ｃ_６Ｈ_１４）、シクロヘキサシラン（Ｓｉ_６Ｈ_１２）、又は、一般的にはｘ＝２以上のＳ_ｘＨｙ、及びそれらの組み合わせが含まれる。例えば、適度な処理温度と高い蒸気圧を持つジシランを、シリコン前駆体として単独で又は他の種と組み合わせて使用することができる。

［００５３］幾つかの実施形態では、シリコン前駆体は実質的にジシランのみを含む。本明細書及び添付の特許請求の範囲で使用する「実質的にジシランのみ」という表現は、活性種の少なくとも９５％がジシランであることを意味する。キャリアガス及び不活性ガス等の他のガスは、任意の量で含めることができる。

［００５４］アモルファスシリコン層の厚さは、例えば、基板表面及び後続の膜及びプロセスに応じて変化し得る。幾つかの実施形態では、アモルファスシリコン層は、約１Åから約１００Åの範囲の厚さを有する。１又は複数の実施形態では、アモルファスシリコン層は、約１Åから約５０Åの範囲、又は約１０Åから約４０Åの範囲、又は約３０Åから約４０Åの範囲の厚さを有する。幾つかの実施形態では、アモルファスシリコン層の厚さは、０Åよりも大きく、約５０Å、４５Å、又は４０Å以下である。

［００５５］アモルファスシリコン層には、金属層が形成される。金属層は、原子層堆積（ＡＬＤ）、プラズマ原子層堆積（ＰＥ－ＡＬＤ）、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥ－ＣＶＤ）及び物理的気相堆積（ＰＶＤ）を含むがこれらに限定されない任意の適切な技法によって形成され得る。

［００５６］金属層は、任意の適切な金属を含み得る。幾つかの実施形態では、金属層は、タングステン又はモリブデンの１又は複数を含む。幾つかの実施形態では、金属層は、本質的にタングステンから構成される。幾つかの実施形態では、金属層は、本質的にモリブデンから構成される。この点で使用する「本質的に構成される」とは、金属層の約８０、８５、９０、又は９５原子％以上が指定された成分であることを意味する。例えば、本質的にタングステンから構成される金属層は、例えば、約９０原子％以上がタングステンである組成を有する。

［００５７］幾つかの実施形態では、金属層はＣＶＤによって堆積される。基板に層を堆積させるために、金属前駆体及び反応物を処理チャンバ内に共流させてもよい。前駆体と反応物は、気相中で反応し得る。

［００５８］幾つかの実施形態では、金属層はＡＬＤによって堆積される。時間領域ＡＬＤプロセスでは、金属前駆体が処理チャンバ内に流され、表面と反応する。チャンバの過剰な前駆体及び副生成物がパージされ、反応物がチャンバ内に流される。前駆体と反応物が同時に処理チャンバに存在しないため、気相反応は最小限又はゼロである。空間的ＡＬＤプロセスでは、金属前駆体が処理チャンバの第１のセクション内に流され、反応物が同時に処理チャンバの第２のセクション内に流される。第１のセクションと第２のセクションは、前駆体と反応物との間の気相反応を防ぐために、ガスカーテンによって分離されている。基板は、第１のセクションと第２のセクションとの間を移動し、表面が前駆体と反応物に順次暴露される。幾つかの実施形態では、金属層は、アモルファスシリコン層を金属前駆体及び反応物に順次暴露することによって堆積される。

［００５９］金属前駆体は、金属膜を堆積させるために使用することができる任意の適切な前駆体であり得る。幾つかの実施形態では、金属前駆体は、タングステン、モリブデン及びそれらの組み合わせから選択される金属を含む。１又は複数の実施形態では、金属前駆体は、ＷＣｌ_６、ＷＯ_ｘＣｌ_ｘ、ＷＦ_ｘ、ＭｏＣｌ_ｘ、ＭｏＯ_ｘＣｌ_ｘ、ＭｏＦ_ｘ、及びＭｏＣｌ_６のうちの１又は複数を含む。幾つかの実施形態では、金属前駆体は、フッ素含有前駆体である。フッ素はシリコン表面をエッチングする可能性があることが知られている。本開示の幾つかの実施形態では、前駆体がａ－Ｓｉ膜のすべてを除去しないことを保証するのに十分な厚さにアモルファスシリコン層を形成することができるため、有利にフッ素前駆体を使用することが可能である。

［００６０］反応物は、表面に形成された種と反応し得る任意の適切な反応物であり得る。例えば、前駆体としてＷＣｌ_６を用いた場合、表面には－ＷＣｌ_ｘ種が存在することになる。反応物は、－ＷＣｌ_ｘ種と反応して、α－タングステン（Ｗ）膜１２２を生成し得る。１又は複数の実施形態では、α－タングステン膜１２２は、約１０Å、約１５Å、約２０Å、約２５Å、約３０Å、約３５Å、約４０Å、約４５Å、約５０Å、約６０Å、約６５Å、約７０Å、約７５Å、及び約８０Åを含む、約１０Åから約８０Åの範囲の厚さを有する。１又は複数の実施形態では、α－タングステン層１２２は、約３００℃から約５００℃の範囲の温度で堆積される。

［００６１］図６Ｃを参照すると、α－タングステン膜１２２の共形的な堆積の後、金属材料１２４が、α－タングステン（Ｗ）膜１２２上の開口部１１７を通して堆積される。１又は複数の実施形態では、金属材料１２４は、開口部１１７を充填する。１又は複数の実施形態では、金属材料１２４は、バルクタングステン（Ｗ）を含む。

［００６２］１又は複数の実施形態では、Ｘがアルミニウム（Ａｌ）、シリコン（Ｓｉ）、タングステン（Ｗ）、ランタン（Ｌａ）、イットリウム（Ｙ）、ストロンチウム（Ｓｒ）、又はマグネシウム（Ｍｇ）のうちの１又は複数から選択される金属であるがこれに限定されないＴｉＸＮ又はＴａＸＮの膜が、ＶＮＡＮＤ用途におけるバルクタングステン（Ｗ）成長のための核形成及びＦバリア層として使用するためにＴｉＮと比較されている。ＴｉＸＮ又はＴａＸＮバリア層／ライナは、約４５０℃から約５００℃で、約６Åから約１５Åの範囲の厚さで堆積される。次に、α－タングステン（Ｗ）層が約５００℃で堆積され、続いて、約４００℃から約５００℃の温度で、約１００Åから約３００Åの厚さのバルクタングステン（Ｗ）が堆積される。理論にとらわれることなく、ＴｉＸＮ又はＴａＸＮの膜は、ＴｉＮを含むライナと比較して、スタック抵抗率を少なくとも１５％低減させる。また、ＴｉＳｉＮの膜は、ＴｉＮのライナと比較して、バルクＷから基板へのＦの浸透量を１０倍低減させる。更に、標準的なＴｉＮ又はＴａＮライナと比較して、ＴｉＸＮ又はＴａＸＮのより薄いバリア層は、ＶＮＡＮＤメモリ構造におけるより多くのタングステン（Ｗ）充填につながり、この結果、ＶＮＡＮＤ用途での全体的な抵抗率が低減する。

［００６３］図７を参照すると、当業者によって理解されるように、高誘電率層１１９を堆積させ、バリア層１２０を堆積させ、α－タングステン層１２２を堆積させ、そして金属材料１２４で開口部１１７を充填することによって生じたあらゆるオーバーバーデン（過剰な厚さ）は、その後、オプションとして除去され、ゲート１２６が形成され得る。高誘電率層１１９、バリア層材料１２０、α－タングステン層１２２、及び金属材料１２４のオーバーバーデンは、化学機械平坦化又はエッチングを含むがこれらに限定されない、当業者に周知の任意の技法によって除去され得る。

［００６４］図７を参照すると、１又は複数の実施形態では、金属ゲート材料１２４が堆積されて、酸化物材料１０４の層の間の開口部１１７を充填し、ゲート１２６が形成される。ゲート１２６は、当業者に周知の任意の適切な導電性材料であり得る。１又は複数の実施形態では、ゲート材料１２４は、タングステン（Ｗ）、銅（Ｃｕ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、タンタル（Ｔａ）、チタン（Ｔｉ）、又はロジウム（Ｒｈ）のうちの１又は複数を含む。１又は複数の実施形態では、ゲート材料１２４は、タングステン（Ｗ）を含む。１又は複数の実施形態では、ゲート材料１２４は、原子層堆積によって堆積される。

［００６５］図７を参照すると、１又は複数の実施形態は、シリコン材料１０４及び金属ゲート１２６の複数の交互層１５０であって、金属ゲート１２６が、共形バリア層１２０、共形α－タングステン層１２２、及びバルクタングステン層１２４を含む、シリコン材料１０４及び金属ゲート１２６の複数の交互層１５０と、複数の交互層１５０を通して形成され、メモリホールチャネル１０８の第１の面、第２の面、及び第３の面に堆積されたポリシリコン材料１１６の共形層を有するメモリホールチャネル１０８とを備えるメモリ構造を対象としたものである。

［００６６］１又は複数の実施形態は、メモリホールチャネル１０８の周囲に３次元構成で配置された１又は複数の実施形態の複数のＮＡＮＤメモリ構造を含む３Ｄ ＮＡＮＤメモリを対象としたものである。幾つかの実施形態では、３Ｄ ＮＡＮＤメモリセルは、ポリシリコン材料１１６に接触するメモリホールチャネル１０８のビット線を含む。

［００６７］本開示の更なる実施形態は、図８に示すように、説明したメモリデバイスの形成及び方法のための処理ツール９００を対象としたものである。図８に示す処理ツールは、空間的ＡＬＤ処理ツールであるが、当業者は、範囲が空間的ＡＬＤツールに限定されないことを認識するであろう。

［００６８］クラスタツール９００は、複数の側面を有する少なくとも１つの中央移送ステーション９２１、９３１を備える。ロボット９２５、９３５は、中央移送ステーション９２１、９３１内に位置づけされ、ロボットブレード及びウエハを複数の側面のそれぞれに移動させるように構成されている。

［００６９］クラスタツール９００は、中央移送ステーションに接続された、プロセスステーションとも呼ばれる、複数の処理チャンバ９０２、９０４、９０６、９０８、９１０、９１２、９１４、９１６、及び９１８を備える。様々な処理チャンバは、隣接するプロセスステーションから分離された別々の処理領域を提供する。処理チャンバは、予洗浄チャンバ、バッファチャンバ、移送空間（複数可）、ウエハオリエンタ／ガス抜きチャンバ、低温冷却チャンバ、堆積チャンバ、アニールチャンバ、エッチングチャンバ、及びブロッキング酸化物材料堆積チャンバを含むがこれらに限定されない、任意の適切なチャンバであり得る。プロセスチャンバと構成要素の特定の配置は、クラスタツールに応じて変化させることができ、本開示の範囲を限定するものとみなすべきではない。

［００７０］１又は複数の実施形態では、クラスタツール９００は、バリア層堆積チャンバと、α－タングステン堆積チャンバとを含む。幾つかの実施形態のバリア層堆積チャンバ及びα－タングステン堆積チャンバは、原子層堆積チャンバ、プラズマ原子層堆積チャンバ、化学気相堆積チャンバ、プラズマ化学気相堆積チャンバ、空間的原子層堆積チャンバ、又は物理的堆積チャンバのうちの１又は複数を含む。１又は複数の実施形態では、クラスタツール９００は、中央移送ステーションに接続された予洗浄チャンバを含む。

［００７１］図８に示す実施形態では、ファクトリインターフェース９５０がクラスタツール９００の前面に接続されている。ファクトリインターフェース９５０は、ファクトリインターフェース９５０の前面９５１に、ローディングチャンバ９５４及びアンローディングチャンバ９５６を含む。ローディングチャンバ９５４を左に、アンローディングチャンバ９５６を右に示したが、当業者は、これが１つの可能な構成の描写に過ぎないことを理解するであろう。

［００７２］ローディングチャンバ９５４及びアンローディングチャンバ９５６のサイズ及び形状は、例えば、クラスタツール９００で処理される基板に応じて変化し得る。図示した実施形態では、ローディングチャンバ９５４及びアンローディングチャンバ９５６は、カセット内に複数のウエハが位置づけされたウエハカセットを保持するサイズである。

［００７３］ロボット９５２は、ファクトリインターフェース９５０内にあり、ローディングチャンバ９５４とアンローディングチャンバ９５６との間を移動し得る。ロボット９５２は、ローディングチャンバ９５４のカセットからファクトリインターフェース９５０を通してロードロックチャンバ９６０にウエハを移送し得る。また、ロボット９５２は、ロードロックチャンバ９６２からファクトリインターフェース９５０を通して、アンローディングチャンバ９５６のカセットにウエハを移送することもできる。当業者には理解されるように、ファクトリインターフェース９５０は、２つ以上のロボット９５２を有し得る。例えば、ファクトリインターフェース９５０は、ローディングチャンバ９５４とロードロックチャンバ９６０との間でウエハを移送する第１のロボットと、ロードロック９６２とアンローディングチャンバ９５６との間でウエハを移送する第２のロボットとを有し得る。

［００７４］図示のクラスタツール９００は、第１のセクション９２０と第２のセクション９３０とを有する。第１のセクション９２０は、ロードロックチャンバ９６０、９６２を介してファクトリインターフェース９５０に接続されている。第１のセクション９２０は、その中に少なくとも１つのロボット９２５が位置づけされている第１の移送チャンバ９２１を含む。ロボット９２５は、ロボット式ウエハ輸送機構とも呼ばれる。第１の移送チャンバ９２１は、ロードロックチャンバ９６０、９６２、プロセスチャンバ９０２、９０４、９１６、９１８、及びバッファチャンバ９２２、９２４に対して中央に位置している。幾つかの実施形態のロボット９２５は、一度に２つ以上のウエハを独立して移動させることができるマルチアームロボットである。１又は複数の実施形態では、第１の移送チャンバ９２１は、２つ以上のロボットウエハ移送機構を備える。第１の移送チャンバ９２１のロボット９２５は、第１の移送チャンバ９２１の周囲のチャンバ間でウエハを移動させるように構成される。個々のウエハは、第１のロボット機構の遠位端に位置するウエハ輸送ブレード上に担持される。

［００７５］第１のセクション９２０でウエハを処理した後、ウエハは、パススルーチャンバを通して第２のセクション９３０に渡され得る。例えば、チャンバ９２２、９２４は、一方向性又は双方向性のパススルーチャンバであり得る。パススルーチャンバ９２２、９２４は、例えば、第２のセクション９３０での処理の前にウエハを低温冷却する、又は第１のセクション９２０に戻る前にウエハの冷却あるいは後処理を可能にするために使用され得る。

［００７６］システムコントローラ９９０は、第１のロボット９２５、第２のロボット９３５、第１の複数の処理チャンバ９０２、９０４、９１６、９１８、及び第２の複数の処理チャンバ９０６、９０８、９１０、９１２、９１４と通信している。システムコントローラ９９０は、処理チャンバ及びロボットを制御することができる任意の適切な構成要素であり得る。例えば、システムコントローラ９９０は、中央処理装置、メモリ、適切な回路及びストレージを含むコンピュータであり得る。

［００７７］プロセスは、一般に、プロセッサによって実行されると、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとして、システムコントローラ９９０のメモリに記憶され得る。また、ソフトウェアルーチンは、プロセッサによって制御されるハードウェアから遠隔に位置する第２のプロセッサ（図示せず）によっても記憶及び／又は実行され得る。また、本開示の方法の一部又は全部がハードウェアで実行され得る。このように、プロセスは、ソフトウェアで実装され、コンピュータシステムを使用して実行され得る、例えば、特定用途向け集積回路又は他のタイプのハードウェアの実装態様としてハードウェアで実行され得る、又はソフトウェアとハードウェアの組み合わせで実行され得る。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバ動作を制御する特定目的のコンピュータ（コントローラ）に変換する。

［００７８］「下（ｂｅｎｅａｔｈ）、（ｂｅｌｏｗ）」、「下方（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上方（ｕｐｐｅｒ）」等のような空間的に相対的な用語は、図に示すある要素又は特徴の別の要素又は特徴との関係を示す説明を容易にするために本明細書で使用され得る。空間的に相対的な用語は、図に示す配向に加えて、使用中又は動作中のデバイスの異なる配向を包含するものであることが理解されよう。例えば、図のデバイスがひっくり返された場合、他の要素又は特徴の「下（ｂｅｌｏｗ又はｂｅｎｅａｔｈ）」として記載される要素は、他の要素又は特徴の「上」に配向される。したがって、「下（ｂｅｌｏｗ）」という例示的な用語は、上と下の両方の配向を包含し得る。デバイスは、他の方法で配向され（９０度回転され又は他の配向にあり）得、本明細書で使用する空間的に相対的な記述子はそれに応じて解釈され得る。

［００７９］本明細書に記載の材料及び方法を説明する文脈での（特に以下の請求項の文脈で）「ａ」及び「ａｎ」及び「ｔｈｅ」という用語及び同様の指示語の使用は、本書に別段の記載がない限り、又は文脈によって明確に矛盾しない限り、単数形及び複数形の両方を網羅すると解釈されるべきである。本明細書の値の範囲の列挙は、本明細書に別段の記載がない限り、範囲内にある各個別の値を個別に参照する簡略化された方法として役立つことを単に意図し、各個別の値は、本明細書に個別に記載されているかのように本明細書に組み込まれる。本明細書に記載のすべての方法は、本明細書に別段の記載がない限り、又は文脈によって明らかに矛盾しない限り、任意の適切な順序で実行され得る。本明細書で提供する任意の及び全ての例、又は例示的な文言（例えば、「等」）の使用は、単に材料及び方法をよりよく明らかにすることを意図しており、別段の請求がない限り、範囲に制限を課すものではない。本明細書のいかなる文言も、開示された材料及び方法の実施に不可欠であるとして、特許請求の範囲にないいかなる要素も示すと解釈されるべきではない。

［００８０］本明細書全体における「一実施形態」、「特定の実施形態」、「１又は複数の実施形態」又は「実施形態」への言及は、実施形態に関連して説明した特定の特徴、構造、材料、又は特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所での「１又は複数の実施形態では」、「特定の実施形態では」、「一実施形態では」又は「実施形態では」等の句の出現は、必ずしも本開示の同じ実施形態を指すとは限らない。１または複数の実施形態では、特定の特徴、構造、材料、または特性を任意の適切な方法で組み合わせている。

［００８１］本明細書の開示を、特定の実施形態を参照しながら説明してきたが、これらの実施形態は、本開示の原理及び適用の単なる例示であることを理解されたい。本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に様々な修正及び変更を加えることができることが、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲及びその均等物の範囲内にある修正及び変更を含むことが意図されている。

Claims (17)

1. メモリ構造であって、
   シリコン材料と金属ゲートの複数の交互層であって、前記金属ゲートが、ＴｉＸＮ又はＴａＸＮを含む共形バリア層であって厚さが５Å以上２５Å未満である共形バリア層、共形α－タングステン（Ｗ）層、及びバルクタングステン層を含む、シリコン材料と金属ゲートの複数の交互層と、
   前記複数の交互層を通して形成されたメモリホールチャネルであって、前記メモリホールチャネルの第１の側面、第２の側面、及び底面に堆積されたポリシリコン材料の共形層を有するメモリホールチャネルと
   を備えるメモリ構造。
2. 前記Ｘが、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、タングステン（Ｗ）、ランタン（Ｌａ）、イットリウム（Ｙｔ）、ストロンチウム（Ｓｒ）、又はマグネシウム（Ｍｇ）のうちの１又は複数から選択される、請求項１に記載のメモリ構造。
3. 前記共形バリア層が、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンケイ素（ＴｉＳｉＮ）、窒化チタンタングステン（ＴｉＷＮ）、窒化タンタルケイ素（ＴａＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、窒化タンタルタングステン（ＴａＷＮ）、窒化チタンランタン（ＴｉＬａＮ）、窒化チタンイットリウム（ＴｉＹＮ）、窒化チタンストロンチウム（ＴｉＳｒＮ）、又は窒化チタンマグネシウム（ＴｉＭｇＮ）のうちの１又は複数から選択される材料を含む、請求項１に記載のメモリ構造。
4. Ｘが、前記共形バリア層内に約５％から約５０％の量で存在する、請求項３に記載のメモリ構造。
5. 前記共形α－タングステン（Ｗ）層が、約１０Åから約８０Åの範囲の厚さを有する、請求項１から４のいずれか一項に記載のメモリ構造。
6. 前記金属ゲートが高誘電率層を更に含む、請求項１から５のいずれか一項に記載のメモリ構造。
7. 前記共形バリア層の厚さが、６Åから１５Åの範囲の厚さである、請求項１から６のいずれか一項に記載のメモリ構造。
8. 前記メモリホールチャネルの周囲に３次元構成で配置された請求項１から７のいずれか一項に記載の複数のメモリ構造を備える、３Ｄ ＮＡＮＤメモリセル。
9. 前記メモリホールチャネル内に前記ポリシリコン材料の共形層に接触するビット線を更に備える、請求項８に記載の３Ｄ ＮＡＮＤメモリセル。
10. メモリ構造を形成する方法であって、
    窒化物材料と酸化物材料の複数の交互層を堆積させることと、
    前記交互層の第１の露出面及び第２の露出面を形成するために、前記複数の交互層を通して、幅を有するメモリホールをエッチングすることと、
    ポリシリコンの共形層を前記メモリホール内に堆積させることと、
    開口部を形成し、前記酸化物材料を露出させるために、前記窒化物材料を除去することと、
    前記開口部内に高誘電率層を共形的に堆積させることと、
    前記開口部内の前記高誘電率層上に、ＴｉＸＮ又はＴａＸＮを含む５Å以上２５Å未満の厚さを有するバリア層を、共形的に堆積させることと、
    前記バリア層上にα－タングステン（Ｗ）層を共形的に堆積させることと、
    前記α－タングステン（Ｗ）層上に金属材料を堆積させることと、
    オプションで前記メモリ構造を平坦化することと
    を含む方法。
11. 前記Ｘが、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、タングステン（Ｗ）、ランタン（Ｌａ）、イットリウム（Ｙｔ）、ストロンチウム（Ｓｒ）、又はマグネシウム（Ｍｇ）のうちの１又は複数から選択される、請求項１０に記載の方法。
12. 前記バリア層が、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンケイ素（ＴｉＳｉＮ）、窒化チタンタングステン（ＴｉＷＮ）、窒化タンタルケイ素（ＴａＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、窒化タンタルタングステン（ＴａＷＮ）、窒化チタンランタン（ＴｉＬａＮ）、窒化チタンイットリウム（ＴｉＹＮ）、窒化チタンストロンチウム（ＴｉＳｒＮ）、又は窒化チタンマグネシウム（ＴｉＭｇＮ）のうちの１又は複数から選択される材料を含む、請求項１０に記載の方法。
13. Ｘが前記バリア層内に約５％から約５０％の量で存在する、請求項１１に記載の方法。
14. 前記α－タングステン（Ｗ）層が約１０Åから約８０Åの範囲の厚さを有する、請求項１０から１３のいずれか一項に記載の方法。
15. 前記バリア層が、約３００℃から約７００℃の範囲の温度で原子層堆積によって堆積される、請求項１０から１４のいずれか一項に記載の方法。
16. 前記α－タングステン（Ｗ）層が、約３００℃から約５００℃の範囲の温度で堆積される、請求項１０から１５のいずれか一項に記載の方法。
17. 前記バリア層が、６Åから１５Åの範囲の厚さで堆積される、請求項１０から１６のいずれか一項に記載の方法。

Images