CN116888709A - 低电阻率的金属触点堆叠物 - Google Patents

低电阻率的金属触点堆叠物 Download PDF

Info

Publication number
CN116888709A
CN116888709A CN202280016686.6A CN202280016686A CN116888709A CN 116888709 A CN116888709 A CN 116888709A CN 202280016686 A CN202280016686 A CN 202280016686A CN 116888709 A CN116888709 A CN 116888709A
Authority
CN
China
Prior art keywords
molybdenum
substrate
metal
precursor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016686.6A
Other languages
English (en)
Inventor
安娜马莱•雷克什马南
杰奎琳•S•阮奇
王飞虎
杨逸雄
李正周
斯里尼瓦斯•甘迪科塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116888709A publication Critical patent/CN116888709A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

叙述了在基板上沉积金属触点堆叠物的方法。此方法堆叠物包括金属覆盖层与钼导体层。此方法包括借由物理气相沉积(PVD)在基板上沉积金属覆盖层和借由原子层沉积(ALD)在金属覆盖层上沉积钼导体层。

Description

低电阻率的金属触点堆叠物
技术领域
本公开内容的实施方式涉及沉积金属触点堆叠物(metal contact stack)的方法。更具体地，本公开内容的实施方式针对包含在基板上沉积金属覆盖层和在金属覆盖层上沉积钼导体层的方法。
背景技术
集成电路已经进化成在单一芯片上可包括数百万个晶体管、电容、和电阻的复杂装置。在集成电路的进化过程中，功能性密度(即，每个芯片面积的互连装置的数目)大体上已经增加，而几何尺寸(即，使用制造处理可创造的最小部件(或线段))已经减少。
在半导体基板上制造微电子装置作为集成电路，其中各种导电层彼此互连以允许电子信号在装置内传播。此种装置的一实例为互补式金属氧化物半导体(CMOS)场效晶体管(FET)或MOSFET，包括平面与三维结构两者。三维结构的一实例为FinFET装置。
晶体管的驱动电流和因此其速度与晶体管的栅极宽度成比例。较快的晶体管通常需要较大的栅极宽度。在晶体管尺寸与速度之间有着权衡，并且已经发展“鳍式”场效晶体管(finFET)以解决具有最大驱动电流与最小尺寸的晶体管的冲突目标。FinFET特征在于鳍形信道区，鳍形信道区大幅增加晶体管的尺寸而不显著地增加晶体管的占地面积。
示例finFET或MOSFET包括在半导体基板的表面上的栅极介电层上的栅极电极。沿着栅极电极的相对侧部提供源极/漏极区。源极与漏极区通常是半导体基板的重度掺杂区。通常例如被氮化钛加盖的硅化钛的加盖硅化物层用以将例如主动和/或金属触点的触点耦接至源极与漏极区。然而，包括含氮覆盖层会不期望地增加触点电阻。
此外，在中段(middle-of-line；MOL)处理期间，目标是用于MOL结构的最小通路电阻(via resistance)。通常需要衬垫材料(例如，氮化钛)以改善金属至介电材料的黏附，以通过后处理步骤，诸如化学机械平坦化(CMP)，和以增强CVD成核。然而，衬垫的存在添加通路电阻。
因此，本领域中有着对于具有降低电阻的晶体管和MOL应用的需求。
发明内容
本公开内容的一个或多个实施方式针对沉积金属触点堆叠物的方法。在一些实施方式中，此方法包含借由物理气相沉积(PVD)在基板上沉积金属覆盖层和借由原子层沉积(ALD)在金属覆盖层上沉积钼导体层。
本公开内容的另一方面关于沉积金属触点堆叠物的方法，此金属触点堆叠物具有从10μΩ-cm至20μΩ-cm范围中的片电阻。在一个或多个实施方式中，此方法包含借由DC物理气相沉积(PVD)在基板上沉积金属覆盖层，其中基板在35kW的直流电流、1160W的偏压暴露至包含钨的金属前驱物，和借由热原子层沉积在金属覆盖层上沉积钼导体层，其中金属覆盖层暴露至钼前驱物。在一个或多个实施方式中，此方法包含借由RF物理气相沉积(PVD)在基板上沉积金属覆盖层，其中基板在3kW的射频、50W的偏压和230毫托的压力暴露至包含钨的金属前驱物，和借由热原子层沉积在金属覆盖层上沉积钼导体层，其中金属覆盖层暴露至钼前驱物。在一个或多个实施方式中，此方法包含借由RF物理气相沉积(PVD)在基板上沉积金属覆盖层，其中基板在3kW的射频、50W的偏压和100毫托的压力暴露至包含钼的金属前驱物，和借由热原子层沉积在金属覆盖层上沉积钼导体层，其中金属覆盖层暴露至钼前驱物。
附图说明
借由参照其中的一些实施方式绘示在附图中的实施方式，可获得简短总结在上方的本公开内容的更具体的说明，借此可详细地理解本公开内容的上述特征。然而，将注意到附图仅绘示本公开内容的典型实施方式且因而不被当作限制本公开内容的范畴，由于本公开内容可允许其他等效实施方式。
图1绘示根据本公开内容的一个或多个实施方式的方法的处理流程图；和
图2绘示在图1的方法的不同阶段期间的基板的各种视图。
具体实施方式
在说明本公开内容的数个示例实施方式之前，将理解到本公开内容不局限于在接下来的说明书中所述的架构或处理步骤的细节。本公开内容能够是其他的实施方式且以各种方式实行或执行。
在此使用时，术语“鳍式场效晶体管(fin field-effect transistor；FinFET)”指称建构在基板上的MOSFET晶体管，其中栅极放置在通道的两个或三个侧部上，形成双栅极或三栅极结构。因为通道区在基板上形成“鳍”，FinFET装置已被给出通称名称FinFET。FinFET装置具有快速切换时间和高电流密度。
本公开内容的一个或多个实施方式有利地提供物理气相沉积(PVD)金属衬垫/成核层与原子层沉积(ALD)金属(例如，钼)填充的组合。一些实施方式有利地提供低电阻率堆叠物。一些实施方式提供具有改善间隙填充的方法。一些实施方式提供可执行在用于堆叠物的原位沉积的完全整合系统上的方法。
本公开内容的实施方式提供在基板上制造金属触点堆叠物的处理，其有利地降低逻辑装置或存储器装置触点中的电阻。借由消除氮基层，例如，氮化物覆盖层和/或氮化物衬垫层，以降低电阻。
在一个或多个实施方式中，测量具有的总厚度的金属触点堆叠物的片电阻(μΩ-cm)。在一个或多个实施方式中，根据一个或多个实施方式制成的金属触点堆叠物于的总厚度具有小于或等于40μΩ-cm、小于或等于30μΩ-cm、小于或等于25μΩ-cm、或小于或等于20μΩ-cm、或小于或等于15μΩ-cm的片电阻。在一些实施方式中，金属触点堆叠物于/>的总厚度具有小于或等于20μΩ-cm的片电阻。在一个或多个实施方式中，借由方法100形成的金属触点堆叠物于/>的总厚度具有在从50μΩ-cm至5μΩ-cm、从40μΩ-cm至10μΩ-cm、从30μΩ-cm至10μΩ-cm、从25μΩ-cm至10μΩ-cm、从20μΩ-cm至10μΩ-cm的范围的片电阻。
在本说明书与随附权利要求书中使用时，术语“前驱物”、“反应物”、“反应气体”和类似物可被互换地使用，以指称可与基板表面反应的任何气态物种。
参照图1与图2，本公开内容的一个或多个实施方式针对在基板表面上沉积金属触点堆叠物的方法100。
在本文中使用时，“基板表面”指称在上方可形成层的任何基板表面。基板可以是能够使得材料沉积在基板上的任何基板，诸如硅基板、III-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上硅(SOI)基板、诸如液晶显示器(LCD)、等离子体显示器、电致发光(EL)灯显示器的显示器基板、太阳能阵列、太阳能面板、发光二极管(LED)基板、半导体晶片或类似物。
基板表面可具有形成在基板表面中的一个或多个特征、形成在基板表面上的一层或多层、和前述物的组合。图2显示具有特征220形成在其上的基板205。特征220被绘示为沟槽。此沟槽具有带有第一表面240的底部222和带有第二表面250的侧壁224。在一些实施方式中，第一表面240与第二表面250包含相同材料。一些实施方式的第一表面240包含第一材料，而第二表面包含与第一材料不同的第二材料。例如，这些表面中的一者可以是金属而另一者可以是介电质。在一些实施方式中，第一表面240与第二表面250具有相同化学组成但有不同的物理性质(例如，结晶性)。在之后说明的方法中，关于基板100意指第一表面240与第二表面250或特征220形成在其中的单一表面。在一些实施方式中，特征具有宽度在范围从8nm至16nm、从10nm至16nm、从12nm至16nm、从14nm至16nm、从8nm至14nm、从10nm至14nm、从12nm至14nm、从8nm至12nm、从10nm至12nm或从8nm至10nm。
反过来参照图1，在一些实施方式中，方法100包括任选的预处理操作105。预处理可以是本领域技术人员所知的任何合适预处理。合适预处理包括但不限于预加热、清洁、浸泡、原生氧化物移除或黏附层的沉积。在一些实施方式中，预处理包含抛光、蚀刻、还原、氧化、卤化、羟基化、退火、烘烤或类似处理。
在一些实施方式中，方法100于沉积操作110开始。在物理气相沉积(PVD)操作110，执行处理以在基板205(或基板表面)上沉积金属覆盖层。本领域技术人员熟悉PVD处理。在一些实施方式中，金属覆盖层包含含钨物种或含钼物种。图2绘示具有金属覆盖层260的基板205。金属覆盖层260具有面向沟槽的第三表面270。
在一些实施方式中，金属覆盖层260直接地沉积在基板上。在一些实施方式中，金属覆盖层260直接地沉积在金属硅化物膜上。
在一些实施方式中，物理气相沉积(PVD)处理包含直流(DC)或射频(RF)PVD中的一者或多者。在一些实施方式中，PVD处理包含RF与DC。在一些实施方式中，DC被供给至基板而RF被供给至金属靶材。在一个或多个实施方式中，DC部件具有在从0千瓦(kW)至100kW、从10kW至80kW、从20kW至60kW、从30kW至50kW、从40kW至50kW的范围的功率。在一个或多个实施方式中，射频部件具有在从1kW至10kW、从3kW至10kW、从5kW至10kW、从7kW至10kW、从1kW至7kW、从3kW至7kW、从5kW至7kW、从1kW至5kW、从3kW至5kW或从1kW至3kW的范围的功率。
在一些实施方式中，PVD处理包含偏压基板以提供定向沉积。在一个或多个实施方式中，偏压是在从0W至1200W、从0W至1000W、从0W至800W、从0W至600W、从0W至400W、从0W至200W、从0W至1200W、从200W至1000W、从200W至800W、从200W至600W、从200W至400W、从400W至1200W、从400W至1000W、从400W至800W、从400W至600W、从600W至1200W、从600W至1000W、从600W至800W、从800W至1200W、从800W至1000W或从1000W至1200W的范围。
在一些实施方式中，PVD处理发生在从200℃至450℃、从250℃至450℃、从300℃至450℃、从350℃至450℃、从400℃至450℃、200℃至400℃、从250℃至400℃、从300℃至400℃、从350℃至400℃、200℃至350℃、从250℃至350℃、从300℃至350℃、200℃至300℃、从250℃至300℃或从200℃至250℃的范围的温度。
在一些实施方式中，PVD处理发生在从0.5毫托至500毫托的范围、或在10毫托至500毫托的范围、或在25毫托至250毫托的范围、或在50毫托至150毫托的范围的压力。
在一些实施方式中，金属覆盖层260包含元素金属。在一些实施方式中，金属覆盖层260基本上由金属组成。以此方式使用时，术语“基本上由金属组成”意指此膜中的金属的量于原子百分率大于或等于约80％、85％、90％、95％、98％、99％或99.5％的金属。金属覆盖层260的组成的测量是参照金属覆盖层260的主体(bulk)部分，排除会发生来自相邻膜的元素扩散的界面区。
在一些实施方式中，金属覆盖层260有效地抑制和/或消除非期望元素的扩散进入和/或离开下方层。在一些实施方式中，金属覆盖层260相对于第二材料230的第二表面250而选择性地沉积在第一材料210的第一表面240上。在一些实施方式中，金属覆盖层260实质上仅沉积在特征的底部222上。以此方式使用时，术语“实质上仅”意指小于或等于5％、2％或1％的金属覆盖层形成在特征的侧壁上。例如，金属覆盖层260具有从至/>从至/>从/>至/>从/>至/>从/>至/>从/>至从/>至/>从/>至/>从/>至/>从/>至/>从至/>或从/>至/>的范围的厚度。
一旦金属覆盖层的预定厚度已经形成，方法100移动至原子层沉积130处理。在沉积130，执行处理以在基板205(基板表面)上沉积钼导体层。沉积处理130可包括一个或多个操作以在基板205上形成钼导体层。在一些实施方式中，沉积处理130对于金属覆盖层260上的沉积是选择性。
本文使用的“原子层沉积”或“循环沉积”指称两种或更多种反应化合物的依序暴露以在基板205(或基板表面)上沉积材料层。在本说明书与随附权利要求书中使用时，术语“反应化合物”、“反应气体”、“反应物种”、“前驱物”、“处理气体”和类似物可被互换地使用以意指具有在表面反应(例如，化学吸附、氧化、还原)中能够与基板205(或基板表面)反应或与基板205(或基板表面)上的材料反应的物种的物质。基板205或基板205的一部分依序地暴露至被导入处理腔室的反应区域的两种或更多种反应化合物。在时域ALD处理中，借由时间延迟分开对于各反应化合物的暴露，以容许各化合物黏附在基板205(或基板表面)上和/或在基板205(或基板表面)上反应。在空间ALD处理中，基板205(或基板表面)的不同部分或基板205(或基板表面)上的材料同时地暴露至两种或更多种反应化合物，使得在基板205(或基板表面)上的任意给定点实质上不同时地暴露至多于一种反应化合物。在本说明书与随附权利要求书中使用时，如本领域的本领域技术人员将理解的，以此方式使用的术语“实质上”意指有着在于由于扩散而基板205(或基板表面)的一小部分会同时地暴露至多种反应气体的可能性，而此同时暴露并非有意的。
在时域ALD处理的一方面中，第一反应气体(即，第一前驱物或化合物A)脉冲进入反应区域，之后有着第一时间延迟。接下来，第二前驱物或化合物B脉冲进入反应区域，之后有着第二时间延迟。在每个时间延迟期间，诸如氩的净化气体导入处理腔室以净化反应区域或者从反应区域移除任何残留反应化合物或副产物。或者，净化气体可在整个沉积处理期间连续地流动，使得仅有净化气体在反应化合物的脉冲之间的时间延迟期间流动。反应化合物被交替地脉冲，直到期望的膜或膜厚度形成在基板205(或基板表面)上。在任一种场景中，脉冲化合物A、净化气体、化合物B和净化气体的ALD处理是一个循环。一个循环可以化合物A或化合物B开始和继续此循环的个别次序，直到达到具有期望厚度的膜。
在空间ALD处理的一方面中，第一反应气体与第二反应气体同时地递送至反应区域但借由惰性气体帘幕和/或真空帘幕而分开。基板205相对于气体递送设备移动，使得基板205上的任意给定点暴露至第一反应气体与第二反应气体。
一些实施方式的原子层沉积130处理包含依序暴露至前驱物与反应物。在操作132，基板205(或基板表面)可选地暴露至反应物。在一些实施方式中，第三表面270暴露至反应物。在一些实施方式中，反应物包含还原试剂。还原试剂可以是本领域的本领域技术人员所知的任何合适化合物。在一些实施方式中，还原试剂包含氢(H2)。
在一些实施方式中，基板205(或基板表面)在从350℃至550℃、从400℃至550℃、从450℃至550℃、500℃至550℃、从350℃至500℃、从400℃至500℃、从450℃至500℃、从350℃至450℃、从400℃至450℃或从350℃至400℃的范围的温度暴露至还原试剂。
在一些实施方式中，基板205(或基板表面)在从5秒至60分钟、从1分钟至60分钟、从5分钟至60分钟、从10分钟至60分钟、从20分钟至60分钟、从40分钟至60分钟、从5秒至40分钟、从1分钟至40分钟、从5分钟至40分钟、从10分钟至40分钟、从20分钟至40分钟、从5秒至20分钟、从1分钟至20分钟、从5分钟至20分钟、从10分钟至20分钟、从5秒至10分钟、从1分钟至10分钟或从5分钟至10分钟的范围的时间期间暴露至还原试剂。
在一些实施方式中，基板205(或基板表面)在从100sccm至7000sccm、从500sccm至7000sccm、从1000sccm至7000sccm、从3000sccm至7000sccm、从5000sccm至7000sccm、从100sccm至5000sccm、从500sccm至5000sccm、从1000sccm至5000sccm、从3000sccm至5000sccm、从100sccm至3000sccm、从500sccm至3000sccm、从1000sccm至3000sccm、从100sccm至1000sccm、从500sccm至1000sccm或从100sccm至500sccm的范围的剂量暴露至还原试剂。
在一些实施方式中，基板205(或基板表面)在从5托至50托、从10托至50托、从25托至50托、从5托至25托、从10托至25托或从5托至10托的范围的压力暴露至还原试剂。
在操作134，处理腔室被可选地净化以移除未反应反应物、反应产物和副产物。以此方式使用时，术语“处理腔室”也包括邻近于基板表面的处理腔室的部分而不涵盖处理腔室的全部内部空间。例如，在空间地分开的处理腔室的一区段中，邻近于基板表面的处理腔室的部分借由任何合适技术而净化金属前驱物，任何合适技术包括但不限于将基板移动穿过气幕至不含有或实质上不含有金属前驱物的处理腔室的一部分或区段。在一个或多个实施方式中，净化处理腔室包含施加真空。在一些实施方式中，净化处理腔室包含在基板之上流动净化气体。在一些实施方式中，处理腔室的此部分指称处理腔室内的微空间或小空间处理站。关于基板表面的术语“邻近于”意指紧邻于基板表面的实体空间，其可提供用于发生表面反应(例如，前驱物吸附)的足够空间。在一个或多个实施方式中，净化气体选自氩(Ar)、氮(N2)、氢(H2)和氦(He)的一者或多者。
在操作136中，基板205(或基板表面)暴露于钼前驱物以在基板205(或基板表面)上沉积钼导体层。在操作136中，基板205(或基板表面)暴露至钼前驱物以在金属覆盖层260上沉积钼导体层。在操作136中，基板205(或基板表面)暴露至钼前驱物以在被还原金属覆盖层上沉积钼导体层。钼前驱物可以是任何合适的含钼化合物，含钼化合物可与基板表面反应(即，吸附至或化学吸附至基板表面上)，以在基板表面上留下含钼物种。
图2显示沉积在金属覆盖层260上的钼导体层280。在一些实施方式中，钼导体层280包含含钼物种。一些实施方式的钼导体层280包含层的组合以提供主动触点和/或金属触点。
在一些实施方式中，在没有空断(air break)下，钼导体层280直接沉积在金属覆盖层260上。此种处理也称为原位处理。在原位处理的一些实施方式中，原子层沉积130处理于操作136开始，使基板暴露至钼前驱物。
在一个或多个实施方式中，钼前驱物包含本领域技术人员所知的任何合适前驱物。一个或多个实施方式的钼前驱物是挥发性且热稳定的，和因此适用于气相沉积。在一些实施方式中，钼前驱物包含钼卤化物。
在本文使用时，术语“卤化物”指称二元相，其中的一部分为卤素原子而其他部分为相较于卤素为较少负电性的元素或自由基，以制造氟化物、氯化物、溴化物、碘化物或砹化物化合物。卤离子是带有一个负电荷的卤素原子。如本领域的本领域技术人员所知的，卤阴离子包括氟离子(F-)、氯离子(Cl-)、溴离子(Br-)、碘离子(I-)和砹离子(At-)。因此，在本文使用时，术语“钼卤化物”指称带有一个或多个卤素或卤离子配体的钼的任何配位复合物。术语钼卤化物包括与卤离子混合的钼，卤离子具有至少两种不同卤素原子。
在一个或多个实施方式中，钼卤化物选自氯化钼、五氯化钼、溴化钼、碘化钼、溴氯化钼、溴碘化钼、溴氯化钼、氯溴化钼、氯碘化钼、碘溴化钼、碘氯化钼中的一者或多者。
在一些实施方式中，钼前驱物包含氧卤化钼物种。在一些实施方式中，氧卤化钼物种包含四氯氧化钼(MoCl4O)、四溴氧化钼(MoBr4O)、四碘氧化钼(MoI4O)、二溴二氧化钼(MoO2Br2)、二氯二氧化钼(MoCl2O2)、和/或二碘二氧化钼(MoI2O2)中的一者或多者。
在一些实施方式中，基板205(或基板表面)在从350℃至550℃、从400℃至550℃、从450℃至550℃、500℃至550℃、从350℃至500℃、从400℃至500℃、从450℃至500℃、从350℃至450℃、从400℃至450℃或从350℃至400℃的范围的温度暴露至钼前驱物。
在一些实施方式，基板205(或基板表面)在从0.25秒至20分钟、从10秒至20分钟、从1分钟至20分钟、从5分钟至20分钟、从10分钟至20分钟、从0.25秒至10分钟、从10秒至10分钟、从1分钟至10分钟、从5分钟至10分钟、从0.25秒至5分钟、从10秒至5分钟、从1分钟至5分钟、从0.25秒至1分钟或从10秒至1分钟的范围的持续时间期间暴露至钼前驱物。
在一些实施方式，基板205(或基板表面)在从50sccm至700sccm、从100sccm至700sccm、从300sccm至700sccm、从500sccm至700sccm、从50sccm至500sccm、从100sccm至500sccm、从300sccm至500sccm、从50sccm至300sccm、从100sccm至300sccm或从50sccm至100sccm的范围的剂量暴露至钼前驱物。
在一些实施方式中，基板205(或基板表面)在从5托至50托、从10托至50托、从25托至50托、从5托至25托、从10托至25托或从5托至10托的范围的压力暴露至钼前驱物。
在一些实施方式中，形成的钼导体层280包含元素钼。在一些实施方式中，钼导体层280基本上由钼组成。以此方式使用时，术语“基本上由钼组成”意指此膜中的钼的量于原子百分率大于或等于约80％、85％、90％、95％、98％、99％或99.5％的钼。钼导体层280的组成的测量是参照钼导体层280的主体部分，排除会发生来自相邻膜的元素扩散的界面区。
沉积操作130可被重复以沉积具有预定厚度的钼导体层280。在一些实施方式中，沉积操作130被重复以提供钼导体层280，钼导体层280具有厚度在从1nm至50nm、从5nm至50nm、从10nm至50nm、从25nm至50nm、从1nm至25nm、从5nm至25nm、从10nm至25nm、从1nm至10nm、从5nm至10nm或从1nm至5nm的范围。
在一些实施方式中，钼前驱物进一步包含共反应物。在一些实施方式中，共反应物是还原试剂。在一些实施方式中，共反应物是氢(H2)。
在一些实施方式中，在沉积钼导体层280之前，钼前驱物用以预处理金属覆盖层260。在一些实施方式中，预处理包含蚀刻。在一些实施方式中，执行蚀刻在从5秒至20分钟、从10秒至20分钟、从1分钟至20分钟、从5分钟至20分钟、从10分钟至20分钟、从5分钟至10分钟、从10秒至10分钟、从1分钟至10分钟、从5分钟至10分钟、从5秒至5分钟、从10秒至5分钟、从1分钟至5分钟、从5秒至1分钟或从10秒至1分钟的范围的时间期间。在一些实施方式中，借由在从5sccm至700sccm、从50sccm至700sccm、从100sccm至700sccm、从300sccm至700sccm、从5sccm至500sccm、从50sccm至500sccm、从100sccm至500sccm、从300sccm至500sccm、从5sccm至300sccm、从50sccm至300sccm、从100sccm至300sccm、从5sccm至100sccm、从50sccm至100sccm或从5sccm至50sccm的范围的剂量的钼前驱物来执行蚀刻。
在操作138，处理腔室被可选地净化以移除未反应钼前驱物、反应产物、和副产物。在操作138中净化处理腔室可以是与操作134中的净化相同的处理或不同的处理。净化处理腔室、处理腔室的部分、邻近于基板表面的区域等等，从邻近于基板表面的区域移除未反应钼前驱物、反应产物和副产物。
在图1绘示的实施方式中，在沉积操作130，基板(或基板表面)依序地暴露至反应物和钼前驱物。在一些实施方式中，基板(或基板表面)首先暴露至钼前驱物，再来接着暴露至反应物。在其他实施方式中，基板(或基板表面)首先暴露至反应物，再来接着暴露至钼前驱物。在另一未绘示的实施方式中，基板(或基板表面)实质上同时地暴露至钼前驱物与反应物。
在一些实施方式中，钼导体层280形成在金属覆盖层260的第三表面270上的特征220之内。一些实施方式的钼导体层280以由下而上的方式填充由特征所形成的间隙。以此方式使用时，“由下而上”意指此沉积相对于侧壁实质上发生在特征的底部上。
在判断140，考虑钼导体层280的厚度。若钼导体层280已经达到预定厚度，方法100移动至可选的后处理操作150。若钼导体层280的厚度或处理循环的数目尚未达到预定阈值，方法100返回至操作130并继续。
在一个或多个实施方式中，方法包含：在第一处理腔室中的基板的特征中沉积金属覆盖层；将基板移动至第二处理腔室，第二处理腔室与第一处理腔室整合，使得在第一处理腔室与第二处理腔室之间没有空断(air break)；和在金属覆盖层上沉积钼导体层。在一个或多个实施方式中，方法包含：在第一处理腔室中的基板的特征中沉积金属覆盖层；移动基板至第二处理腔室，第二处理腔室与第一处理腔室整合，使得在第一处理腔室与第二处理腔室之间没有空断(air break)；将金属覆盖层暴露至反应物；将基板移动至第三处理腔室，第三处理腔室与第二处理腔室整合，使得在第二处理腔室与第三处理腔室之间没有空断(air break)；和在被还原试剂处理的金属覆盖层上沉积钼导体层。
可选的后处理操作150可例如是改质膜性质的处理(例如，退火)或进一步膜沉积处理(例如，额外ALD或CVD处理)以成长额外膜。在一些实施方式中，可选的后处理操作150可以是改质沉积膜的性质的处理。在一些实施方式中，可选的后处理操作150包含退火沉积态(as-deposited)膜。在一些实施方式中，退火在约300℃、400℃、500℃、600℃、700℃、800℃、900℃或1000℃的范围的温度执行。一些实施方式的退火环境包含惰性气体(例如，分子氮(N2)、氩(Ar))或还原气体(例如，分子氢(H2)或氨(NH3))或氧化剂，诸如但不限于氧(O2)、臭氧(O3)或过氧化物中的一者或多者。退火可被执行任何合适的时间长度。在一些实施方式中，此膜被退火在约15秒至约90分钟的范围、或在约1分钟至约60分钟的范围的预定时间。在一些实施方式中，退火沉积态(as-deposited)膜增加膜的密度、降低膜的电阻率和/或增加膜的纯度。在一个或多个实施方式中，退火也可以等离子体下的气体来执行。在一个或多个实施方式中，使用等离子体可降低退火温度。
在一个或多个实施方式中，等离子体包含氮(N2)、氩(Ar)、氦(He)、氢(H2)、一氧化碳(CO)、二氧化碳(CO2)、甲烷(CH4)、和氨(NH3)中的一者或多者。在一些实施方式中，等离子体是远程等离子体。在其他实施方式中，等离子体是直接等离子体。
在一个或多个实施方式中，等离子体可远程地产生或在处理腔室内产生。在一个或多个实施方式中，等离子体是感应耦合等离子体(ICP)或电容耦合等离子体(CCP)。在其他实施方式中，等离子体是微波等离子体。取决于例如反应物或其他处理条件可使用任何合适的功率。在一些实施方式中，等离子体以约10W至约3000W的范围的等离子体功率而产生。在一些实施方式中，等离子体以小于或等于约3000W、小于或等于约2000W、小于或等于约1000W、小于或等于约500W、或小于或等于约250W的等离子体功率而产生。
本公开内容的一个或多个实施方式关于在高深宽比特征中沉积膜的方法。高深宽比特征是具有高度：宽度比例大于或等于约10、20、或50、或更大的沟槽、通孔或柱体。在一些实施方式中，此膜共形地沉积在高深宽比特征上。以此方法使用时，共形膜具有接近特征顶部的厚度是在特征底部处的厚度的约80-120％的范围中。
本公开内容的一些实施方式针对由下而上间隙填充特征的方法。由下而上间隙填充处理从底部填充特征，而共形处理从底部与侧部填充特征。在一些实施方式中，特征具有在底部处的第一材料和在侧壁处的第二材料。在一些实施方式中，金属覆盖层相对于第二材料选择性地沉积在第一材料上，使得金属覆盖层以由下而上方式填充特征。在一些实施方式中，钼导体层相对于第二材料选择性地沉积在第一材料上，使得钼导体层以由下而上方式填充特征。
根据一个或多个实施方式，在形成此层之前和/或之后，基板可经受处理。此处理可在相同腔室中执行或在一个或多个分开的(separate)处理腔室中执行。在一些实施方式中，基板从第一腔室移动至分开的第二腔室以进一步处理。基板可直接地从第一腔室移动至分开的处理腔室，或基板可从第一腔室移动至一个或多个移送腔室，然后移动至分开的处理腔室。因此，处理设备可包含与移送站连通的多个腔室。此类设备可称为“群集工具”或“群集系统”和类似物。
一般，群集工具是包含执行各种功能的多个腔室的模块系统，各种功能包括基板中心找寻和定向、除气、退火、沉积和/或蚀刻。根据一个或多个实施方式，群集工具包括至少第一腔室与中央移送腔室。中央移送腔室可容纳机器人，此机器人使基板在处理腔室与装载锁定腔室之间和之中穿梭。移送腔室通常维持在真空状态且提供中间阶段用于使基板从一腔室穿梭至另一腔室和/或至定位在群集工具的前段的装载锁定腔室。可适用于本公开内容的两种周知的群集工具为和/>两者可从加州圣克拉拉的应用材料公司取得。然而，腔室的确切布置与组合可变动以用于执行本文所述的特征步骤或处理。可使用的其他处理腔室包括但不限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、诸如RTP的热处理、等离子体氮化、除气、定向、羟基化和其他基板处理。借由在群集工具上的腔室中执行处理，可避免大气杂质的基板的表面污染，且没有在沉积后续膜之前的氧化。
根据一个或多个实施方式，基板连续地在真空下或“装载锁定”状态下，且当从一腔室移动至下一腔室时不暴露至周围空气。移送腔室因此在真空下且被“泵回”至真空压力下。惰性气体可存在于处理腔室或移送腔室中。在一些实施方式中，惰性气体用于作为净化气体以移除一些或所有的反应物(例如，反应剂)。根据一个或多个实施方式，净化气体注射在沉积腔室的出口处，以防止反应物(例如，反应剂)从沉积腔室移动至移送腔室和/或额外处理腔室。因此，惰性气体的流动在腔室的出口处形成帘幕。
基板可在单一基板沉积腔室中处理，在另一基板处理之前，在单一基板沉积腔室中加载、处理、和载出单一基板。此基板也可以连续方式处理，类似于输送带系统，其中多个基板个别地加载腔室的第一部分、移动通过腔室，和从腔室的第二部分载出。腔室与相关输送带系统的形状可形成直线路径或弯曲路径。此外，处理腔室可以是转盘(carousel)，其中多个基板绕着中心轴移动且贯穿旋转料架路径暴露至沉积、蚀刻、退火、清洁等等的处理。
在处理期间，基板可被加热或冷却。此加热或冷却可借由任何合适方式来完成，包括但不限于改变基板支撑件的温度，和流动加热或冷却气体至基板表面。在一些实施方式中，基板支撑件包括加热器/冷却器，其可被控制以传导地改变基板温度。在一个或多个实施方式中，所利用的气体(反应气体或者惰性气体)被加热或冷却以局部地改变基板温度。在一些实施方式中，加热器/冷却器定位在腔室内邻近于基板表面以对流地改变基板温度。
基板在处理期间也可以是固定或被旋转。旋转基板可被连续地旋转(绕着基板轴)或以间断步骤旋转。例如，基板可在整个处理中被旋转，或基板可在暴露至不同处理气体或净化气体之间被小量地旋转。借由最小化例如气体流动几何中的局部变动，在处理期间旋转基板(连续地或者间断地)可助于产生更均匀沉积或蚀刻。
现在参照之后的实例来说明本公开内容。在说明本公开内容的数个示例实施方式之前，将理解到本公开内容不局限于在之后的说明书中所述的架构或处理的细节。本公开内容能够是其他实施方式且以各种方式实行或执行。
实例
膜的原子层沉积
具有10-12nm沟槽的基板被放置在处理腔室中。使用DC PVD处理以沉积金属覆盖层。更具体地，包含钨的金属前驱物被流入处理腔室于在35kW的直流、1160W的偏压的基板之上。未反应前驱物与副产物接着被净化出腔室。接下来，使用热ALD处理将钼连接体层(molybdenum connector layer)沉积在金属层上。完成的金属触点堆叠物具有14μΩ-cm的片电阻。
具有10-12nm沟槽的基板被放置在处理腔室中。使用RF PVD处理以沉积金属覆盖层。更具体地，包含钨的金属前驱物被流入处理腔室于在3kW的射频、50W的偏压和230毫托的压力的基板之上。未反应前驱物与副产物接着被净化出腔室。接下来，使用热ALD处理将钼连接体层沉积在金属层上。完成的金属触点堆叠物具有17μΩ-cm的片电阻。
具有10-12nm沟槽的基板被放置在处理腔室中。使用RF PVD处理以沉积金属覆盖层。更具体地，包含钼的金属前驱物被流入处理腔室于在3kW的射频、50W的偏压和100毫托的压力的基板之上。未反应前驱物与副产物接着被净化出腔室。接下来，使用热ALD处理将钼连接体层沉积在金属层上。完成的金属触点堆叠物具有20μΩ-cm的片电阻。
空间相对术语，诸如“在下方”、“下”、“下方”、“上”、“上方”和类似术语，在本文可于简化说明以叙述如图示中所绘示一特征或组件与另一组件或特征的相对关系。将理解到空间相对术语意于涵盖除了描绘在图示中的定向之外的在使用或操作中的装置的不同定向。例如，若图式中的装置被翻转，被描述为在其他元件或特征的“下”或“在下方”的组件将会接着定位在其他元件或特征“上”。因此，示例术语“下”可涵盖上与下两者的定向。装置可或者被定向(旋转90度或在其他定向)且本文所使用的空间性相对描述被相应地阐释。
在上下文中的术语“一(a)”与“一(an)”与“该”和类似指示语的使用以说明本文(特别是在所附的权利要求书的上下文中)所论述的材料与方法会被解释成覆盖单数与多数两者，除非本文另外指示或明显地与上下文矛盾。本文中的数值范围的列举仅意于作为个别地参照落在此范围内的每个分开数值的节略方法，除非本文另外地指示，则每个分开数值被并入在本说明书中，像是其已在本文中被个别地叙述。除非本文另外指明或者清楚地与上下文矛盾，本文所述的所有方法可以各种合适顺序来执行。本文提供的任何和所有的实例或示例语言(例如，“诸如”)的使用仅意于更佳地阐明材料与方法且不施加限制于范围上，除非另外地声明。本说明书中用语不应被解释成指示任何未声明的元素对于实行所公开的材料与方法是必要的。
贯穿本说明书的参照“一个实施方式(one embodiment)”、“一些实施方式”、“一个或多个实施方式”或“一个实施方式(an embodiment)”意指关于此实施方式描述的特定特征、结构、材料或特性被包括在本公开内容的至少一个实施方式中。因此，在贯穿本说明书的各种地方出现诸如“在一个或多个实施方式中”、“在一些实施方式中”、“在一个实施方式中(in one embodiment)”或“在一个实施方式中(in an embodiment)”的词组不必然指称本公开内容的相同实施方式。在一个或多个实施方式中，特定特征、结构、材料或特性以任何合适方式结合。
虽然在此已参照特定实施方式而说明本公开内容，将理解到这些实施方式仅为本公开内容的原理与应用的例示。在不背离本公开内容的精神与范畴下，可对本公开内容进行各种修改与变化，对于本领域的本领域技术人员是显而易见。因此，意欲本公开内容包括落在随附权利要求书和其等效物的范畴内的修改与变动。

Claims (20)

1.一种沉积金属触点堆叠物的方法，所述方法包含以下步骤：
借由物理气相沉积(PVD)在基板上沉积金属覆盖层；和
借由原子层沉积(ALD)在所述金属覆盖层上沉积钼导体层。
2.如权利要求1所述的方法，其中所述金属覆盖层包含钨或钼的一者或多者。
3.如权利要求1所述的方法，其中使用DC PVD处理沉积所述金属覆盖层。
4.如权利要求1所述的方法，其中使用RF PVD处理沉积所述金属覆盖层。
5.如权利要求1所述的方法，其中所述PVD处理包含偏压所述基板以提供定向沉积。
6.如权利要求1所述的方法，其中在300℃至350℃的范围中的温度沉积所述金属覆盖层。
7.如权利要求1所述的方法，其中所述金属覆盖层沉积至从至/>的范围中的厚度。
8.如权利要求1所述的方法，其中所述ALD处理是热处理。
9.如权利要求1所述的方法，其中所述钼导体层选择性地沉积在所述金属覆盖层上。
10.如权利要求1所述的方法，其中所述ALD处理包含将所述基板依序地暴露至反应物与钼前驱物。
11.如权利要求10所述的方法，其中所述钼前驱物包含钼卤化物或钼氧卤化物。
12.如权利要求11所述的方法，其中所述钼前驱物包含五氯化钼或二氯二氧化钼的一者或多者。
13.如权利要求10所述的方法，其中所述反应物包含氢(H2)。
14.如权利要求10所述的方法，其中所述钼导体层沉积至从1nm至50nm的范围中的厚度。
15.如权利要求10所述的方法，其中所述ALD处理发生在450℃至500℃的范围中的温度。
16.如权利要求1所述的方法，其中所述金属触点堆叠物具有在的总厚度的小于或等于20μΩ-cm的片电阻。
17.如权利要求1所述的方法，其中所述基板包含具有至少一个侧壁与底部的结构，所述至少一个侧壁包含与所述底部不同的材料，所述金属覆盖层选择性地沉积在结构的所述底部上。
18.如权利要求16所述的方法，其中所述结构具有在10nm至12nm的范围中的宽度。
19.如权利要求16所述的方法，其中所述结构以由下而上的方式被填充。
20.一种沉积金属触点堆叠物的方法，所述金属触点堆叠物具有从10μΩ-cm至20μΩ-cm的范围中的片电阻，所述方法包含以下步骤：
a.借由DC物理气相沉积(PVD)在基板上沉积金属覆盖层，其中所述基板在35kW的直流、1160W的偏压暴露至包含钨的金属前驱物，和
借由热原子层沉积在所述金属覆盖层上沉积钼导体层，其中所述金属覆盖层暴露至所述钼前驱物；
b.借由RF物理气相沉积(PVD)在基板上沉积金属覆盖层，其中所述基板在3kW的射频、50W的偏压和230毫托的压力暴露至包含钨的金属前驱物，和
借由热原子层沉积在所述金属覆盖层上沉积钼导体层，其中所述金属覆盖层暴露至所述钼前驱物；或
c.借由RF物理气相沉积(PVD)在基板上沉积金属覆盖层，其中所述基板在3kW的射频、50W的偏压和100毫托的压力暴露至包含钼的金属前驱物，和
借由热原子层沉积在所述金属覆盖层上沉积钼导体层，其中所述金属覆盖层暴露至所述钼前驱物。
CN202280016686.6A 2021-02-26 2022-02-25 低电阻率的金属触点堆叠物 Pending CN116888709A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163154589P 2021-02-26 2021-02-26
US63/154,589 2021-02-26
US17/335,241 US20220277961A1 (en) 2021-02-26 2021-06-01 Low Resistivity Metal Contact Stack
US17/335,241 2021-06-01
PCT/US2022/017912 WO2022182994A1 (en) 2021-02-26 2022-02-25 Low resistivity metal contact stack

Publications (1)

Publication Number Publication Date
CN116888709A true CN116888709A (zh) 2023-10-13

Family

ID=83006541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016686.6A Pending CN116888709A (zh) 2021-02-26 2022-02-25 低电阻率的金属触点堆叠物

Country Status (6)

Country Link
US (3) US11587936B2 (zh)
JP (1) JP2024508786A (zh)
KR (2) KR20230146652A (zh)
CN (1) CN116888709A (zh)
TW (2) TW202249252A (zh)
WO (2) WO2022182994A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587936B2 (en) 2021-02-26 2023-02-21 Applied Materials, Inc. Low resistivity DRAM buried word line stack

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
CN102130234A (zh) 2005-10-29 2011-07-20 三星电子株式会社 半导体器件的制造方法
KR20130103942A (ko) 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
CN109037217B (zh) 2017-06-09 2021-05-18 华邦电子股份有限公司 存储器装置
TWI741007B (zh) 2017-08-16 2021-10-01 聯華電子股份有限公司 內連線結構的製造方法
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
WO2019213338A1 (en) 2018-05-04 2019-11-07 Applied Materials, Inc. Deposition of metal films
US10833087B2 (en) 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
CN110875391A (zh) 2018-09-03 2020-03-10 长鑫存储技术有限公司 晶体管及其形成方法、集成电路存储器
WO2020106649A1 (en) 2018-11-19 2020-05-28 Lam Research Corporation Molybdenum templates for tungsten
US10790287B2 (en) 2018-11-29 2020-09-29 Applied Materials, Inc. Reducing gate induced drain leakage in DRAM wordline
US11043454B2 (en) 2019-01-17 2021-06-22 Samsung Electronics Co., Ltd. Low resistivity interconnects with doped barrier layer for integrated circuits
US11171141B2 (en) 2019-03-04 2021-11-09 Applied Materials, Inc. Gap fill methods of forming buried word lines in DRAM without forming bottom voids
CN113557320A (zh) 2019-03-11 2021-10-26 朗姆研究公司 用于沉积含钼膜的前体
US11587936B2 (en) 2021-02-26 2023-02-21 Applied Materials, Inc. Low resistivity DRAM buried word line stack

Also Published As

Publication number Publication date
US20230141748A1 (en) 2023-05-11
KR20230149313A (ko) 2023-10-26
US12022650B2 (en) 2024-06-25
TW202249252A (zh) 2022-12-16
US20220278108A1 (en) 2022-09-01
TW202240694A (zh) 2022-10-16
JP2024508786A (ja) 2024-02-28
US11587936B2 (en) 2023-02-21
WO2022182926A1 (en) 2022-09-01
KR20230146652A (ko) 2023-10-19
US20220277961A1 (en) 2022-09-01
WO2022182994A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US9842769B2 (en) Method of enabling seamless cobalt gap-fill
US8828866B1 (en) Methods for depositing a tantalum silicon nitride film
TWI821661B (zh) 金屬阻障層之摻雜
KR20220114060A (ko) 금속 막들의 증착
CN116888709A (zh) 低电阻率的金属触点堆叠物
US9373516B2 (en) Method and apparatus for forming gate stack on Si, SiGe or Ge channels
US20220411918A1 (en) Low temperature growth of transition metal chalcogenides
US11908914B2 (en) Methods of forming semiconductor structures
US20230360967A1 (en) Conformal metal dichalcogenides
US20240183033A1 (en) Multi-pulse deposition processes
US20240079241A1 (en) Selective mosi deposition
US20230187282A1 (en) Dual silicide process using ruthenium silicide
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
KR20240115897A (ko) 규화루테늄을 사용한 이중 실리사이드 프로세스
TW202328475A (zh) 保形金屬二硫化物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination