JP2024504907A - Ｌｄｏ電源回路及び電力増幅器 - Google Patents

Abstract

本発明は、ＬＤＯ電源回路を提供し、負極入力端子が制御電圧に接続することに用いられ、正極入力端子がＬＤＯ電源回路の入力端子とし、出力端子が第１トランジスタのゲートに接続される演算増幅器と、ソースが電源電圧に接続することに用いられ、ドレインがＬＤＯ電源回路の出力端子とする第１トランジスタと、第１トランジスタのドレインと演算増幅器の正極入力端子との間に接続され、互いに並列接続された第１分岐路及び第２分岐路を備え、第１分岐路は第１帰還係数を形成し、第２分岐路は第２帰還係数を形成し、第１帰還係数と第２帰還係数は異なる抵抗帰還ネットワークと、を備える。本発明は電力増幅器をさらに提供する。従来技術に比べ、本発明のＬＤＯ電源回路及び電力増幅器のスイッチングスペクトル性能がより優れる。【選択図】図１

Description

本発明は、無線通信の技術分野に関し、特にＬＤＯ電源回路及び電力増幅器に関する。

現在、電力増幅器の電力制御方法は電流制御と電圧制御に分けられる。

電流制御技術はベース制御技術とも呼ばれ、閉ループ制御であり、電力増幅器出力段の電流を検出し、この電流を低ドロップアウトリニアレギュレータ（ＬＤＯ：ｌｏｗ ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ）電源回路の帰還端に供給し、制御電圧Ｖｒａｍｐと電圧合成を行った後に、電力増幅器のバイアス電流を調整することにより電力制御を実現するものである。

電圧制御技術はコレクタ制御技術とも呼ばれ、制御電圧ＶｒａｍｐはＬＤＯ電圧を制御し、ＬＤＯ電源回路は電源を電力増幅器に供給する。

関連技術において、制御電圧Ｖｒａｍｐが制御する場合の電力増幅器にとって、電圧制御法であれ電流制御法であれ、制御電圧Ｖｒａｍｐの立ち上がり傾き及び立ち下がり傾きはスイッチングスペクトルに大きく影響し、制御電圧Ｖｒａｍｐの傾きをうまく制御しなければ、スイッチングスペクトルを得ることができない。

そのため、上記問題を解決する新たなＬＤＯ電源回路及び電力増幅器を提供する必要がある。

以上の関連技術の欠点に対し、本発明はスイッチングスペクトル性能に優れるＬＤＯ電源回路及び電力増幅器を提供する。

上記技術的課題を解決するために、第１態様によれば、本発明の実施例は、
負極入力端子が制御電圧に接続することに用いられ、正極入力端子が前記ＬＤＯ電源回路の入力端子とし、出力端子が第１トランジスタのゲートに接続される演算増幅器と、
ソースが電源電圧に接続することに用いられ、ドレインが前記ＬＤＯ電源回路の出力端子とする前記第１トランジスタと、
前記第１トランジスタのドレインと前記演算増幅器の正極入力端子との間に接続され、互いに並列接続された第１分岐路及び第２分岐路を備え、前記第１分岐路は第１帰還係数を形成し、前記第２分岐路は第２帰還係数を形成し、前記第１帰還係数と前記第２帰還係数は異なる抵抗帰還ネットワークと、を備えるＬＤＯ電源回路を提供する。

好ましくは、前記抵抗帰還ネットワークは、
第１端が前記第１トランジスタのドレインに接続され、第２端が前記演算増幅器の正極入力端子に接続される第１抵抗と、
第１端が前記第１抵抗の第２端に接続され、第２端が接地する第２抵抗と、
第１端が前記第１抵抗の第２端に接続され、第２端が第２トランジスタのドレインに接続される第３抵抗と、
ゲートが前記制御電圧に接続することに用いられ、ソースが接地する前記第２トランジスタと、を備え、
前記第１抵抗と前記第２抵抗は共同で前記第１分岐路を形成し、前記第１抵抗、前記第３抵抗及び前記第２トランジスタは、共同で前記第２分岐路を形成する。

好ましくは、前記第１トランジスタはＰＭＯＳトランジスタであり、前記第２トランジスタはＮＭＯＳトランジスタである。

好ましくは、前記ＬＤＯ電源回路は、第１端が前記第１トランジスタのドレインに接続され、第２端が接地する電圧安定化コンデンサをさらに備える。

第２態様によれば、本発明の実施例は、バイアス回路と、順次接続された入力ポート、入力整合回路、電力増幅ユニット、出力整合回路及び出力ポートと、を備え、前記バイアス回路の出力端子が前記電力増幅ユニットの入力端子に接続される電力増幅器であって、本発明に係る上記ＬＤＯ電源回路をさらに備え、前記ＬＤＯ電源回路の入力端子が前記電力増幅ユニットの入力端子に接続され、前記ＬＤＯ電源回路の出力端子が前記バイアス回路の入力端子に接続されることにより、前記電力増幅ユニットに対する電流帰還制御を形成する電力増幅器をさらに提供する。

好ましくは、前前記電力増幅器は、第１端が前記電源電圧に接続され、第２端が前記電力増幅ユニットの出力端子に接続されるチョークインダクタをさらに備える。

第３態様によれば、本発明の実施例は、バイアス回路と、順次接続された入力ポート、入力整合回路、電力増幅ユニット、出力整合回路及び出力ポートと、を備え、前記バイアス回路の出力端子が前記電力増幅ユニットの入力端子に接続され、前記バイアス回路の入力端子が前記電源電圧に接続される電力増幅器であって、本発明に係る上記ＬＤＯ電源回路をさらに備え、前記ＬＤＯ電源回路の出力端子が前記電力増幅ユニットの出力端子に接続されることにより、前記電力増幅ユニットに対する電圧帰還制御を形成する電力増幅器をさらに提供する。

好ましくは、前記電力増幅器はチョークインダクタをさらに備え、前記ＬＤＯ電源回路の出力端子が前記チョークインダクタに直列接続されて前記電力増幅ユニットの出力端子に接続される。

好ましくは、前記電力増幅ユニットは複数のＮＭＯＳを並列接続してなる。

好ましくは、前記電力増幅ユニットは１つのＮ型電力増幅トライオードで形成される。

従来技術に比べ、本発明のＬＤＯ電源回路及び電力増幅器では、ＬＤＯ電源回路において抵抗帰還ネットワークを前記第１トランジスタのドレインと前記演算増幅器の正極入力端子との間に接続し、前記抵抗帰還ネットワークは互いに並列に接続された第１分岐路及び第２分岐路を備え、前記第１分岐路は第１帰還係数を形成し、前記第２分岐路は第２帰還係数を形成し、前記第１帰還係数と前記第２帰還係数は異なり、２種の異なる帰還係数を組み合わせる方式を採用することにより、ＬＤＯ電源回路の出力電圧ＶＬＤＯの立ち上がり傾きをさらに改善し、これにより該ＬＤＯ電源回路を用いた電力増幅器のスイッチングスペクトル性能が効果的に向上する。

以下、図面を参照して本発明を詳細に説明する。本発明の上記又は他の態様の内容は、以下の図面を参照して詳細に説明することにより、より明確で理解しやすいものとなる。

本発明の実施例に係るＬＤＯ電源回路の回路図である。 本発明の実施例１に係る電力増幅器の一例の回路図である。 本発明の実施例１に係る電力増幅器の別の回路図である。 本発明の実施例１に係る電力増幅器の電力出力シミュレーション図である。 本発明の実施例２に係る電力増幅器の一例の回路図である。 本発明の実施例２に係る電力増幅器の別の回路図である。

以下に、図面を参照して本発明の具体的な実施形態を詳細に説明する。

明細書に開示された実施形態／実施例は本発明の特定の具体的な実施形態であり、本発明の構想を説明するためのものであり、いずれも説明的かつ例示的なものであり、本発明の実施形態及び本発明の範囲を制限するものではない。明細書に記載されている実施例を除き、当業者であれば、本願の特許請求の範囲及び明細書に開示された内容に基づいて自明な他の技術的解決手段を採用することもでき、これらの技術的解決手段には、本明細書に記載された実施例の如何なる自明な置換及び修正を行う技術的解決手段を採用することも含まれ、いずれも本発明の特許範囲内に含まれる。

以下の各実施例の説明は、添付の図面を参照して本発明の実施可能な特定の実施例を例示することに用いられる。本発明に言及される方向用語、例えば上、下、前、後、左、右、内、外、側面等は、図面を参照する方向に過ぎない。そのため、使用される方向用語は本発明を説明及び理解するためのものであり、本発明を限定するものではない。

図１は、本発明の実施例に係るＬＤＯ電源回路の回路図である。本発明は、演算増幅器ＯＰと、第１トランジスタＰ１と、抵抗帰還ネットワーク１０とを備えるＬＤＯ電源回路１００を提供する。

前記演算増幅器ＯＰは、負極入力端子が制御電圧Ｖｒａｍｐに接続することに用いられ、正極入力端子が前記ＬＤＯ電源回路１００の入力端子とし、出力端子が前記第１トランジスタＰ１のゲートに接続される。

前記第１トランジスタＰ１は、ソースが電源電圧ＶＢＡＴに接続することに用いられ、ドレインが前記ＬＤＯ電源回路１００の出力端子とし、出力電圧Ｖ_ＬＤＯを生成することに用いられる。

前記抵抗帰還ネットワーク１０は、前記第１トランジスタＰ１のドレインと前記演算増幅器ＯＰの正極入力端子との間に接続される。前記抵抗帰還ネットワーク１０は、互いに並列接続された第１分岐路１０１及び第２分岐路１０２を備え、前記第１分岐路１０１は第１帰還係数を形成し、前記第２分岐路１０２は第２帰還係数を形成し、前記第１帰還係数と前記第２帰還係数は異なる。このように、上記回路構造の設計により、２種の異なる帰還係数を組み合わせる方式を採用し、ＬＤＯ電源回路１００の出力電圧Ｖ_ＬＤＯの立ち上がり傾きをさらに改善し、これにより該ＬＤＯ電源回路１００を用いた電力増幅器のスイッチングスペクトル性能が効果的に向上する。

具体的には、本実施形態では、前記抵抗帰還ネットワーク１０は、第１抵抗Ｒ４と、第２抵抗Ｒ５と、第３抵抗Ｒ６と、第２トランジスタＮ０とを備える。

前記第１抵抗Ｒ４は、第１端が前記第１トランジスタＰ１のドレインに接続され、第２端が前記演算増幅器ＯＰの正極入力端子に接続される。

前記第２抵抗Ｒ５は、第１端が前記第１抵抗Ｒ４の第２端に接続され、第２端が接地する。

前記第３抵抗Ｒ６は、第１端が前記第１抵抗Ｒ４の第２端に接続され、第２端が前記第２トランジスタＮ０のドレインに接続される。

前記第２トランジスタＮ０は、ゲートが前記制御電圧Ｖｒａｍｐに接続することに用いられ、ソースが接地する。

前記第１抵抗Ｒ４と前記第２抵抗Ｒ５は共同で前記第１分岐路１０１を形成し、すなわち前記第１抵抗Ｒ４と前記第２抵抗Ｒ５は第１帰還係数を形成する。前記第１抵抗Ｒ４、前記第３抵抗Ｒ６及び前記第２トランジスタＮ０は共同で前記第２分岐路１０２を形成し、すなわち前記第１抵抗Ｒ４、前記第３抵抗Ｒ６及び前記第２トランジスタＮ０は共同で第２帰還係数を形成する。

本実施形態では、前記第１トランジスタＰ１はＰＭＯＳトランジスタであり、前記第２トランジスタＮ０はＮＭＯＳトランジスタである。

より好ましくは、前記ＬＤＯ電源回路１００は電圧安定化コンデンサＣ３をさらに備え、前記電圧安定化コンデンサＣ３は、第１端が前記第１トランジスタＰ１のドレインに接続され、第２端が接地し、前記ＬＤＯ電源回路１００の出力端子から発生した出力電圧Ｖ_ＬＤＯの電圧安定化コンデンサとする。

以下に、いくつかの上記ＬＤＯ電源回路１００を用いた電力増幅器の実施例を提供して詳細に説明する。

図２は、本発明の実施例１に係る電力増幅器の回路図１である。本発明の電力増幅器２００は、バイアス回路２０１と、順次接続された入力ポートＲＦ＿ＩＮ、入力整合回路２０２、電力増幅ユニット２０３、出力整合回路２０４及び出力ポートＲＦ＿ＯＵＴと、本発明に係る上記ＬＤＯ電源回路１００とを備える。もちろん、入力ポートＲＦ＿ＩＮと入力整合回路２０２との間に直列接続された駆動段増幅ユニット２０５をさらに含んでもよい。

前記バイアス回路２０１の出力端子が前記電力増幅ユニット２０３の入力端子に接続される。前記ＬＤＯ電源回路１００の入力端子が前記電力増幅ユニット２０３の入力端子に接続され、前記ＬＤＯ電源回路１００の出力端子が前記バイアス回路２０１の入力端子に接続されることにより、前記電力増幅ユニット２０３に対する電流帰還制御を形成する。

具体的には、本実施形態では、入力整合回路２０２は第２コンデンサＣ４である。

電力増幅ユニット２０３は、複数のＮＭＯＳを並列接続してなり、具体的には、順次接続された第３トランジスタＮ２、第４トランジスタＮ３及び第５トランジスタＮ４を備える。第３トランジスタＮ２は、ゲートが電力増幅ユニット２０３の入力端子とし、ソースが接地し、ドレインが第４トランジスタＮ３のソースに接続され、第４トランジスタＮ３は、ゲートが第１定電圧源ＶＧ３に接続され、ドレインが第５トランジスタＮ４のソースに接続され、第５トランジスタＮ４は、ゲートが第２定電圧源ＶＧ４に接続され、ドレインが電力増幅ユニット２０３の出力端子とする。

駆動段増幅ユニット２０５は、順次接続された第１駆動増幅器ＡＭＰ１及び第２駆動増幅器ＡＰＭ２である。

より好ましくは、前記電力増幅器２００はチョークインダクタＬ１をさらに備え、前記チョークインダクタＬ１は、第１端が前記電源電圧ＶＢＡＴに接続され、第２端が前記電力増幅ユニット２０３の出力端子に接続される。

制御電圧Ｖｒａｍｐの電圧が低い場合、ＬＤＯ電源回路１００の出力電圧ＶＬＤＯと制御電圧Ｖｒａｍｐの比例関係は以下のとおりである。

式中、Ｉ_ｆｂが前記ＬＤＯ電源回路１００の出力端子から出力される帰還電流であり、
制御電圧Ｖｒａｍｐの電圧が第２トランジスタＮ０をオンにできるほど上昇すると、出力電圧ＶＬＤＯの帰還率は以下のとおりである。

一般には、Ｒ_５＞Ｒ_６+Ｒ_ｎを選択し、ここで、Ｒ_ｎは第２トランジスタＮ０の自体の抵抗であり、以上の式は以下のように簡略化されてもよい。

制御電圧Ｖｒａｍｐの電圧が非常に高く上昇し、１Ｖ以上である場合、第２トランジスタＮ０の抵抗が非常に小さくなり、Ｒｎを無視でき、出力電圧Ｖ_ＬＤＯの帰還率が以下のとおりである。

抵抗Ｒ_５＞Ｒ_６+Ｒ_ｎ＞Ｒ_６を選択すると、制御電圧Ｖｒａｍｐが上昇するに伴い、出力電圧Ｖ_ＬＤＯの割合も高くなる。スイッチングスペクトル最適化の原理は、制御電圧Ｖｒａｍｐの電圧が低い場合、内部回路は電圧が低い状態であり、この場合、良好なスイッチングスペクトル性能を得るのに出力電圧Ｖ_ＬＤＯの電圧値及び傾きが小さくなければならないことである。

当然のことながら、本実施形態では、電力増幅器の電力増幅ユニットは１つのＮ型電力増幅トライオードＱ２で形成されてもよい。図３は、本発明の実施例１に係る電力増幅器の回路図２である。図３に示される電力増幅器は、図２に示される電力増幅器とほぼ同じであり、上記電力増幅ユニットの構造が異なる以外、その原理は同じであり、ここでは説明を省略する。

図４は、本発明の電力増幅器の電力出力シミュレーションの図である。シミュレーションにより、従来技術において単一の帰還システムのみを使用し、すなわち第２トランジスタＮ０及び第３抵抗Ｒ６の回路を使用しない場合にその電力出力波形は波形１の曲線に示され、出力電圧Ｖ_ＬＤＯの電圧が最高で１.６Ｖに達することが分かった。

本実施例における新しい電力増幅器は、２種の帰還係数の組み合わせを採用するものであり、第２トランジスタ及び第３抵抗Ｒ６を使用した回路よりも後にも、電力出力波形として、波形２の曲線に示すように、出力電圧Ｖ_ＬＤＯの波形が最高で２.２Ｖになる。出力電圧Ｖ_ＬＤＯが高いほど、電力増幅器はより高い電力出力を提供できることを意味する。

また、制御電圧Ｖｒａｍｐが低い場合に、波形１と波形２はほぼ重なり合い、同じ傾きに達する。そのため、制御電圧Ｖｒａｍｐが低い場合に波形２は緩やかな立ち上がり曲線であり、スイッチングスペクトルが保証され、制御電圧Ｖｒａｍｐの電圧が高い場合に、出力電圧Ｖ_ＬＤＯの出力をより高くすることができ、さらに電力増幅器の出力電力を保証する。

そのため、従来技術に比べて、本発明では、２種の帰還係数の組み合わせを採用し、すなわち第２トランジスタＮ０と第３抵抗Ｒ６の分岐路を追加することにより、スイッチングスペクトルを保証しながら、より高い出力電力を得る。

図５は、本発明の実施例２に係る電力増幅器の回路図１である。本実施例において、前記電力増幅器の回路構成は実施例１と基本的に同じであり、相違点はＬＤＯ電源回路１００の制御方式にあり、すなわち電力増幅器に接続される接続方式が異なり、具体的には、以下のとおりである。

電力増幅器４００は、バイアス回路４０１と、順次接続された入力ポートＲＦ＿ＩＮ、入力整合回路４０２、電力増幅ユニット４０３、出力整合回路４０４及び出力ポートＲＦ＿ＯＵＴと、本発明に係る上記ＬＤＯ電源回路１００とを備える。もちろん、入力ポートＲＦ＿ＩＮと入力整合回路４０２との間に直列接続される駆動段増幅ユニット４０５をさらに含んでもよい。

前記バイアス回路４０１は、出力端子が前記電力増幅ユニット４０３の入力端子に接続され、入力端子が前記電源電圧ＶＢＡＴに接続される。前記ＬＤＯ電源回路１００の出力端子が前記電力増幅ユニット４０３の出力端子に接続されることにより、前記電力増幅ユニット４０３に対する電圧帰還制御を形成する。

本実施形態では、前記電力増幅器４００はチョークインダクタＬ１をさらに備え、前記ＬＤＯ電源回路１００の出力端子が前記チョークインダクタＬ１に直列接続されて前記電力増幅ユニット４０３の出力端子に接続される。

スイッチングスペクトル最適化の原理は以下のとおりである。制御電圧Ｖｒａｍｐの電圧が低い場合に、内部回路状態は電圧が低い状態であり、この場合、良好なスイッチングスペクトル性能を得るには出力電圧Ｖ_ＬＤＯの電圧値及び傾きが小さくなければならない。制御電圧Ｖｒａｍｐの電圧が高い場合に、電源を電力増幅器４００に供給するために、出力電圧Ｖ_ＬＤＯも高くする必要があり、このようにして電力増幅器４００は必要な出力電力に達することができ、制御電圧Ｖｒａｍｐの電圧が高い場合にも、低いＬＤＯ帰還率を採用すれば、出力電圧Ｖ_ＬＤＯが低くなり、電力増幅器４００の出力電力が低くなり、要件を満たさない。本実施形態では、高、中、低比率のＬＤＯは、電力増幅器の出力電力及びスイッチングスペクトルを満たすことができる。

上記区別以外、他のところは実施形態１と同様であり、ここでは説明を省略する。

当然のことながら、本実施形態では、電力増幅器４００の電力増幅ユニット４０３は１つのＮ型電力増幅トライオードＱ２で形成されもよい。図６は、本発明の実施例２に係る電力増幅器の回路図２である。図６に示される電力増幅器は、図７に示される電力増幅器と基本的に同じであり、上記電力増幅ユニットの構造が異なる以外、その原理は同じであり、ここでは説明を省略する。

従来技術に比べ、本発明のＬＤＯ電源回路及び電力増幅器では、ＬＤＯ電源回路において抵抗帰還ネットワークを前記第１トランジスタのドレインと前記演算増幅器の正極入力端子との間に接続し、前記抵抗帰還ネットワークは、互いに並列に接続された第１分岐路及び第２分岐路を備え、前記第１分岐路は第１帰還係数を形成し、前記第２分岐路は第２帰還係数を形成し、前記第１帰還係数と前記第２帰還係数は異なり、２種の異なる帰還係数の組み合わせ方式を採用することにより、ＬＤＯ電源回路の出力電圧Ｖ_ＬＤＯの立ち上がり傾きをさらに改善し、これにより該ＬＤＯ電源回路を用いた電力増幅器のスイッチングスペクトル性能が効果的に向上する。

なお、以上の図面を参照して説明した各実施例は本発明を説明するためのものにすぎず、本発明の範囲を限定するものではなく、当業者であれば、本発明の精神及び範囲から逸脱せずに本発明の修正又は同等置換は、いずれも本発明の範囲内に含まれることを理解すべきである。また、文脈に特に言及しない限り、単数形で出現する語は複数形も含み、逆も同様である。また、特に断らない限り、いずれかの実施例の全部又は一部を他のいずれかの実施例の全部又は一部と組み合わせて使用することができる。

Claims (10)

1. ＬＤＯ電源回路であって、
   負極入力端子が制御電圧に接続することに用いられ、正極入力端子が前記ＬＤＯ電源回路の入力端子とし、出力端子が第１トランジスタのゲートに接続される演算増幅器と、
   ソースが電源電圧に接続することに用いられ、ドレインが前記ＬＤＯ電源回路の出力端子とする前記第１トランジスタと、
   前記第１トランジスタのドレインと前記演算増幅器の正極入力端子との間に接続され、互いに並列接続された第１分岐路及び第２分岐路を備え、前記第１分岐路は第１帰還係数を形成し、前記第２分岐路は第２帰還係数を形成し、前記第１帰還係数と前記第２帰還係数は異なる抵抗帰還ネットワークと、を備えることを特徴とするＬＤＯ電源回路。
2. 前記抵抗帰還ネットワークは、
   第１端が前記第１トランジスタのドレインに接続され、第２端が前記演算増幅器の正極入力端子に接続される第１抵抗と、
   第１端が前記第１抵抗の第２端に接続され、第２端が接地する第２抵抗と、
   第１端が前記第１抵抗の第２端に接続され、第２端が第２トランジスタのドレインに接続される第３抵抗と、
   ゲートが前記制御電圧に接続することに用いられ、ソースが接地する前記第２トランジスタと、を備え、
   前記第１抵抗と前記第２抵抗は共同で前記第１分岐路を形成し、前記第１抵抗、前記第３抵抗及び前記第２トランジスタは、共同で前記第２分岐路を形成することを特徴とする請求項１に記載のＬＤＯ電源回路。
3. 前記第１トランジスタはＰＭＯＳトランジスタであり、前記第２トランジスタはＮＭＯＳトランジスタであることを特徴とする請求項２に記載のＬＤＯ電源回路。
4. 第１端が前記第１トランジスタのドレインに接続され、第２端が接地する電圧安定化コンデンサをさらに備えることを特徴とする請求項１に記載のＬＤＯ電源回路。
5. バイアス回路と、順次接続された入力ポート、入力整合回路、電力増幅ユニット、出力整合回路及び出力ポートと、を備え、前記バイアス回路の出力端子が前記電力増幅ユニットの入力端子に接続される電力増幅器であって、
   請求項１～４のいずれか１項に記載のＬＤＯ電源回路をさらに備え、前記ＬＤＯ電源回路の入力端子が前記電力増幅ユニットの入力端子に接続され、前記ＬＤＯ電源回路の出力端子が前記バイアス回路の入力端子に接続されることにより、前記電力増幅ユニットに対する電流帰還制御を形成することを特徴とする電力増幅器。
6. 第１端が前記電源電圧に接続され、第２端が前記電力増幅ユニットの出力端子に接続されるチョークインダクタをさらに備えることを特徴とする請求項５に記載の電力増幅器。
7. バイアス回路と、順次接続された入力ポート、入力整合回路、電力増幅ユニット、出力整合回路及び出力ポートと、を備え、前記バイアス回路の出力端子が前記電力増幅ユニットの入力端子に接続され、前記バイアス回路の入力端子が前記電源電圧に接続される電力増幅器であって、請求項１～４のいずれか１項に記載のＬＤＯ電源回路をさらに備え、前記ＬＤＯ電源回路の出力端子が前記電力増幅ユニットの出力端子に接続されることにより、前記電力増幅ユニットに対する電圧帰還制御を形成することを特徴とする電力増幅器。
8. チョークインダクタをさらに備え、前記ＬＤＯ電源回路の出力端子が前記チョークインダクタに直列接続されて前記電力増幅ユニットの出力端子に接続されることを特徴とする請求項７に記載の電力増幅器。
9. 前記電力増幅ユニットは複数のＮＭＯＳを並列接続してなることを特徴とする請求項５～８のいずれか１項に記載の電力増幅器。
10. 前記電力増幅ユニットは１つのＮ型電力増幅トライオードで形成されることを特徴とする請求項５～８のいずれか１項に記載の電力増幅器。