KR20230113790A - Ｌｄｏ 전력 공급 회로 및 전력 증폭기 - Google Patents
Ｌｄｏ 전력 공급 회로 및 전력 증폭기 Download PDFInfo
- Publication number
- KR20230113790A KR20230113790A KR1020237022094A KR20237022094A KR20230113790A KR 20230113790 A KR20230113790 A KR 20230113790A KR 1020237022094 A KR1020237022094 A KR 1020237022094A KR 20237022094 A KR20237022094 A KR 20237022094A KR 20230113790 A KR20230113790 A KR 20230113790A
- Authority
- KR
- South Korea
- Prior art keywords
- power amplifier
- power supply
- transistor
- supply circuit
- output
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000006641 stabilisation Effects 0.000 claims description 6
- 238000011105 stabilization Methods 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 2
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
Abstract
저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로는 연산 증폭기(operational amplifier), 제 1 트랜지스터 및 저항 피드백 네트워크(resistance feedback network)를 포함한다. 상기 연산 증폭기의 음극 입력단(negative electrode input end)은 제어 전압을 연결하도록 구성된다. 상기 연산 증폭기의 양극 입력단은 상기 LDO 전력 공급 회로의 입력단이다. 상기 연산 증폭기의 출력단은 상기 제 1 트랜지스터의 게이트 전극에 연결된다. 상기 제 1 트랜지스터의 소스 전극(source electrode)은 전력 공급 전압을 연결하도록 구성된다. 상기 제 1 트랜지스터의 드레인 전극(drain electrode)은 상기 LDO 전력 공급 회로의 출력단이다. 상기 저항 피드백 네트워크는 상기 제 1 트랜지스터의 드레인 전극과 상기 연산 증폭기의 양극 입력단 사이에 연결된다. 상기 저항 피드백 네트워크는 제 1 브랜치(branch) 및 제 2 브랜치를 포함하고, 상기 제 1 브랜치 및 상기 제 2 브랜치는 병렬로 연결된다. 상기 제 1 브랜치(101)는 제 1 피드백 계수를 형성하고, 상기 제 2 브랜치는 제 2 피드백 계수를 형성하며, 상기 제 1 피드백 계수는 제 2 피드백 계수와 상이하다. 본 개시는 전력 증폭기를 더 제공한다. 종래 기술과 비교하여, 본 개시는 스위칭 스펙트럼 성능이 우수한 전력 공급 회로 및 전력 증폭기를 제공한다.
Description
본 개시는 무선 주파수 통신의 기술 분야에 관한 것으로, 특히 저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로 및 전력 증폭기(power amplifier)에 관한 것이다.
현재, 전력 증폭기의 전력 제어 방법은 전류 제어 방법 및 전압 제어 방법을 포함한다.
베이스 전극 제어 기술(base electrode control technology)로도 알려진 전류 제어 기술은 폐-루프 제어(closed-loop control)이다. 전력 증폭기의 출력단으로부터 출력되는 전류를 검출함으로써, 전력 증폭기의 출력단으로부터 출력되는 전류는 저강하 레귤레이터(LDO) 전력 공급 회로의 피드백 단부(feedback end)에 입력되고, 제어 전압(Vramp)과 결합되어, 전력 증폭기의 바이어스 전류를 조정함으로써 전력 증폭기의 전력 제어가 구현된다.
전압 제어 기술(voltage control technology)은 콜렉터 전극 제어 기술(collector electrode control technology)로도 알려져 있다. 제어 전압(Vramp)은 LDO 전력 공급 회로의 전압을 제어한다. LDO 전력 공급 회로는 전력 증폭기에 전력을 제공한다.
종래 기술에서, 전력 증폭기가 제어 전압(Vramp)에 의해 제어될 때, 전압 제어 방법 또는 전류 제어 방법이 사용되는지 여부에 관계없이, 전력 증폭기의 스위칭 스펙트럼은 제어 전압(Vramp)의 상승 기울기 및 제어 전압(Vramp)의 하강 기울기에 의해 크게 영향을 받으므로, 전력 증폭기의 양호한 스위칭 스펙트럼 성능을 얻기 위해 제어 전압(Vramp)의 기울기가 제어될 필요가 있다.
따라서, 종래 기술에서 상기 문제점을 해결하기 위해 LDO 전력 공급 회로 및 새로운 전력 증폭기를 제공할 필요가 있다.
종래 기술의 상기 기술적 과제에 비추어, 본 개시는 우수한 스위칭 스펙트럼 성능을 갖는 저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로 및 전력 증폭기를 제공한다.
종래 기술의 상기 기술적 과제를 해결하기 위해, 제 1 측면에서, 본 개시의 구현예는 연산 증폭기(operational amplifier), 제 1 트랜지스터 및 저항 피드백 네트워크(resistance feedback network)를 포함하는 LDO 전력 공급 회로를 제공한다.
상기 연산 증폭기의 음극 입력단(negative electrode input end)은 제어 전압을 연결하도록 구성된다. 상기 연산 증폭기의 양극 입력단은 상기 LDO 전력 공급 회로의 입력단이다. 상기 연산 증폭기의 출력단은 상기 제 1 트랜지스터의 게이트 전극(gate electrode)에 연결된다.
상기 제 1 트랜지스터의 소스 전극(source electrode)은 전력 공급 전압을 연결하도록 구성된다. 상기 제 1 트랜지스터의 드레인 전극(drain electrode)은 상기 LDO 전력 공급 회로의 출력단이다.
상기 저항 피드백 네트워크는 상기 제 1 트랜지스터의 드레인 전극과 상기 연산 증폭기의 양극 입력단 사이에 연결된다. 상기 저항 피드백 네트워크는 제 1 브랜치(branch) 및 제 2 브랜치를 포함한다. 상기 제 1 브랜치 및 상기 제 2 브랜치는 병렬로 연결된다. 상기 제 1 브랜치는 제 1 피드백 계수(feedback coefficient)를 형성하고, 상기 제 2 브랜치는 제 2 피드백 계수를 형성하며, 상기 제 1 피드백 계수는 제 2 피드백 계수와 상이하다.
선택적으로, 상기 저항 피드백 네트워크는 제 1 저항, 제 2 저항, 제 3 저항 및 제 2 트랜지스터를 포함한다.
상기 제 1 저항의 제 1 단부(first end)는 상기 제 1 트랜지스터의 드레인 전극에 연결된다. 상기 제 1 저항의 제 2 단부는 상기 연산 증폭기의 양극 입력단에 연결된다.
상기 제 2 저항의 제 1 단부는 상기 제 1 저항의 제 2 단부에 연결된다. 상기 제 2 저항의 제 2 단부는 접지된다.
상기 제 3 저항의 제 1 단부는 상기 제 1 저항의 제 2 단부에 연결된다. 상기 제 3 저항의 제 2 단부는 상기 제 2 트랜지스터의 드레인 전극에 연결된다.
상기 제 2 트랜지스터의 게이트 전극은 상기 제어 전압을 연결하도록 구성된다. 상기 제 2 트랜지스터의 소스 전극은 접지된다.
상기 제 1 저항 및 상기 제 2 저항은 상기 제 1 브랜치를 공동으로(jointly) 형성한다. 상기 제 1 저항, 상기 제 3 저항 및 상기 제 2 트랜지스터는 상기 제 2 브랜치를 공동으로 형성한다.
선택적으로, 상기 제 1 트랜지스터는 양성 채널 금속 산화물 반도체(positive channel metal oxide semiconductor; PMOS) 트랜지스터이고, 상기 제 2 트랜지스터는 N-금속-산화물-반도체(N-Metal-Oxide-Semiconductor; NMOS) 트랜지스터이다.
선택적으로, 상기 LDO 전력 공급 회로는 전압 안정화 커패시터(voltage stabilizing capacitor)를 더 포함한다. 상기 전압 안정화 커패시터의 제 1 단부는 상기 제 1 트랜지스터의 드레인 전극에 연결된다. 상기 전압 안정화 커패시터의 제 2 단부는 접지된다.
제 2 측면에서, 본 개시의 구현예는 바이어스 회로(bias circuit), 상기 전력 증폭기의 입력단, 입력 정합 회로(input matching circuit), 전력 증폭기 유닛(power amplifier unit), 출력 정합 회로(output matching circuit) 및 상기 전력 증폭기의 출력단을 포함하는 전력 증폭기를 더 제공한다. 상기 전력 증폭기의 입력단, 상기 입력 정합 회로, 상기 전력 증폭기 유닛, 상기 출력 정합 회로 및 상기 전력 증폭기의 출력단은 순차적으로(in sequence) 연결된다. 상기 바이어스 회로의 출력단은 상기 전력 증폭기 유닛의 입력단에 연결된다. 상기 전력 증폭기는 본 개시에 의해 제공되는 LDO 전력 공급 회로를 더 포함한다. 상기 LDO 전력 공급 회로의 입력단은 상기 전력 증폭기 유닛의 입력단에 연결된다. 상기 LDO 전력 공급 회로의 출력단은 상기 바이어스 회로의 입력단에 연결되어 상기 전력 증폭기 유닛의 전류 피드백 제어를 형성한다.
선택적으로, 상기 전력 증폭기는 초크 인덕터(choke inductor)를 더 포함한다. 상기 초크 인덕터의 제 1 단부는 상기 전력 공급 전압에 연결된다. 상기 초크 인덕터의 제 2 단부는 상기 전력 증폭기 유닛의 출력단에 연결된다.
제 3 측면에서, 본 개시의 구현예는 바이어스 회로, 상기 전력 증폭기의 입력단, 입력 정합 회로, 전력 증폭기 유닛, 출력 정합 회로, 및 상기 전력 증폭기의 출력단을 포함하는 전력 증폭기를 더 제공한다. 상기 전력 증폭기의 입력단, 상기 입력 정합 회로, 상기 전력 증폭기 유닛, 상기 출력 정합 회로, 및 상기 전력 증폭기의 출력단은 순차적으로 연결된다. 상기 바이어스 회로의 출력단은 상기 전력 증폭기 유닛의 입력단에 연결된다. 상기 바이어스 회로의 입력단은 상기 전력 공급 전압에 연결된다. 상기 전력 증폭기는 본 개시에 의해 제공되는 상기 LDO 전력 공급 회로를 더 포함한다. 상기 LDO 전력 공급 회로의 출력단은 상기 전력 증폭기 유닛의 출력단에 연결되어 상기 전력 증폭기 유닛의 전압 피드백 제어를 형성한다.
선택적으로, 상기 전력 증폭기는 상기 초크 인덕터를 더 포함한다. 상기 LDO 전력 공급 회로의 출력단은 상기 초크 인덕터와 직렬로 연결되고, 상기 LDO 전력 공급 회로의 출력단은 상기 전력 증폭기 유닛의 출력단에 연결된다.
선택적으로, 복수의 N-금속-산화물-반도체(N-Metal-Oxide-Semiconductor; NMOS) 트랜지스터는 병렬로 연결되어 상기 전력 증폭기 유닛을 형성한다.
선택적으로, 상기 전력 증폭기 유닛은 N-형 전력 증폭기 트리오드(N-type power amplifier triode)이다.
종래 기술과 비교하여, 본 개시는 LDO 전력 공급 회로 및 전력 증폭기를 제공하며, 상기 LDO 전력 공급 회로에서 저항 피드백 네트워크는 제 1 트랜지스터의 드레인 전극과 연산 증폭기의 양극 입력단 사이에 연결된다. 상기 저항 피드백 네트워크는 제 1 브랜치 및 제 2 브랜치를 포함하고, 상기 제 1 브랜치 및 상기 제 2 브랜치는 병렬로 연결된다. 상기 제 1 브랜치는 제 1 피드백 계수를 형성한다. 상기 제 2 브랜치는 제 2 피드백 계수를 형성한다. 상기 제 1 피드백 계수는 상기 제 2 피드백 계수와 상이하다. 2개의 상이한 피드백 계수들의 조합을 채택함으로써, 상기 LDO 전력 공급 회로의 출력 전압의 상승 기울기가 개선됨으로써, 상기 LDO 전력 공급 회로를 적용하는 상기 전력 증폭기의 스위칭 스펙트럼 성능이 효과적으로 개선된다.
이하, 첨부된 도면을 참조하여 본 개시를 상세히 설명한다. 본 개시의 상기 또는 다른 측면은 첨부된 도면의 상세한 설명을 참조하면 보다 명확하고 용이하게 이해될 수 있을 것이다. 도면에서:
도 1은 본 개시의 한 구현예에 따른 저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로의 회로도이다.
도 2는 본 개시의 제 1 구현예에 따른 전력 증폭기의 회로도이다.
도 3은 본 개시의 제 1 구현예에 따른 전력 증폭기의 다른 회로도이다.
도 4는 본 개시의 제 1 구현예에 따른 전력 증폭기의 전력 출력 시뮬레이션 도이다.
도 5는 본 개시의 제 2 구현예에 따른 전력 증폭기의 회로도이다.
도 6은 본 개시의 제 2 구현예에 따른 전력 증폭기의 다른 회로도이다.
도 1은 본 개시의 한 구현예에 따른 저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로의 회로도이다.
도 2는 본 개시의 제 1 구현예에 따른 전력 증폭기의 회로도이다.
도 3은 본 개시의 제 1 구현예에 따른 전력 증폭기의 다른 회로도이다.
도 4는 본 개시의 제 1 구현예에 따른 전력 증폭기의 전력 출력 시뮬레이션 도이다.
도 5는 본 개시의 제 2 구현예에 따른 전력 증폭기의 회로도이다.
도 6은 본 개시의 제 2 구현예에 따른 전력 증폭기의 다른 회로도이다.
이하, 첨부된 도면을 참조하여 본 개시의 구현예를 더욱 상세히 설명한다.
본원에서 설명되는 특정 구현예는 본 개시의 개념이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 개시를 보다 완전하게 설명하기 위해서 제공되는 것이며, 본원에 기재된 구현예 및 본 개시의 보호 범위를 한정하는 것으로 해석되어서는 안 된다. 본원에서 설명되는 구현예를 제외하고, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자는 본원에 개시된 청구항 및 상세한 설명에 기초하여 다른 명백한 기술적 해결책을 채용할 수 있으며, 이러한 기술적 해결책은 본원에서 설명되는 구현예를 채용하는 임의의 명백한 대체 및 수정 기술적 해결책을 포함하며, 이러한 모든 기술적 해결책은 본 개시의 보호 범위에 속한다.
이하, 첨부된 도면을 참조하여 본 개시에 따른 바람직한 구현예를 상세히 설명한다. 본원에서 언급되는 방향성 용어, 예를 들어 상, 하, 전, 후, 좌, 우, 안, 밖 및 측면 등은 단지 첨부된 도면을 참조한 방향이다. 따라서, 본원에서 사용되는 방향성 용어는 본 개시를 예시하고 이해하기 위해서 사용되는 것일 뿐, 본 개시를 한정하려는 의도가 아니다.
도 1은 본 개시의 한 구현예에 따른 저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로의 회로도로서, 본 개시는 연산 증폭기(OP), 제 1 트랜지스터(P1) 및 저항 피드백 네트워크(10)를 포함하는 LDO 전력 공급 회로(100)를 제공한다.
연산 증폭기(OP)의 음극 입력단은 제어 전압(Vramp)을 연결하도록 구성된다. 연산 증폭기(OP)의 양극 입력단은 LDO 전력 공급 회로(100)의 입력단이다. 연산 증폭기(OP)의 출력단은 제 1 트랜지스터(P1)의 게이트 전극에 연결된다.
제 1 트랜지스터(P1)의 소스 전극은 전력 공급 전압(VBAT)을 연결하도록 구성된다. 제 1 트랜지스터(P1)의 드레인 전극은 LDO 전력 공급 회로(100)의 출력 전압()을 생성하도록 구성된 LDO 전력 공급 회로(100)의 출력단이다.
저항 피드백 네트워크(10)는 제 1 트랜지스터(P1)의 드레인 전극과 연산 증폭기(OP)의 양극 입력단 사이에 연결된다. 저항 피드백 네트워크(10)는 제 1 브랜치(101) 및 제 2 브랜치(102)를 포함하고, 제 1 브랜치(101) 및 제 2 브랜치(102)는 병렬로 연결된다. 제 1 브랜치(101)는 제 1 피드백 계수를 형성한다. 제 2 브랜치(102)는 제 2 피드백 계수를 형성한다. 제 1 피드백 계수는 제 2 피드백 계수와 다르다. 전술한 회로 구조의 설계 및 2개의 서로 다른 피드백 계수의 조합을 채택함으로써, LDO 전력 공급 회로(100)의 출력 전압의 상승 기울기가 향상됨으로써, LDO 전력 공급 회로(100)를 적용하는 전력 증폭기의 스위칭 스펙트럼 성능이 효과적으로 향상된다.
구체적으로, 본 구현예에서, 저항 피드백 네트워크(10)는 제 1 저항(R4), 제 2 저항(R5), 제 3 저항(R6) 및 제 2 트랜지스터(N0)를 포함한다.
제 1 저항(R4)의 제 1 단부는 제 1 트랜지스터(P1)의 드레인 전극에 연결된다. 제 1 저항(R4)의 제 2 단부는 연산 증폭기(OP)의 양극 입력단에 연결된다.
제 2 저항(R5)의 제 1 단부는 제 1 저항(R4)의 제 2 단부에 연결된다. 제 2 저항(R5)의 제 2 단부는 접지된다.
제 3 저항(R6)의 제 1 단부는 제 1 저항(R4)의 제 2 단부에 연결된다. 제 3 저항(R6)의 제 2 단부는 제 2 트랜지스터(N0)의 드레인 전극에 연결된다.
제 2 트랜지스터(N0)의 게이트 전극은 제어 전압(Vramp)을 연결하도록 구성된다. 제 2 트랜지스터(N0)의 소스 전극은 접지된다.
제 1 저항(R4)과 제 2 저항(R5)은 제 1 브랜치(101)를 함께 형성하고, 즉, 제 1 저항(R4)과 제 2 저항(R5)은 제 1 피드백 계수를 함께 형성한다. 제 1 저항(R4), 제 3 저항(R6), 및 제 2 트랜지스터(N0)는 제 2 브랜치(102)를 함께 형성하고, 즉, 제 1 저항(R4), 제 3 저항(R6), 및 제 2 트랜지스터(N0)는 제 2 피드백 계수를 함께 형성한다.
본 구현예에서, 제 1 트랜지스터(P1)는 양성 채널 금속 산화물 반도체(positive channel metal oxide semiconductor; PMOS) 트랜지스터이고, 상기 제 2 트랜지스터는 N-금속-산화물-반도체(N-Metal-Oxide-Semiconductor; NMOS) 트랜지스터이다.
선택적으로, LDO 전력 공급 회로(100)는 전압 안정화 커패시터(C3)를 더 포함한다. 전압 안정화 커패시터(C3)의 제 1 단부는 제 1 트랜지스터(P1)의 드레인 전극에 연결된다. 전압 안정화 커패시터(C3)의 제 2 단부는 접지된다. 전압 안정화 커패시터(C3)는 LDO 전력 공급 회로(100)의 출력단으로부터 출력되는 LDO 전력 공급 회로(100)의 출력 전압을 위한 전압 안정화 커패시터이다.
전술한 LDO 전력 공급 회로(100)를 적용하는 전력 증폭기의 일부 구현예는 상세한 설명에 대해 이하에서 제공된다:
구현예 1
본 개시의 제 1 구현예에 따른 전력 증폭기의 회로도인 도 2를 참조하면, 본 개시는 바이어스 회로(201), 전력 증폭기(200)의 입력단(RF_IN), 입력 정합 회로(202), 전력 증폭기 유닛(203), 출력 정합 회로(204), 전력 증폭기(200)의 출력단(RF_OUT), 및 본 개시에 의해 제공되는 LDO 전력 공급 회로(100)를 포함하는 전력 증폭기(200)를 제공한다. 전력 증폭기(200)의 입력단(RF_IN), 입력 정합 회로(202), 전력 증폭기 유닛(203), 출력 정합 회로(204), 및 전력 증폭기(200)의 출력단(RF_OUT)은 순차적으로 연결된다. 전력 증폭기(200)는 드라이버 증폭기 유닛(driver amplifier unit)(205)을 더 포함하고, 드라이버 증폭기 유닛(205)은 전력 증폭기(200)의 입력단(RF_IN)과 입력 정합 회로(202) 사이에 연결된다. 전력 증폭기(200)의 입력 포트(RF_IN), 드라이버 증폭기 유닛(205), 및 입력 정합 회로(202)는 직렬로 연결된다.
바이어스 회로(201)의 출력단은 전력 증폭기 유닛(203)의 입력단에 연결된다. LDO 전력 공급 회로(100)의 입력단은 전력 증폭기 유닛(203)의 입력단에 연결된다. LDO 전력 공급 회로(100)의 출력단은 바이어스 회로(201)의 입력단에 연결되어 전력 증폭기 유닛(203)의 피드백 전류를 제어한다.
구체적으로, 본 개시의 구현예에서, 입력 정합 회로(202)는 제 2 커패시터(C4)이다.
복수의 NMOS 트랜지스터는 병렬로 연결되어 전력 증폭기 유닛(203)을 형성한다. 구체적으로, 복수의 NMOS 트랜지스터는 제 3 트랜지스터(N2), 제 4 트랜지스터(N3), 및 제 5 트랜지스터(N4)를 포함하고, 이들은 순차적으로 연결된다. 제 3 트랜지스터(N2)의 게이트 전극은 전력 증폭기 유닛(203)의 입력단이다. 제 3 트랜지스터(N2)의 소스 전극은 접지된다. 제 3 트랜지스터(N2)의 드레인 전극은 제 4 트랜지스터(N3)의 소스 전극에 연결된다. 제 4 트랜지스터(N3)의 게이트 전극은 제 1 안정화된 전압 공급부(VG3)에 연결된다. 제 4 트랜지스터(N3)의 드레인 전극은 제 5 트랜지스터(N4)의 소스 전극에 연결된다. 제 5 트랜지스터(N4)의 게이트 전극은 제 2 안정화된 전압 공급부(VG4)에 연결된다. 제 5 트랜지스터(N4)의 드레인 전극은 전력 증폭기 유닛(203)의 출력단이다.
구동 증폭기 유닛(205)은 제 1 구동 증폭기(AMP1) 및 제 2 구동 증폭기(AMP2)를 포함한다. 제 1 구동 증폭기(AMP1) 및 제 2 구동 증폭기(AMP2)는 순차적으로 연결된다.
선택적으로, 전력 증폭기(200)는 초크 인덕터(L1)를 더 포함한다. 초크 인덕터(L1)의 제 1 단부는 전력 공급 전압(VBAT)에 연결된다. 초크 인덕터(L1)의 제 2 단부는 전력 증폭기 유닛(203)의 출력단에 연결된다.
제어 전압(Vramp)이 낮을 때, LDO 전력 공급 회로(100)의 출력 전압()과 제어 전압(Vramp) 사이의 비례 관계는 다음과 같다:
상기 식에서, 는 전력 공급 회로(100)의 출력단에 출력되는 피드백 전류이다.
제어 전압(Vramp)이 상승하여 제 2 트랜지스터(N0)를 턴 온(turn on)할 때, LDO 전력 공급 회로(100)의 출력 전압()의 피드백 비율은 다음과 같다:
일반적으로, 저항들은 식 를 만족하되, 상기 은 제 2 트랜지스터(N0)의 저항이며, 상기 식은 다음과 같이 단순화될 수 있다:
제어 전압(Vramp)이 1 V 이상으로 크게 상승할 때, 제 2 트랜지스터(N0)의 저항은 작고, 은 무시될 수 있다. LDO 전력 공급 회로(100)의 출력 전압()의 피드백 비율은 다음과 같다:
저항은 식 을 만족한다. 따라서, 제어 전압(Vramp)이 낮은 전압에서 높은 전압으로 상승함에 따라, LDO 전력 공급 회로(100)의 출력 전압()의 피드백 비율은 점차 증가한다. 전력 증폭기의 스위칭 스펙트럼을 최적화하는 원리는 다음과 같다: 제어 전압(Vramp)이 낮을 때, 내부 회로는 저전압 상태에 있고, 전력 증폭기의 양호한 스위칭 스펙트럼 성능을 얻기 위해서는 LDO 전력 공급 회로(100)의 출력 전압()의 전압 값 및 기울기가 작아야 한다.
본 개시의 구현예에서, 전력 증폭기의 전력 증폭 유닛은 N-형 전력 증폭기 트리오드(Q2)이다. 본 개시의 제 1 구현예에 따른 전력 증폭기의 다른 회로도인 도 3에 도시된 바와 같이, 도 3에 도시된 전력 증폭기는, 기본적으로 전술한 전력 증폭 유닛의 구조가 상이하고, 그 원리가 동일하다는 것을 제외하고는, 도 2에 도시된 전력 증폭기와 동일하며, 세부 사항은 여기서 다시 기술되지는 않는다.
도 4에 도시된 바와 같이, 도 4는 본 개시의 제 1 구현예에 따른 전력 증폭기의 전력 출력 시뮬레이션도이다. 시뮬레이션을 통해, 종래 기술의 전력 증폭기는 단일 피드백 계수만을 사용하며, 즉, 전력 증폭기는 제 2 트랜지스터(N0) 및 제 3 저항(R6)의 회로를 사용하지 않으며, 전력 증폭기의 전력 출력 파형은 파형 1의 곡선에 도시된 바와 같으며, LDO 전력 공급 회로(100)의 출력 전압()은 1.6 V까지 도달한다는 점에 유의해야 한다.
그러나, 본 개시의 전력 증폭기는 2개의 서로 다른 피드백 계수의 조합을 채택하는 것으로, 즉, 전력 증폭기가 제 2 트랜지스터(N0) 및 제 3 저항(R6)의 회로를 사용한 후, 전력 증폭기의 전력 출력 파형은 파형 2의 곡선으로 도시되고, LDO 전력 공급 회로(100)의 출력 전압()은 2.2 V까지 도달한다. LDO 전력 공급 회로(100)의 더 높은 출력 전압()은 전력 증폭기가 더 높은 전력 출력을 제공할 수 있다는 것을 의미한다.
제어 전압(Vramp)이 낮을 때, 파형 1의 곡선과 파형 2의 곡선은 기본적으로 일치하고 동일한 기울기에 도달한다. 따라서, 파형 2의 곡선은 제어 전압(Vramp)이 낮을 때 느리게 상승하여, 전력 증폭기의 양호한 스위칭 스펙트럼 성능을 보장한다. 제어 전압(Vramp)이 상대적으로 높을 때, LDO 전력 공급 회로(100)의 출력 전압()이 높아짐으로써, 전력 증폭기의 높은 출력 전력을 보장한다.
종래 기술과 비교하여, 본 개시의 전력 증폭기는 2개의 서로 다른 피드백 계수의 조합을 채택하는 것으로, 즉, 전력 증폭기가 제 2 트랜지스터(N0) 및 제 3 저항(R6)의 회로를 사용하는 경우, 전력 증폭기의 높은 출력 전력은 전력 증폭기의 특정 스위칭 스펙트럼 성능을 보장하는 조건 하에서 얻어질 수 있다.
구현예 2
본 개시의 제 2 구현예에 따른 전력 증폭기의 회로도인 도 5를 참조한다. 본 개시의 구현예에서, 전력 증폭기의 회로 구조는 기본적으로 제 1 구현예의 전력 증폭기의 회로 구조와 동일하고, 제 1 구현예와 제 2 구현예의 차이점은 LDO 전력 공급 회로(100)의 제어 방식, 즉 제 1 구현예에서 전력 증폭기에 연결된 LDO 전력 공급 회로(100)의 연결 방식이 제 2 구현예에서 전력 증폭기에 연결된 LDO 전력 공급 회로(100)의 연결 방식과 다르며, 구체적으로 다음과 같다:
전력 증폭기(400)는 바이어스 회로(401), 전력 증폭기(400)의 입력단(RF_IN), 입력 정합 회로(402), 전력 증폭기 유닛(403), 출력 정합 회로(404), 전력 증폭기(400)의 출력단(RF_OUT), 및 본 개시에 의해 제공된 LDO 전력 공급 회로(100)를 포함한다. 전력 증폭기(400)의 입력단(RF_IN), 입력 정합 회로(402), 전력 증폭기 유닛(403), 출력 정합 회로(404), 및 전력 증폭기(400)의 출력단(RF_OUT)은 순차적으로 연결된다. 전력 증폭기(400)는 드라이버 증폭기 유닛(405)을 더 포함하고, 드라이버 증폭기 유닛(405)은 전력 증폭기의 입력단(RF_IN)과 입력 정합 회로(402) 사이에 연결된다. 전력 증폭기(400)의 입력단(RF_IN), 드라이버 증폭기 유닛(405), 및 입력 정합 회로(402)는 직렬로 연결된다.
바이어스 회로(401)의 출력단은 전력 증폭기 유닛(403)의 입력단에 연결된다. 바이어스 회로(401)의 입력단은 전력 공급 전압(VBAT)에 연결된다. LDO 전력 공급 회로(100)의 출력단은 전력 증폭기 유닛(403)의 출력단에 연결되어 전력 증폭기 유닛(403)의 전압 피드백 제어를 형성한다.
본 개시의 구현예에서, 전력 증폭기(400)는 초크 인덕터(L1)를 더 포함한다. LDO 전력 공급 회로(100)의 출력단은 초크 인덕터(L1)와 직렬로 연결되고, LDO 전력 공급 회로(100)의 출력단은 전력 증폭기 유닛(403)의 출력단에 연결된다.
전력 증폭기의 스위칭 스펙트럼을 최적화하는 원리는 다음과 같다: 제어 전압(Vramp)이 낮을 때, 내부 회로는 저전압 상태이고, 전력 증폭기의 양호한 스위칭 스펙트럼 성능을 얻기 위해서는 LDO 전력 공급 회로(100)의 출력 전압()의 전압 값 및 LDO 전력 공급 회로(100)의 출력 전압()의 기울기가 작아야 한다. 제어 전압(Vramp)이 높을 때, 출력 전압()은 전력 증폭기(400)에 전력을 제공하기 위해 상승하여, 전력 증폭기(400)가 요구되는 출력 전력에 도달한다. 제어 전압(Vramp)이 높을 때, LDO 전력 공급 회로(100)의 출력 전압()의 상대적으로 낮은 피드백 비율이 여전히 사용되는 경우, LDO 전력 공급 회로(100)의 낮은 출력 전압()은 낮아서, 전력 증폭기(400)의 출력 전력의 요건을 충족시킬 수 없는 전력 증폭기(400)의 낮은 출력 전력을 초래한다. 그러나, 본 개시의 구현예에서, LDO 전력 공급 회로(100)의 출력 전압()의 높은, 중간 또는 낮은 피드백 비율은 전력 증폭기의 출력 전력 및 전력 증폭기의 스위칭 스펙트럼에 대한 요건을 충족시킨다.
위에서 언급한 차이점 외에, 제 2 구현예의 다른 특징은 제 1 구현예의 것과 동일하고, 세부 사항은 여기서 다시 설명되지 않는다.
본 개시의 구현예에서, 전력 증폭기(400)의 전력 증폭기 유닛(403)은 N-형 전력 증폭기 트리오드(Q2)이다. 본 개시의 제 2 구현예에 따른 전력 증폭기의 제 2 회로도인 도 6에 도시된 바와 같이, 도 6에 도시된 전력 증폭기는, 전술한 전력 증폭 유닛의 구조가 상이하지만, 전력 증폭기의 스위칭 스펙트럼을 최적화하는 원리는 동일하다는 점을 제외하고는, 도 7에 도시된 전력 증폭기와 기본적으로 동일하며, 세부 사항은 여기서 다시 설명되지 않는다.
종래 기술과 비교하여, 본 개시는 LDO 전력 공급 회로(100) 및 전력 증폭기를 제공하며, 여기서 저항 피드백 네트워크는 LDO 전력 공급 회로(100)에서 제 1 트랜지스터의 드레인 전극과 연산 증폭기의 양극 입력단 사이에 연결된다. 저항 피드백 네트워크는 제 1 브랜치 및 제 2 브랜치를 포함하고, 제 1 브랜치 및 제 2 브랜치는 병렬로 연결된다. 제 1 브랜치는 제 1 피드백 계수를 형성한다. 제 2 브랜치는 제 2 피드백 계수를 형성한다. 제 1 피드백 계수는 제 2 피드백 계수와 상이하다. 2개의 상이한 피드백 계수의 조합을 채택함으로써, LDO 전력 공급 회로(100)의 출력 전압()의 상승 기울기가 개선되고, 이에 의해서 LDO 전력 공급 회로(100)를 적용하는 전력 증폭기의 스위칭 스펙트럼 성능을 효과적으로 개선시킨다.
첨부 도면을 참조로 하여 위에서 기술된 구현예들은 예시를 위해 사용된 것일 뿐 본 개시의 범위를 제한하기 위한 것이 아니다. 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시의 개념을 벗어나지 않고 개선을 가져올 수 있지만, 이들 모두 본 개시의 보호 범위 내에 있다는 점에 유의해야 한다. 또한, 본 개시의 문맥상 달리 지시하지 않는 한, 단수형으로 나타나는 단어는 복수의 형태를 포함하고, 그 반대도 마찬가지이다. 또한, 구체적으로 언급되지 않는 한, 임의의 구현예의 전부 또는 일부는 임의의 다른 구현예의 전부 또는 일부와 조합하여 사용될 수 있다.
Claims (10)
- 저강하 레귤레이터(low dropout regulator; LDO) 전력 공급 회로로서,
연산 증폭기(operational amplifier),
제 1 트랜지스터; 및
저항 피드백 네트워크(resistance feedback network);
를 포함하되,
상기 연산 증폭기의 음극 입력단(negative electrode input end)은 제어 전압을 연결하도록 구성되고;
상기 연산 증폭기의 양극 입력단은 상기 LDO 전력 공급 회로의 입력단이며;
상기 연산 증폭기의 출력단은 상기 제 1 트랜지스터의 게이트 전극(gate electrode)에 연결되고;
상기 제 1 트랜지스터의 소스 전극(source electrode)은 전력 공급 전압을 연결하도록 구성되고;
상기 제 1 트랜지스터의 드레인 전극(drain electrode)은 상기 LDO 전력 공급 회로의 출력단이며;
상기 저항 피드백 네트워크는 상기 제 1 트랜지스터의 드레인 전극과 상기 연산 증폭기의 양극 입력단 사이에 연결되고;
상기 저항 피드백 네트워크는 제 1 브랜치(branch) 및 제 2 브랜치를 포함하고, 상기 제 1 브랜치 및 상기 제 2 브랜치는 병렬로 연결되며;
상기 제 1 브랜치는 제 1 피드백 계수(feedback coefficient)를 형성하고;
상기 제 2 브랜치는 제 2 피드백 계수를 형성하며,
상기 제 1 피드백 계수는 제 2 피드백 계수와 상이한,
LDO 전력 공급 회로. - 제 1 항에 있어서,
상기 저항 피드백 네트워크는 제 1 저항, 제 2 저항, 제 3 저항 및 제 2 트랜지스터를 포함하고;
상기 제 1 저항의 제 1 단부(first end)는 상기 제 1 트랜지스터의 드레인 전극에 연결되고;
상기 제 1 저항의 제 2 단부는 상기 연산 증폭기의 양극 입력단에 연결되며;
상기 제 2 저항의 제 1 단부는 상기 제 1 저항의 제 2 단부에 연결되고;
상기 제 2 저항의 제 2 단부는 접지되며;
상기 제 3 저항의 제 1 단부는 상기 제 1 저항의 제 2 단부에 연결되고;
상기 제 3 저항의 제 2 단부는 상기 제 2 트랜지스터의 드레인 전극에 연결되고;
상기 제 2 트랜지스터의 게이트 전극은 상기 제어 전압을 연결하도록 구성되며;
상기 제 2 트랜지스터의 소스 전극은 접지되며;
상기 제 1 저항 및 상기 제 2 저항은 상기 제 1 브랜치를 공동으로 형성하고, 상기 제 1 저항, 상기 제 3 저항 및 상기 제 2 트랜지스터는 상기 제 2 브랜치를 공동으로(jointly) 형성하는 것인,
LDO 전력 공급 회로. - 제 2 항에 있어서,
상기 제 1 트랜지스터는 PMOS(positive channel metal oxide semiconductor) 트랜지스터이고;
상기 제 2 트랜지스터는 NMOS(N-Metal-Oxide-Semiconductor) 트랜지스터인, LDO 전력 공급 회로. - 제 1 항에 있어서,
상기 LDO 전력 공급 회로(100)는 전압 안정화 커패시터(voltage stabilizing capacitor)(C3)를 더 포함하고;
상기 전압 안정화 커패시터의 제 1 단부는 상기 제 1 트랜지스터의 드레인 전극에 연결되며;
상기 전압 안정화 커패시터의 제 2 단부는 접지되는, LDO 전력 공급 회로100. - 전력 증폭기(power amplifier)로서,
바이어스 회로(bias circuit);
상기 전력 증폭기의 입력단;
입력 정합 회로(input matching circuit);
전력 증폭기 유닛(power amplifier unit);
출력 정합 회로(output matching circuit); 및
상기 전력 증폭기의 출력단;
을 포함하되,
상기 전력 증폭기의 입력단, 상기 입력 정합 회로, 상기 전력 증폭기 유닛, 상기 출력 정합 회로 및 상기 전력 증폭기의 출력단은 순차적으로(in sequence) 연결되고;
상기 바이어스 회로의 출력단은 상기 전력 증폭기 유닛의 입력단에 연결되고;
상기 전력 증폭기는 제 1 항 내지 제 4 항 중의 어느 한 항에 따른 LDO 전력 공급 회로를 더 포함하고;
상기 LDO 전력 공급 회로의 입력단은 상기 전력 증폭기 유닛의 입력단에 연결되고;
상기 LDO 전력 공급 회로의 출력단은 상기 바이어스 회로의 입력단에 연결되어 상기 전력 증폭기 유닛의 전류 피드백 제어를 형성하는,
전력 증폭기. - 제 5 항에 있어서,
상기 전력 증폭기는 초크 인덕터(choke inductor)를 더 포함하고;
상기 초크 인덕터의 제 1 단부는 상기 전력 공급 전압에 연결되며;
상기 초크 인덕터의 제 2 단부는 상기 전력 증폭기 유닛의 출력단에 연결되는, 전력 증폭기. - 전력 증폭기로서,
바이어스 회로;
상기 전력 증폭기의 입력단;
입력 정합 회로;
전력 증폭기 유닛;
출력 정합 회로; 및
상기 전력 증폭기의 출력단;
을 포함하되;
상기 전력 증폭기의 입력단, 상기 입력 정합 회로, 상기 전력 증폭기 유닛, 상기 출력 정합 회로, 및 상기 전력 증폭기의 출력단은 순차적으로 연결되고;
상기 바이어스 회로의 출력단은 상기 전력 증폭기 유닛의 입력단에 연결되며;
상기 전력 증폭기는 제 1 항 내지 제 4 항 중의 어느 한 항에 따른 LDO 전력 공급 회로를 더 포함하고;
상기 바이어스 회로의 입력단은 상기 전력 공급 전압에 연결되며;
상기 LDO 전력 공급 회로의 출력단은 상기 전력 증폭기 유닛의 출력단에 연결되어 상기 전력 증폭기 유닛의 전압 피드백 제어를 형성하는,
전력 증폭기. - 제 7 항에 있어서,
상기 전력 증폭기는 상기 초크 인덕터를 더 포함하고;
상기 LDO 전력 공급 회로의 출력단은 상기 초크 인덕터와 직렬로 연결되고, 상기 LDO 전력 공급 회로의 출력단은 상기 전력 증폭기 유닛의 출력단에 연결되는, 전력 증폭기. - 제 5 항 내지 제 8 항 중의 어느 한 항에 있어서,
복수의 NMOS 트랜지스터는 병렬로 연결되어 상기 전력 증폭기 유닛을 형성하는 것인, 전력 증폭기. - 제 5 항 내지 제 8 항 중의 어느 한 항에 있어서,
상기 전력 증폭기 유닛은 N-형 전력 증폭기 트리오드(N-type power amplifier triode)인, 전력 증폭기.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111683179.1A CN114397937A (zh) | 2021-12-31 | 2021-12-31 | Ldo电源电路及功率放大器 |
| CN202111683179.1 | 2021-12-31 | ||
| PCT/CN2022/084440 WO2023123721A1 (zh) | 2021-12-31 | 2022-03-31 | Ldo电源电路及功率放大器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230113790A true KR20230113790A (ko) | 2023-08-01 |
Family
ID=81228812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237022094A KR20230113790A (ko) | 2021-12-31 | 2022-03-31 | Ｌｄｏ 전력 공급 회로 및 전력 증폭기 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230305586A1 (ko) |
| EP (1) | EP4231114A4 (ko) |
| JP (1) | JP2024504907A (ko) |
| KR (1) | KR20230113790A (ko) |
| CN (1) | CN114397937A (ko) |
| WO (1) | WO2023123721A1 (ko) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765374B1 (en) * | 2003-07-10 | 2004-07-20 | System General Corp. | Low drop-out regulator and an pole-zero cancellation method for the same |
| JP2013012000A (ja) * | 2011-06-29 | 2013-01-17 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
| CN102722207B (zh) * | 2012-05-28 | 2014-08-20 | 华为技术有限公司 | 一种低压差线性稳压器 |
| US9778667B2 (en) * | 2013-07-30 | 2017-10-03 | Qualcomm Incorporated | Slow start for LDO regulators |
| CN104950975B (zh) * | 2015-06-30 | 2016-07-27 | 电子科技大学 | 一种低压差线性稳压器 |
| US9817416B2 (en) * | 2015-08-17 | 2017-11-14 | Skyworks Solutions, Inc. | Apparatus and methods for programmable low dropout regulators for radio frequency electronics |
| CN105242736A (zh) * | 2015-10-27 | 2016-01-13 | 上海芯圣电子股份有限公司 | 一种辅助ldo电路及切换供电电路 |
| CN105425888A (zh) * | 2015-12-29 | 2016-03-23 | 天津大学 | 适用于电源管理的q值调节的低输出电流ldo电路 |
| CN106227282A (zh) * | 2016-07-27 | 2016-12-14 | 中国航天科技集团公司第九研究院第七七研究所 | 具有多模式控制功能的高可靠性低压差线性稳压器电路 |
| CN108418563A (zh) * | 2018-02-23 | 2018-08-17 | 深圳飞骧科技有限公司 | 一种功率放大器的反馈控制电路 |
| CN110808717B (zh) * | 2018-08-06 | 2023-08-01 | 锐迪科创微电子（北京）有限公司 | 一种电源补偿的电流模控制射频功率放大器 |
| CN110320963B (zh) * | 2019-08-05 | 2020-10-13 | 锐芯微电子股份有限公司 | 低压差线性稳压电路 |
| CN113268102B (zh) * | 2021-02-21 | 2022-07-26 | 中山大学 | 一种超低功耗快速瞬态响应低压差线性稳压器电路 |
-
2021
- 2021-12-31 CN CN202111683179.1A patent/CN114397937A/zh active Pending
-
2022
- 2022-03-31 EP EP22871162.8A patent/EP4231114A4/en active Pending
- 2022-03-31 JP JP2023536506A patent/JP2024504907A/ja active Pending
- 2022-03-31 WO PCT/CN2022/084440 patent/WO2023123721A1/zh active Application Filing
- 2022-03-31 KR KR1020237022094A patent/KR20230113790A/ko unknown
-
2023
- 2023-04-10 US US18/132,424 patent/US20230305586A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024504907A (ja) | 2024-02-02 |
| WO2023123721A1 (zh) | 2023-07-06 |
| EP4231114A1 (en) | 2023-08-23 |
| CN114397937A (zh) | 2022-04-26 |
| EP4231114A4 (en) | 2024-04-24 |
| US20230305586A1 (en) | 2023-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018227998A1 (zh) | 射频功率放大器的温度补偿电路和射频功率放大电路 | |
| CN106817091B (zh) | 功率放大电路 | |
| WO2015002294A1 (ja) | 電力増幅モジュール | |
| JP2010124433A (ja) | 高周波電力増幅器 | |
| US11038469B2 (en) | Power amplification module | |
| US11085954B2 (en) | Control circuit, bias circuit, and control method | |
| KR102026167B1 (ko) | 전력 증폭 모듈 | |
| US8587378B2 (en) | Analog pre-distortion linearizer | |
| KR101413200B1 (ko) | 전력증폭기 | |
| KR101264632B1 (ko) | 선형 증폭기 및 다단 선형 증폭기 | |
| CN207442795U (zh) | 适用于低噪声、宽动态范围的高带宽跨阻放大器 | |
| KR20230113790A (ko) | Ｌｄｏ 전력 공급 회로 및 전력 증폭기 | |
| CN109450395B (zh) | 非线性反馈电路及采用其的低噪声放大器 | |
| CN104734647B (zh) | 一种放大器系统及通信设备 | |
| US8736376B2 (en) | Power amplifier module having bias circuit | |
| CN109189138B (zh) | 一种降压调节电路 | |
| KR101983141B1 (ko) | 바이어스 회로 및 이를 이용한 증폭기 | |
| CN105404348A (zh) | 一种用于恒流源的电流线性控制电路 | |
| CN117614395A (zh) | 射频功率放大器的过压调节电路及通信装置 | |
| CN115395903A (zh) | 一种具有功率保护的自偏置射频功率放大器 | |
| KR20020083193A (ko) | 이동통신 단말기용 증폭장치 | |
| JP5529608B2 (ja) | スタンバイ機能付き増幅器 | |
| JP2006033134A (ja) | 高周波電力増幅器 | |
| KR20130105386A (ko) | 전력 증폭기 |