JP2024000519A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2024000519A
JP2024000519A JP2023097587A JP2023097587A JP2024000519A JP 2024000519 A JP2024000519 A JP 2024000519A JP 2023097587 A JP2023097587 A JP 2023097587A JP 2023097587 A JP2023097587 A JP 2023097587A JP 2024000519 A JP2024000519 A JP 2024000519A
Authority
JP
Japan
Prior art keywords
insulator
conductor
oxide
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023097587A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
俊弥 遠藤
Toshiya Endo
涼太 方堂
Ryota Hodo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024000519A publication Critical patent/JP2024000519A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】微細化高集積化可能な半導体装置を提供する。【解決手段】トランジスタ２００は、絶縁体２１６に埋め込まれるように設けられた導電体２０５と、絶縁体２１６及び導電体２０５上の絶縁体２２１と、絶縁体２２１上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０と、酸化物２３０上の、導電体２４２ａ、２４２ｂと、導電体２４２ａ、２４２ｂ上の絶縁体２７１ａ、２７１ｂと、酸化物２３０上の絶縁体２５０と、絶縁体２５０上の導電体２６０と、を有する。絶縁体２７１ａ、２７１ｂ上には、絶縁体２７５が設けられ、絶縁体２７５上には絶縁体２８０が設けられている。絶縁体２５５、絶縁体２５０及び導電体２６０は、絶縁体２８０及び絶縁体２７５に設けられた開口の内部に配置されている。絶縁体２５０には酸化物絶縁体を用いる。絶縁体２７１ａ、２７１ｂには金属を酸化させにくい窒化物絶縁体を用いる。【選択図】図１

Description

本発明の一態様は、酸化物半導体を用いた半導体装置、記憶装置、及び電子機器に関する。また、本発明の一態様は、上記半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらの駆動方法、またはそれらの製造方法を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有するといえる場合がある。
近年、半導体装置の開発が進められ、ＬＳＩ、ＣＰＵ、メモリなどが主に半導体装置に用いられている。ＣＰＵは、半導体ウエハを加工し、チップ化された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩ、ＣＰＵ、メモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）、画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、特許文献１には、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用した低消費電力のＣＰＵなどが開示されている。また、例えば、特許文献２には、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用して、長期にわたり記憶内容を保持できる記憶装置などが、開示されている。
また、酸化物半導体の上面に接して、ソース電極層とドレイン電極層が設けられた、微細構造のトランジスタが、特許文献３に開示されている。
特開２０１２－２５７１８７号公報 特開２０１１－１５１３８３号公報 国際公開第２０１６－１２５０５２号
本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一とする。または、本発明の一態様は、動作速度が速い半導体装置を提供することを課題の一とする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一とする。または、本発明の一態様は、トランジスタの電気特性のばらつきが少ない半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性が高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が少ない半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規の半導体装置を提供することを課題の一とする。または、本発明の一態様は、生産性の高い半導体装置の作製方法を提供することを課題の一とする。また、本発明の一態様は、新規の半導体装置の作製方法を提供することを課題の一とする。
または、本発明の一態様は、記憶容量が大きい記憶装置を提供することを課題の一とする。または、本発明の一態様は、動作速度が速い記憶装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が少ない記憶装置を提供することを課題の一とする。または、本発明の一態様は、新規な記憶装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、基板上に、酸化物、酸化物上の第１の導電体、及び第１の導電体上の第２の導電体を形成し、酸化物、第１の導電体、及び第２の導電体を覆って、第１の絶縁体を形成し、第１の絶縁体に開口を形成し、開口に重畳して、第２の導電体を第３の導電体と第４の導電体に分断し、酸化物、及び第１の絶縁体を覆って、第２の絶縁体を成膜し、第２の絶縁体上に第３の絶縁体を成膜し、ドライエッチング法を用いて、第２の絶縁体、及び第３の絶縁体を加工して、第１の絶縁体の側面、第３の導電体の側面、及び第４の導電体の側面に接する、第４の絶縁体、及び第４の絶縁体の側面及び上面に接する第５の絶縁体を形成し、ドライエッチング法を用いて、第４の絶縁体及び第５の絶縁体をマスクとして第１の導電体を加工し、第１の導電体を第５の導電体と第６の導電体に分断し、等方性エッチングを用いて、第５の絶縁体を除去し、酸化物に、酸素を含む雰囲気で加熱処理を行い、酸化物、第１の絶縁体、及び第４の絶縁体を覆って、第６の絶縁体を成膜し、第６の絶縁体上に、第７の導電体を成膜し、ＣＭＰ処理を用いて、第６の絶縁体、及び第７の導電体を加工し、開口内に第７の絶縁体、及び第８の導電体を形成し、第２の絶縁体の成膜は、窒化物絶縁体を成膜し、第３の絶縁体の成膜は、酸化物絶縁体を成膜する、半導体装置の作製方法である。
上記において、第２の絶縁体の成膜は、ＰＥＡＬＤ法を用いて窒化シリコンを成膜する、ことが好ましい。
また、上記において、第３の絶縁体の成膜は、ＰＥＡＬＤ法を用いて酸化シリコンを成膜する、ことが好ましい。
また、上記において、第１の導電体の形成は、スパッタリング法を用いて窒化タンタルを成膜する、ことが好ましい。
また、上記において、第２の導電体の形成は、スパッタリング法を用いてタングステンを成膜する、ことが好ましい。
また、上記において、酸化物の形成は、スパッタリング法を用いて、インジウム、ガリウム、及び亜鉛を含む酸化物を成膜する、ことが好ましい。
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、本発明の一態様により、動作速度が速い半導体装置を提供できる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。または、本発明の一態様により、トランジスタの電気特性のばらつきが少ない半導体装置を提供できる。または、本発明の一態様により、信頼性が高い半導体装置を提供できる。または、本発明の一態様により、オン電流が大きい半導体装置を提供できる。または、本発明の一態様により、消費電力が少ない半導体装置を提供できる。または、本発明の一態様により、新規の半導体装置を提供できる。または、本発明の一態様により、生産性の高い半導体装置の作製方法を提供できる。または、本発明の一態様により、新規の半導体装置の作製方法を提供できる。
本発明の一態様により、記憶容量が大きい記憶装置を提供できる。または、本発明の一態様により、動作速度が速い記憶装置を提供できる。または、本発明の一態様により、消費電力が少ない記憶装置を提供できる。または、本発明の一態様により、新規な記憶装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
図１（Ａ）は、半導体装置の一例を示す平面図である。図１（Ｂ）乃至図１（Ｄ）は、半導体装置の一例を示す断面図である。 図２（Ａ）及び図２（Ｂ）は、半導体装置の一例を示す断面図である。 図３（Ａ）乃至図３（Ｃ）は、半導体装置の一例を示す断面図である。 図４（Ａ）乃至図４（Ｄ）は、半導体装置の一例を示す断面図である。 図５（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図５（Ｂ）乃至図５（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図６（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図６（Ｂ）乃至図６（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図７（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図７（Ｂ）乃至図７（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図８（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図８（Ｂ）乃至図８（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図９（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図９（Ｂ）乃至図９（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１０（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１０（Ｂ）乃至図１０（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１１（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１１（Ｂ）乃至図１１（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１２（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１２（Ｂ）乃至図１２（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１３（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１３（Ｂ）乃至図１３（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１４（Ａ）乃至図１４（Ｃ）は、半導体装置の作製方法の一例を示す断面図である。 図１５（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１５（Ｂ）乃至図１５（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１６（Ａ）乃至図１６（Ｃ）は、半導体装置の作製方法の一例を示す断面図である。 図１７（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１７（Ｂ）乃至図１７（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１８（Ａ）は、半導体装置の作製方法の一例を示す平面図である。図１８（Ｂ）乃至図１８（Ｄ）は、半導体装置の作製方法の一例を示す断面図である。 図１９は、記憶装置の一例を示すブロック図である。 図２０（Ａ）及び図２０（Ｂ）は、記憶装置の一例を示す模式図及び回路図である。 図２１（Ａ）及び図２１（Ｂ）は、記憶装置の一例を示す模式図である。 図２２は、記憶装置の一例を示す回路図である。 図２３は、記憶装置の一例を示す断面図である。 図２４は、記憶装置の一例を示す断面図である。 図２５（Ａ）乃至図２５（Ｃ）は、記憶装置の一例を示す回路図である。 図２６（Ａ）及び図２６（Ｂ）は半導体装置の一例を示す図である。 図２７（Ａ）及び図２７（Ｂ）は、電子部品の一例を示す図である。 図２８（Ａ）及び図２８（Ｂ）は、電子機器の一例を示す図であり、図２８（Ｃ）乃至図２８（Ｅ）は、大型計算機の一例を示す図である。 図２９は、宇宙用機器の一例を示す図である。 図３０は、データセンターに適用可能なストレージシステムの一例を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、及び、範囲などは、理解の簡単のため、実際の位置、大きさ、及び、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、及び、範囲などに限定されない。
なお、本明細書等において、「第１」、「第２」という序数詞は、便宜上用いるものであり、構成要素の数、または、構成要素の順序（例えば、工程順、または積層順）を限定するものではない。また、本明細書のある箇所において構成要素に付す序数詞と、本明細書の他の箇所、または特許請求の範囲において、当該構成要素に付す序数詞と、が一致しない場合がある。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。また、「導電体」という用語は、場合によっては、または、状況に応じて、「導電層」という用語、または「導電膜」という用語に、互いに入れ替えることが可能である。また、「絶縁体」という用語は、場合によっては、または、状況に応じて、「絶縁層」という用語、または「絶縁膜」という用語に、互いに入れ替えることが可能である。
開口とは、例えば、溝、スリットなども含まれる。また、開口が形成された領域を開口部と記す場合がある。
また、本明細書における実施の形態で用いる図面において、絶縁体の開口部における、絶縁体の側壁が、基板面または被形成面に対して垂直、または概略垂直である場合を示すが、テーパー形状であってもよい。
なお、本明細書等において、テーパー形状とは、構造の側面の少なくとも一部が、基板面または被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面または被形成面とがなす角（以下、テーパー角と呼ぶ場合がある）が９０°未満である領域を有する形状のことを指す。なお、構造の側面及び基板面は、必ずしも完全に平坦である必要はなく、微細な曲率を有する略平面状、または微細な凹凸を有する略平面状であってもよい。
（実施の形態１）
本実施の形態では、酸化物半導体を有する半導体装置、及び当該半導体装置の作製方法について、図１乃至図１８を用いて説明する。
＜半導体装置の構成例＞
図１乃至図４を用いて、半導体装置の構成例について説明する。図１（Ａ）乃至図１（Ｄ）は、半導体装置（トランジスタ２００）の平面図および断面図である。図１（Ａ）は、当該半導体装置の平面図である。また、図１（Ｂ）乃至図１（Ｄ）は、当該半導体装置の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１（Ｄ）は、図１（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図１（Ａ）の平面図では、図の明瞭化のために一部の要素を省いている。また、図２（Ａ）乃至図４（Ｄ）に、トランジスタ２００のチャネル長方向の断面拡大図を示す。
トランジスタ２００は、絶縁体２１６に埋め込まれるように設けられた導電体２０５（導電体２０５ａ及び導電体２０５ｂ）と、絶縁体２１６及び導電体２０５上の絶縁体２２１と、絶縁体２２１上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０（酸化物２３０ａ及び酸化物２３０ｂ）と、酸化物２３０上の、導電体２４２ａ（導電体２４２ａ１及び導電体２４２ａ２）及び導電体２４２ｂ（導電体２４２ｂ１及び導電体２４２ｂ２）と、導電体２４２ａ上の絶縁体２７１ａと、導電体２４２ｂ上の絶縁体２７１ｂと、酸化物２３０上の絶縁体２５０と、絶縁体２５０上の導電体２６０（導電体２６０ａ及び導電体２６０ｂ）と、を有する。
絶縁体２７１ａ、２７１ｂ上には、絶縁体２７５が設けられ、絶縁体２７５上には絶縁体２８０が設けられている。絶縁体２５５、絶縁体２５０、及び導電体２６０は、絶縁体２８０及び絶縁体２７５に設けられた開口の内部に配置されている。また、絶縁体２８０上及び導電体２６０上に絶縁体２８２が設けられている。また、絶縁体２８２上に絶縁体２８３が設けられている。また、絶縁体２１６及び導電体２０５の下に絶縁体２１５が設けられている。また、導電体２４２ａ２、導電体２４２ｂ２、絶縁体２７１ａ、絶縁体２７１ｂ、絶縁体２７５、及び絶縁体２８０と、絶縁体２５０の間に、絶縁体２５５が設けられている。
酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域を有する。また、導電体２６０は、トランジスタ２００の第１のゲート電極（上側のゲート電極）として機能する領域を有する。絶縁体２５０は、トランジスタ２００の第１のゲート絶縁体として機能する領域を有する。また、導電体２０５は、トランジスタ２００の第２のゲート電極（下側のゲート電極）として機能する領域を有する。絶縁体２２４、絶縁体２２２、及び絶縁体２２１は、それぞれ、トランジスタ２００の第２のゲート絶縁体として機能する領域を有する。
導電体２４２ａは、トランジスタ２００のソース電極またはドレイン電極の一方として機能する領域を有する。導電体２４２ｂは、トランジスタ２００のソース電極またはドレイン電極の他方として機能する領域を有する。
導電体２４２ａは、導電体２４２ａ１と、導電体２４２ａ１上の導電体２４２ａ２の積層構造であり、導電体２４２ｂは、導電体２４２ｂ１と、導電体２４２ｂ１上の導電体２４２ｂ２の積層構造である。酸化物２３０ｂに接する導電体２４２ａ１及び導電体２４２ｂ１は、金属窒化物などの酸化しにくい導電体であることが好ましい。これにより、酸化物２３０ｂに含まれる酸素によって、導電体２４２ａ及び導電体２４２ｂが過剰に酸化されるのを防ぐことができる。また、導電体２４２ａ２及び導電体２４２ｂ２は、導電体２４２ａ１及び導電体２４２ｂ１より導電性が高い、金属層などの導電体であることが好ましい。これにより、導電体２４２ａ及び導電体２４２ｂを、導電性が高い配線または電極として機能させることができる。このようにして、活性層として機能する酸化物２３０の上面に接して、配線または電極として機能する導電体２４２ａ及び導電体２４２ｂが設けられた、半導体装置を提供することができる。
絶縁体２５５は、窒化物などの酸化しにくい絶縁体であることが好ましい。絶縁体２５５は異方性エッチングを用いて、絶縁体２８０などに設けられた開口の側壁（ここで、開口の側壁とは、例えば、開口における絶縁体２８０等の側面に対応する。）に接して、サイドウォール状に形成される。絶縁体２５５は、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面に接して形成されており、導電体２４２ａ２、及び導電体２４２ｂ２を保護する機能を有する。詳細は後述するが、導電体を導電体２４２ａ１と導電体２４２ｂ１とに分断した後で、絶縁体２５０を成膜する前に、酸素を含む雰囲気で熱処理を行うことが好ましい。このとき、絶縁体２５５が、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面に接して形成されていることで、導電体２４２ａ２及び導電体２４２ｂ２が過剰に酸化されるのを防ぐことができる。
上述の絶縁体２８０及び絶縁体２７５に設けられた開口は、導電体２４２ａ２と導電体２４２ｂ２の間の領域と重畳する。上面視において、開口における絶縁体２８０の側面は、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面と一致または概略一致する。また、導電体２４２ａ１の上面の一部が、導電体２４２ａ２に接し、導電体２４２ｂ１の上面の一部が、導電体２４２ｂ２に接する。よって、絶縁体２５５は、上記開口内で、導電体２４２ａ１の上面の他の一部、導電体２４２ｂ１の上面の他の一部、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面に接する。ここで、図１（Ｂ）及び図１（Ｃ）に示すように、絶縁体２５５の、導電体２４２ａ１の上面、導電体２４２ｂ１の上面、または絶縁体２２２の上面に接する部分に、突出部が形成されている。絶縁体２５５の突出部は、他の部分よりも、上記開口の中央部に向かって突出した形状になっている。ゆえに、絶縁体２５５の突出部、導電体２４２ａ１の一部、及び導電体２４２ｂ１の一部は、上記開口内に突出するように形成されている。
また、絶縁体２５０は、酸化物２３０の上面、導電体２４２ａ１の側面、導電体２４２ｂ１の側面、及び絶縁体２５５の側面に接する。なお、上記開口において、絶縁体２５５の突出部、導電体２４２ａ１の一部、及び導電体２４２ｂ１の一部が突出されるように形成されているので、絶縁体２５０の形状に、絶縁体２５５の突出部、導電体２４２ａ１の一部、及び導電体２４２ｂ１の一部の形状が反映されている。
上記のように、絶縁体２５５の突出部と同程度に、導電体２４２ａ１、２４２ｂ１を、導電体２４２ａ２、２４２ｂ２より、突出して形成することができる。これにより、図２（Ｂ）に示すように、トランジスタ２００のチャネル長方向の断面視において、導電体２４２ａ１と導電体２４２ｂ１の間の距離Ｌ２が、導電体２４２ａ２と導電体２４２ｂ２の間の距離Ｌ１より小さくなる。このような構成にすることで、ソースとドレインの間の距離をより短くし、それに応じてチャネル長を短くすることが可能になる。よって、トランジスタ２００の周波数特性を向上させることができる。このように、半導体装置の微細化を図ることで、動作速度の向上した半導体装置を提供することができる。
酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、を有することが好ましい。酸化物２３０ｂの下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、本実施の形態では、酸化物２３０が、酸化物２３０ａ及び酸化物２３０ｂの２層構造である例を示すが、これに限定されない。酸化物２３０は、例えば、酸化物２３０ｂの単層構造であってもよく、３層以上の積層構造としてもよい。
酸化物２３０ｂには、トランジスタ２００における、チャネル形成領域と、チャネル形成領域を挟むように設けられるソース領域及びドレイン領域と、が形成される。チャネル形成領域の少なくとも一部は、導電体２６０と重なる。ソース領域は導電体２４２ａと重なり、ドレイン領域は導電体２４２ｂと重なる。なお、ソース領域とドレイン領域は互いに入れ替えることができる。
チャネル形成領域は、ソース領域及びドレイン領域よりも、酸素欠損が少ない、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって、チャネル形成領域は、ｉ型（真性）または実質的にｉ型であるということができる。
また、ソース領域及びドレイン領域は、酸素欠損が多い、または水素、窒素、金属元素などの不純物濃度が高いため、キャリア濃度が高い低抵抗領域である。すなわち、ソース領域及びドレイン領域は、チャネル形成領域と比較してキャリア濃度が高い、ｎ型の領域（低抵抗領域）である。
なお、チャネル形成領域のキャリア濃度は、１×１０１８ｃｍ－３以下、１×１０１７ｃｍ－３未満、１×１０１６ｃｍ－３未満、１×１０１５ｃｍ－３未満、１×１０１４ｃｍ－３未満、１×１０１３ｃｍ－３未満、１×１０１２ｃｍ－３未満、１×１０１１ｃｍ－３未満、または、１×１０１０ｃｍ－３未満であることが好ましい。また、チャネル形成領域のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
なお、酸化物２３０ｂのキャリア濃度を低くする場合においては、酸化物２３０ｂ中の不純物濃度を低くし、欠陥準位密度を低くする。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、キャリア濃度の低い酸化物半導体（または金属酸化物）を、高純度真性または実質的に高純度真性な酸化物半導体（または金属酸化物）と呼ぶ場合がある。
トランジスタ２００の電気特性を安定にするためには、酸化物２３０ｂ中の不純物濃度を低減することが有効である。また、酸化物２３０ｂの不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。なお、酸化物２３０ｂ中の不純物とは、例えば、酸化物２３０ｂを構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物といえる。
なお、チャネル形成領域、ソース領域、及び、ドレイン領域は、それぞれ、酸化物２３０ｂだけでなく、酸化物２３０ａまで形成されていてもよい。
また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに、水素、及び窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに、水素、及び窒素などの不純物元素の濃度が減少していてもよい。
酸化物２３０（酸化物２３０ａ及び酸化物２３０ｂ）には、半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
半導体として機能する金属酸化物のバンドギャップは、２ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましい。バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減できる。このように、チャネル形成領域に金属酸化物を有するトランジスタをＯＳトランジスタと呼ぶ。ＯＳトランジスタは、オフ電流が小さいため、半導体装置の消費電力を十分に低減できる。また、ＯＳトランジスタの周波数特性が高いため、半導体装置を高速に動作させることができる。
酸化物２３０は、金属酸化物（酸化物半導体）を有することが好ましい。酸化物２３０に用いることができる金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二または三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素又は半金属元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い金属元素又は半金属元素である。元素Ｍとして、具体的には、アルミニウム、ガリウム、錫、イットリウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ハフニウム、タンタル、タングステン、ランタン、セリウム、ネオジム、マグネシウム、カルシウム、ストロンチウム、バリウム、ホウ素、シリコン、ゲルマニウム、及びアンチモンなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種または複数種であることが好ましく、アルミニウム、ガリウム、錫、及びイットリウムから選ばれた一種または複数種であることがより好ましく、ガリウムがさらに好ましい。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には半金属元素が含まれることがある。
酸化物２３０は、例えば、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、インジウム錫酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムガリウム酸化物（Ｉｎ－Ｇａ酸化物）、インジウムガリウムアルミニウム酸化物（Ｉｎ－Ｇａ－Ａｌ酸化物）、インジウムガリウム錫酸化物（Ｉｎ－Ｇａ－Ｓｎ酸化物）、ガリウム亜鉛酸化物（Ｇａ－Ｚｎ酸化物、ＧＺＯとも記す）、アルミニウム亜鉛酸化物（Ａｌ－Ｚｎ酸化物、ＡＺＯとも記す）、インジウムアルミニウム亜鉛酸化物（Ｉｎ－Ａｌ－Ｚｎ酸化物、ＩＡＺＯとも記す）、インジウム錫亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、ＩＧＺＯとも記す）、インジウムガリウム錫亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物、ＩＧＺＴＯとも記す）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ－Ｇａ－Ａｌ－Ｚｎ酸化物、ＩＧＡＺＯまたはＩＡＧＺＯとも記す）などを用いることができる。または、シリコンを含むインジウム錫酸化物、ガリウム錫酸化物（Ｇａ－Ｓｎ酸化物）、アルミニウム錫酸化物（Ａｌ－Ｓｎ酸化物）などを用いることができる。
金属酸化物に含まれる全ての金属元素の原子数の和に対するインジウムの原子数の割合を高くすることにより、トランジスタの電界効果移動度を高めることができる。
なお、金属酸化物は、インジウムに代えて、又は、インジウムに加えて、周期番号が大きい金属元素の一種または複数種を有してもよい。金属元素の軌道の重なりが大きいほど、金属酸化物におけるキャリア伝導は大きくなる傾向がある。よって、周期番号が大きい金属元素を含むことで、トランジスタの電界効果移動度を高めることができる場合がある。周期番号が大きい金属元素として、第５周期に属する金属元素、及び第６周期に属する金属元素などが挙げられる。当該金属元素として、具体的には、イットリウム、ジルコニウム、銀、カドミウム、錫、アンチモン、バリウム、鉛、ビスマス、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムなどが挙げられる。なお、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムは、軽希土類元素と呼ばれる。
また、金属酸化物は、非金属元素の一種または複数種を有してもよい。金属酸化物が非金属元素を有することで、トランジスタの電界効果移動度を高めることができる場合がある。非金属元素として、例えば、炭素、窒素、リン、硫黄、セレン、フッ素、塩素、臭素、及び水素などが挙げられる。
また、金属酸化物に含まれる全ての金属元素の原子数の和に対する亜鉛の原子数の割合を高くすることにより、結晶性の高い金属酸化物となり、金属酸化物中の不純物の拡散を抑制できる。したがって、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
また、金属酸化物に含まれる全ての金属元素の原子数の和に対する元素Ｍの原子数の割合を高くすることにより、金属酸化物に酸素欠損が形成されるのを抑制できる。したがって、酸素欠損に起因するキャリア生成が抑制され、オフ電流の小さいトランジスタとすることができる。また、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
前述したように、酸化物２３０に適用する金属酸化物の組成により、トランジスタの電気特性、及び信頼性が異なる。したがって、トランジスタに求められる電気特性、及び信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した半導体装置とすることができる。
酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。当該構成にすることで、酸化物２３０ａよりも下方に形成された構造物からの、酸化物２３０ｂに対する、不純物及び酸素の拡散を抑制できる。
また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。当該構成することで、トランジスタ２００は大きいオン電流、及び高い周波数特性を得ることができる。
また、酸化物２３０ａ及び酸化物２３０ｂが、酸素以外に共通の元素を主成分として有することで、酸化物２３０ａ及び酸化物２３０ｂの界面における欠陥準位密度を低減できる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、及び高い周波数特性を得ることができる。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：２［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いることができる。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いることができる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。また、酸化物２３０として酸化物２３０ｂの単層を設ける場合、酸化物２３０ｂとして、酸化物２３０ａに用いることができる金属酸化物を適用してもよい。また、酸化物２３０ａ、及び酸化物２３０ｂに用いることのできる金属酸化物の組成については、上記に限定されない。例えば、酸化物２３０ａに用いることのできる金属酸化物の組成は、酸化物２３０ｂに適用してもよい。同様に、酸化物２３０ｂに用いることのできる金属酸化物の組成は、酸化物２３０ａに適用してもよい。
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
酸化物２３０ｂは、結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
ＣＡＡＣ－ＯＳは、結晶性の高い、緻密な構造を有しており、不純物及び欠陥（例えば、酸素欠損）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ－ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ－ＯＳの密度をより高めることで、当該ＣＡＡＣ－ＯＳ中の不純物または酸素の拡散をより低減することができる。
また、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
また、酸化物２３０ｂとしてＣＡＡＣ－ＯＳなどの結晶性を有する酸化物を用いることで、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるため、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネル形成領域では、不純物、酸素欠損、及びＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネル形成領域は、キャリア濃度が低減され、ｉ型（真性化）または実質的にｉ型であることが好ましい。
これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、及びＶＯＨを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素の量が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。また、当該絶縁体から酸化物半導体に供給する酸素が、ゲート電極、ソース電極、及びドレイン電極などの導電体に拡散すると、当該導電体が酸化してしまい、導電性が損なわれることなどにより、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。
よって、酸化物半導体中において、チャネル形成領域は、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましいが、ソース領域及びドレイン領域は、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体のチャネル形成領域の酸素欠損、及びＶＯＨを低減することが好ましい。また、ソース領域及びドレイン領域には過剰な量の酸素が供給されないようにすること、及びソース領域及びドレイン領域のＶＯＨの量が過剰に低減しないようにすることが好ましい。また、導電体２６０、導電体２４２ａ、及び導電体２４２ｂなどの導電率が低下することを抑制する構成にすることが好ましい。例えば、導電体２６０、導電体２４２ａ、及び導電体２４２ｂなどの酸化を抑制する構成にすることが好ましい。なお、酸化物半導体中の水素はＶＯＨを形成しうるため、ＶＯＨの量を低減するには、水素濃度を低減する必要がある。
そこで、本実施の形態では、半導体装置を、チャネル形成領域の水素濃度を低減し、かつ、導電体２４２ａ、導電体２４２ｂ、及び導電体２６０の酸化を抑制し、かつ、ソース領域及びドレイン領域中の水素濃度が低減することを抑制する構成とする。
酸化物２３０ｂにおけるチャネル形成領域と接する絶縁体２５０は、水素を捕獲または水素を固着する機能を有することが好ましい。これにより、酸化物２３０ｂのチャネル形成領域中の水素濃度を低減できる。よって、チャネル形成領域中のＶＯＨを低減し、チャネル形成領域をｉ型または実質的にｉ型とすることができる。
ここで、図２（Ａ）に示すように、絶縁体２５０は、酸化物２３０に接する絶縁体２５０ａと、絶縁体２５０ａ上の絶縁体２５０ｂと、絶縁体２５０ｂ上の絶縁体２５０ｃの積層構造とすることが好ましい。この場合、絶縁体２５０ａが水素を捕獲または水素を固着する機能を有することが好ましい。
水素を捕獲または水素を固着する機能を有する絶縁体として、アモルファス構造を有する金属酸化物が挙げられる。絶縁体２５０ａとして、例えば、酸化マグネシウム、またはアルミニウム及びハフニウムの一方または双方を含む酸化物などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。つまり、アモルファス構造を有する金属酸化物は、水素を捕獲または固着する能力が高いといえる。
また、絶縁体２５０ａに、高誘電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。なお、ｈｉｇｈ－ｋ材料の一例として、アルミニウム及びハフニウムの一方または双方を含む酸化物がある。絶縁体２５０ａとしてｈｉｇｈ－ｋ材料を用いることで、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
以上より、絶縁体２５０ａとして、アルミニウム及びハフニウムの一方または双方を含む酸化物を用いることが好ましく、アモルファス構造を有し、アルミニウム及びハフニウムの一方または双方を含む酸化物を用いることがより好ましい。酸化アルミニウムは、ＡＬＤ法を用いて、アモルファス化した膜を比較的容易に成膜することができるため、アモルファス構造を有する酸化アルミニウムを用いることがさらに好ましい。本実施の形態では、絶縁体２５０ａとして、酸化アルミニウム膜を用いる。この場合、絶縁体２５０ａは、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。また、当該酸化アルミニウムは、アモルファス構造を有する。この場合、絶縁体２５０ａは、アモルファス構造を有する。
次に、絶縁体２５０ｂは、酸化シリコンまたは酸化窒化シリコンなどの、熱に対し安定な絶縁体を用いることが好ましい。なお、本明細書等において、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンと記載した場合は、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンと記載した場合は、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、図３（Ｂ）に示すように、絶縁体２５０ｂの上に絶縁体２５０ｄを設ける構造にしてもよい。この場合、絶縁体２５０ｄとしては、絶縁体２５０ａに用いることができる絶縁体を設けることができる。例えば、絶縁体２５０ｄとして、酸化ハフニウムを用いることができる。ここで、絶縁体２５０ｃと絶縁体２５０ｂの間に、絶縁体２５０ｄを設けることにより、絶縁体２５０ｂなどに含まれる水素を、より効果的に捕獲及び固着させることができる。
導電体２４２ａ、導電体２４２ｂ、及び導電体２６０の酸化を抑制するために、導電体２４２ａ、導電体２４２ｂ、及び導電体２６０それぞれの近傍に酸素に対するバリア絶縁体を設けることが好ましい。本実施の形態で説明する半導体装置において、当該絶縁体は、例えば、絶縁体２５０ａ、絶縁体２５０ｃ、絶縁体２５０ｄ、絶縁体２５５、及び絶縁体２７５である。
なお、本明細書等において、バリア絶縁体とは、バリア性を有する絶縁体のことを指す。本明細書等において、バリア性を有するとは、対応する物質の透過を妨げる性質（透過性が低いともいう）を有することを指す。例えば、バリア性を有する絶縁体は、対応する物質が当該絶縁体内部に拡散しにくい性質を有する。また例えば、バリア性を有する絶縁体は、対応する物質を、当該絶縁体内部で捕獲、または固着する（ゲッタリングともいう）機能を有する。
酸素に対するバリア絶縁体としては、例えば、アルミニウム及びハフニウムの一方または双方を含む酸化物、酸化マグネシウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、及び窒化酸化シリコンが挙げられる。また、アルミニウム及びハフニウムの一方または双方を含む酸化物として、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、並びに、ハフニウム及びシリコンを含む酸化物（ハフニウムシリケート）が挙げられる。例えば、絶縁体２５０ａ、絶縁体２５０ｃ、絶縁体２５０ｄ、絶縁体２５５、及び絶縁体２７５はそれぞれ、上記酸素に対するバリア絶縁体の単層構造または積層構造であると好ましい。例えば、絶縁体２５５を積層構造にする場合、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜の２層構造にすることができる。
絶縁体２５０ａ及び絶縁体２５５は、酸素に対するバリア性を有することが好ましい。絶縁体２５０ａ及び絶縁体２５５は、少なくとも絶縁体２８０よりも酸素を透過しにくいことが好ましい。絶縁体２５０ａは、導電体２４２ａ１の側面、及び導電体２４２ｂ１の側面と接する領域を有する。絶縁体２５５は、導電体２４２ａ１の上面、導電体２４２ｂ１の上面、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面と接する領域を有する。また、絶縁体２５０ａは、絶縁体２５５の側面に接する。絶縁体２５０ａ及び絶縁体２５５が酸素に対するバリア性を有することで、導電体２４２ａ及び導電体２４２ｂの側面が酸化され、当該側面に酸化膜が形成されることを抑制できる。これにより、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を抑制できる。
また、絶縁体２５０ａは、酸化物２３０ｂの上面及び側面、酸化物２３０ａの側面、絶縁体２２４の側面、及び絶縁体２２２の上面に接して設けられる。絶縁体２５０ａが酸素に対するバリア性を有することで、熱処理などを行った際に、酸化物２３０ｂのチャネル形成領域から酸素が脱離することを抑制できる。よって、酸化物２３０ａ及び酸化物２３０ｂに酸素欠損が形成されることを低減できる。
また、絶縁体２５０ａ及び絶縁体２５５を設けることにより、絶縁体２８０に過剰な量の酸素が含まれていても、当該酸素が酸化物２３０ａ及び酸化物２３０ｂに過剰に供給されることを抑制し、適量の酸素を酸化物２３０ａ及び酸化物２３０ｂに供給することができる。よって、ソース領域及びドレイン領域が過剰に酸化され、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を抑制できる。
アルミニウム及びハフニウムの一方または双方を含む酸化物は酸素に対するバリア性を有するため、絶縁体２５０ａとして好適に用いることができる。
また、窒化シリコンも、酸素に対するバリア性を有するため、絶縁体２５５として好適に用いることができる。この場合、絶縁体２５５は、少なくとも窒素と、シリコンと、を有する絶縁体となる。また、絶縁体２５５は、水素に対するバリア性を有することが好ましい。これにより、導電体２４２ａ２、２４２ｂ２に含まれる水素などの不純物が、酸化物２３０ｂに拡散することを防ぐことができる。
絶縁体２５０ｃも、酸素に対するバリア性を有することが好ましい。絶縁体２５０ｃは酸化物２３０のチャネル形成領域と導電体２６０との間、及び絶縁体２８０と導電体２６０との間に設けられている。当該構成にすることで、酸化物２３０のチャネル形成領域に含まれる酸素が導電体２６０へ拡散し、酸化物２３０のチャネル形成領域に酸素欠損が形成されることを抑制できる。また、酸化物２３０に含まれる酸素及び絶縁体２８０に含まれる酸素が導電体２６０へ拡散し、導電体２６０が酸化することを抑制できる。絶縁体２５０ｃは、少なくとも絶縁体２８０よりも酸素を透過しにくいことが好ましい。例えば、絶縁体２５０ｃとして、窒化シリコン膜を用いることが好ましい。この場合、絶縁体２５０ｃは、少なくとも窒素と、シリコンと、を有する絶縁体となる。
また、絶縁体２５０ｃは、水素に対するバリア性を有することが好ましい。これにより、導電体２６０に含まれる水素などの不純物が、酸化物２３０ｂに拡散することを防ぐことができる。
絶縁体２７５も、酸素に対するバリア性を有することが好ましい。絶縁体２７５は、絶縁体２８０と導電体２４２ａとの間、及び、絶縁体２８０と導電体２４２ｂとの間に設けられている。当該構成にすることで、絶縁体２８０に含まれる酸素が導電体２４２ａ及び導電体２４２ｂに拡散することを抑制できる。したがって、絶縁体２８０に含まれる酸素によって、導電体２４２ａ及び導電体２４２ｂが酸化されて抵抗率が増大し、オン電流が低減することを抑制できる。絶縁体２７５は、少なくとも絶縁体２８０よりも酸素を透過しにくいことが好ましい。例えば、絶縁体２７５として、窒化シリコンを用いることが好ましい。この場合、絶縁体２７５は、少なくとも窒素と、シリコンと、を有する絶縁体となる。
酸化物２３０におけるソース領域及びドレイン領域の水素濃度が低減することを抑制するために、ソース領域及びドレイン領域それぞれの近傍に水素に対するバリア絶縁体を設けることが好ましい。本実施の形態で説明する半導体装置において、当該水素に対するバリア絶縁体は、例えば、絶縁体２７５である。
水素に対するバリア絶縁体として、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの酸化物、及び窒化シリコンなどの窒化物が挙げられる。例えば、絶縁体２７５は、上記水素に対するバリア絶縁体の単層構造または積層構造であると好ましい。
上記のような絶縁体２７５を設けることで、ソース領域及びドレイン領域の水素が外部に拡散するのを低減することができるので、ソース領域及びドレイン領域の水素濃度が低減するのを抑制することができる。したがって、ソース領域及びドレイン領域をｎ型とすることができる。
上記構成にすることで、チャネル形成領域をｉ型または実質的にｉ型とし、ソース領域及びドレイン領域をｎ型とすることができ、良好な電気特性を有する半導体装置を提供できる。また、上記構成にすることで、半導体装置を微細化または高集積化しても良好な電気特性を有することができる。また、トランジスタ２００を微細化することで周波数特性を向上することができる。具体的には、遮断周波数を向上することができる。
絶縁体２５０ａ乃至絶縁体２５０ｄは、第１のゲート絶縁体の一部として機能する。絶縁体２５０ａ乃至絶縁体２５０ｄは、絶縁体２５５及び導電体２６０とともに、絶縁体２８０に形成された開口に設ける。トランジスタ２００の微細化を図るにあたって、絶縁体２５０ａ乃至絶縁体２５０ｄの膜厚はそれぞれ薄いことが好ましい。絶縁体２５０ａ乃至絶縁体２５０ｄの膜厚は、それぞれ、０．１ｎｍ以上１０ｎｍ以下が好ましく、０．１ｎｍ以上５．０ｎｍ以下がより好ましく、０．５ｎｍ以上５．０ｎｍ以下がより好ましく、１．０ｎｍ以上５．０ｎｍ未満がより好ましく、１．０ｎｍ以上３．０ｎｍ以下がさらに好ましい。なお、絶縁体２５０ａ乃至絶縁体２５０ｄは、それぞれ、少なくとも一部において、上記のような膜厚の領域を有していればよい。
絶縁体２５０ａ乃至絶縁体２５０ｄの膜厚を上記のように薄くするためには、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。また、絶縁体２８０等の開口内に、絶縁体２５０ａ乃至絶縁体２５０ｄ、及び絶縁体２５５を設けるには、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
ＡＬＤ法は、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体２５５及び絶縁体２５０を、絶縁体２８０に形成された開口部の側面、及び導電体２４２ａ、２４２ｂの側端部などに被覆性良く、上記のような薄い膜厚で成膜することができる。
なお、ＡＬＤ法で用いるプリカーサには炭素などを含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、またはオージェ電子分光法（ＡＥＳ：Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
なお、上記において、絶縁体２５０が、絶縁体２５０ａ乃至絶縁体２５０ｃの３層構造、または絶縁体２５０ａ乃至絶縁体２５０ｄの４層構造となる構成について説明したが、本発明はこれに限られるものではない。絶縁体２５０は、絶縁体２５０ａ乃至絶縁体２５０ｄのうち、少なくとも一つを有する構成にすることができる。絶縁体２５０を、絶縁体２５０ａ乃至絶縁体２５０ｄのうち、１層、２層または３層で構成することで、半導体装置の作製工程を簡略化し、生産性の向上を図ることができる。
例えば、図３（Ａ）に示すように、絶縁体２５０を２層構造にする構成にしてもよい。この場合、絶縁体２５０を、絶縁体２５０ａと、絶縁体２５０ａ上の絶縁体２５０ｃの積層構造にすることが好ましい。絶縁体２５０ａ及び絶縁体２５０ｃの少なくとも一方にｈｉｇｈ－ｋ材料を用いることができる。これにより、絶縁体２５０ａ及び絶縁体２５０ｃをリーク電流が抑制される程度の膜厚に維持しながら、等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
また、本実施の形態では、半導体装置を、上記構成に加えて、水素がトランジスタ２００等に混入することを抑制する構成とすることが好ましい。例えば、水素の拡散を抑制する機能を有する絶縁体を、トランジスタ２００等の上下の一方または双方を覆うように設けることが好ましい。本実施の形態で説明する半導体装置において、当該絶縁体は、例えば、絶縁体２８３、絶縁体２８２、絶縁体２２２、及び絶縁体２２１などである。また、トランジスタ２００の下に設ける絶縁体２１５を、絶縁体２８２、及び絶縁体２８３のいずれか一方、または両方と同様の構成にしてもよい。この場合、絶縁体２１５を、絶縁体２８２と絶縁体２８３の積層構造にしてもよく、絶縁体２８２を下にし、絶縁体２８３を上にする構成にしてもよいし、絶縁体２８２を上にし、絶縁体２８３を下にする構成にしてもよい。
絶縁体２８３、絶縁体２８２、絶縁体２２２、及び絶縁体２２１のうち一つまたは複数は、水、水素などの不純物が、基板側から、または、トランジスタ２００等の上方からトランジスタ２００等に拡散することを抑制するバリア絶縁体として機能することが好ましい。したがって、絶縁体２８３、絶縁体２８２、絶縁体２２２、及び絶縁体２２１のうち一つまたは複数は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を有することが好ましい。または、酸素（例えば、酸素原子、及び酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を有することが好ましい。
絶縁体２８３、絶縁体２８２、絶縁体２２２、及び絶縁体２２１は、それぞれ、水、水素などの不純物、及び酸素の拡散を抑制する機能を有する絶縁体を有することが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウム及びジルコニウムを含む酸化物（ハフニウムジルコニウム酸化物）、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体２８３及び絶縁体２２１は、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体２８２は、水素を捕獲または水素を固着する能力が高い、酸化アルミニウムなどを用いることが好ましい。また、例えば、絶縁体２２２は、水素を捕獲または水素を固着する能力が高く、高誘電率（ｈｉｇｈ－ｋ）材料である、酸化ハフニウムなどを用いることが好ましい。
このような構成にすることで、絶縁体２８３よりも上側に配置されている層間絶縁膜などから、水、水素などの不純物が、トランジスタ２００等に拡散することを抑制できる。また、絶縁体２２１よりも下側に配置されている層間絶縁膜などから、水、水素などの不純物が、トランジスタ２００等に拡散することを抑制できる。また、絶縁体２８０、絶縁体２２４、及び絶縁体２５０等に含まれる水素を、絶縁体２８２または絶縁体２２２に、捕獲及び固着することができる。また、絶縁体２８２及び絶縁体２８３を設けることで、絶縁体２８０などに含まれる酸素が、トランジスタ２００等より上方に拡散することを抑制できる。また、絶縁体２２２及び絶縁体２２１を設けることで、絶縁体２２４などに含まれる酸素が、トランジスタ２００等より下方に拡散することを抑制できる。このように、トランジスタ２００の上下を、水、水素などの不純物、及び酸素の拡散を抑制する機能を有する絶縁体で取り囲む構造にすることで、酸化物半導体に過剰な酸素及び水素が拡散するのを低減することができる。これにより、半導体装置の電気特性、及び信頼性の向上を図ることができる。
さらに、絶縁体２５５、絶縁体２７５、及び絶縁体２５０ｃに、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、絶縁体２５０ａに、水素を捕獲または水素を固着する能力が高い、酸化アルミニウムなどを用いることが好ましい。
ここで、絶縁体２７５の酸化物２３０と重畳してない領域が絶縁体２２２に接し、絶縁体２７５の側端部が絶縁体２５５に接し、絶縁体２５５の上端部、及び絶縁体２５０ａ乃至絶縁体２５０ｃの上端部が絶縁体２８２に接することが好ましい。上記のような構成にすることで、絶縁体２８３と絶縁体２２１に挟まれた領域において、絶縁体２８０が、絶縁体２７５によって酸化物２３０と離隔され、絶縁体２８０が、絶縁体２５５及び絶縁体２５０ａによって絶縁体２５０ｂと離隔され、導電体２６０が、絶縁体２５０ｃによって絶縁体２５０ｂと離隔され、導電体２４２ａ２及び導電体２４２ｂ２が、絶縁体２５５及び絶縁体２５０ａによって絶縁体２５０ｂと離隔される。
これにより、絶縁体２８０に含まれる水、水素などの不純物が、酸化物２３０及び絶縁体２５０ｂに拡散することを抑制することができる。また、導電体２６０に含まれる水、水素などの不純物が、絶縁体２５０ｂを介して酸化物２３０に拡散することを抑制することができる。また、導電体２４２ａ２及び導電体２４２ｂ２に含まれる水、水素などの不純物が、絶縁体２５０ｂを介して酸化物２３０に拡散することを抑制することができる。例えば、導電体２４２ａ２及び導電体２４２ｂ２の上面に接して、コンタクトプラグを形成し、当該コンタクトプラグを介して、導電体２４２ａ２及び導電体２４２ｂ２に水、水素などの不純物が拡散しても、水、水素などの不純物が酸化物２３０に拡散するのを低減することができる。また、絶縁体２５０ａ、及び絶縁体２５０ｂに含まれる水素を、絶縁体２８２に、捕獲及び固着することができる。このような構成にすることで、酸化物半導体に水素が拡散するのをさらに低減することができる。これにより、半導体装置の電気特性、及び信頼性の向上を図ることができる。
トランジスタ２００において、導電体２０５は、酸化物２３０及び導電体２６０と重なるように配置する。ここで、導電体２０５は、絶縁体２１６に形成された開口部に埋め込まれて設けることが好ましい。また、導電体２０５は、図１（Ａ）及び図１（Ｃ）に示すように、チャネル幅方向に延在して設けられることが好ましい。このような構成にすることで、複数のトランジスタを設ける場合に、導電体２０５は配線として機能する。
図１（Ｂ）及び図１（Ｃ）に示すように、導電体２０５は、導電体２０５ａ及び導電体２０５ｂを有する事が好ましい。導電体２０５ａは、上記開口部の底面及び側壁に接して設けられる。導電体２０５ｂは、上記開口部に沿って形成された導電体２０５ａの凹部を埋め込むように設けられる。ここで、導電体２０５の上面の高さは、絶縁体２１６の上面の高さと一致または概略一致する。
ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を有することが好ましい。または、酸素（例えば、酸素原子、及び酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を有することが好ましい。
導電体２０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素などの不純物が、絶縁体２１６等を介して、酸化物２３０に拡散することを防ぐことができる。また、導電体２０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、及び、酸化ルテニウムが挙げられる。導電体２０５ａは、上記導電性材料の単層構造または積層構造とすることができる。例えば、導電体２０５ａは、窒化チタンを有することが好ましい。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを有することが好ましい。
導電体２０５は、第２のゲート電極として機能することができる。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５及び絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減することができるため、当該不純物が酸化物２３０に拡散することを低減することができる。
なお、上記において、導電体２０５ａと導電体２０５ｂの積層構造について示したが、本発明はこれに限られるものではなく、導電体２０５は、単層構造であってもよく、３層以上の積層構造であってもよい。例えば、導電体２０５を３層の積層構造にする場合、上記導電体２０５ａと導電体２０５ｂの積層構造でさらに、導電体２０５ｂの上に、導電体２０５ａと同様の材料を有する導電体を設ける構成にすることができる。このとき、導電体２０５ｂの上面が導電体２０５ａの最上部より低くなるようにして、導電体２０５ａと導電体２０５ｂで形成された凹部を埋め込むように、上記導電体を形成する構成にしてもよい。
絶縁体２２４は、絶縁体２２１、及び絶縁体２２２とともに、第２のゲート絶縁体として機能する。
酸化物２３０と接する絶縁体２２４は、例えば、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。これにより、絶縁体２２４から酸化物２３０に酸素を供給し、酸素欠損を低減することができる。
また、絶縁体２２４は、酸化物２３０と同様に、島状に加工することが好ましい。これにより、複数のトランジスタ２００を設ける場合、１個のトランジスタ２００に対して、ほぼ同程度の大きさの絶縁体２２４が設けられることになる。これにより、各トランジスタ２００において、絶縁体２２４から酸化物２３０に供給される酸素の量が、同程度になる。よって、基板面内でトランジスタ２００の電気特性のばらつきを抑制することができる。ただし、これに限られず、絶縁体２２２と同様に、絶縁体２２４をパターン形成しない構成にすることもできる。
なお、絶縁体２２４は、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
導電体２４２ａ、導電体２４２ｂ、及び導電体２６０として、それぞれ、酸化しにくい導電性材料、または、酸素の拡散を抑制する機能を有する導電性材料を用いることが好ましい。当該導電性材料として、例えば、窒素を含む導電性材料、及び酸素を含む導電性材料が挙げられる。これにより、導電体２４２ａ、導電体２４２ｂ、及び導電体２６０の導電率が低下することを抑制できる。導電体２４２ａ、導電体２４２ｂ、及び導電体２６０として、金属及び窒素を含む導電性材料を用いる場合、導電体２４２ａ、導電体２４２ｂ、及び導電体２６０は、少なくとも金属と、窒素と、を有する導電体となる。
図１（Ｂ）において、導電体２４２ａ、２４２ｂを２層構造で示す。導電体２４２ａは、導電体２４２ａ１と導電体２４２ａ１上の導電体２４２ａ２の積層膜であり、導電体２４２ｂは、導電体２４２ｂ１と導電体２４２ｂ１上の導電体２４２ｂ２の積層膜である。このとき、酸化物２３０ｂに接する層（導電体２４２ａ１及び導電体２４２ｂ１）として、酸化しにくい導電性材料、または、酸素の拡散を抑制する機能を有する導電性材料を用いることが好ましい。これにより、導電体２４２ａ、２４２ｂの導電率が低下することを抑制できる。また、酸化物２３０ｂから酸素が引き抜かれ、過剰な量の酸素欠損が形成されるのを抑制できる。また、酸化物２３０ｂに接する層（導電体２４２ａ１及び導電体２４２ｂ１）として、水素を吸い取りやすい（抜き取りやすい）材料を用いると、酸化物２３０の水素濃度を低減でき、好ましい。
導電体２４２ａ１、２４２ｂ１としては、金属窒化物を用いることが好ましく、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタル及びアルミニウムを含む窒化物、チタン及びアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、ルテニウム、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
なお、酸化物２３０ｂなどに含まれる水素が、導電体２４２ａ１または導電体２４２ｂ１に拡散する場合がある。特に、導電体２４２ａ１及び導電体２４２ｂ１に、タンタルを含む窒化物を用いることで、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａ１または導電体２４２ｂ１に拡散しやすく、拡散した水素は、導電体２４２ａ１または導電体２４２ｂ１が有する窒素と結合することがある。つまり、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａ１または導電体２４２ｂ１に吸い取られる場合がある。
また、導電体２４２ａ２及び導電体２４２ｂ２は、導電体２４２ａ１及び導電体２４２ｂ１よりも、導電性が高いことが好ましい。例えば、導電体２４２ａ２及び導電体２４２ｂ２の膜厚を、導電体２４２ａ１及び導電体２４２ｂ１の膜厚より大きくすることが好ましい。導電体２４２ａ２及び導電体２４２ｂ２としては、上記導電体２０５ｂに用いることが可能な導電体を用いればよい。上記のような構造にすることで、導電体２４２ａ２及び導電体２４２ｂ２の抵抗を低減することができる。これにより、本実施の形態に係る半導体装置の動作速度の向上を図ることができる。
例えば、導電体２４２ａ１及び導電体２４２ｂ１として、窒化タンタルまたは窒化チタンを用い、導電体２４２ａ２及び導電体２４２ｂ２として、タングステンを用いることができる。
また、導電体２４２ａ、２４２ｂの導電率が低下することを抑制するために、酸化物２３０ｂとして、ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物を用いることが好ましい。特に、インジウムと、亜鉛と、ガリウム、アルミニウム、及び錫から選ばれる一または複数と、を有する金属酸化物を用いることが好ましい。ＣＡＡＣ－ＯＳを用いることで、導電体２４２ａまたは導電体２４２ｂによる、酸化物２３０ｂからの酸素の引き抜きを抑制できる。また、導電体２４２ａ及び導電体２４２ｂの導電率が低下することを抑制できる。
絶縁体２５５は、図１（Ｂ）及び図１（Ｃ）に示すように、絶縁体２８０等に形成された開口の中に配置され、絶縁体２８０の側面、絶縁体２７５の側面、絶縁体２７１ａの側面、絶縁体２７１ｂの側面、導電体２４２ａ２の側面、導電体２４２ｂ２の側面、導電体２４２ａ１の上面、導電体２４２ｂ１の上面、及び絶縁体２２２の上面に接する。言い換えると、絶縁体２５５は、絶縁体２８０等に形成された開口の側壁に接してサイドウォール状に形成されているということもできる。なお、絶縁体２５５の、導電体２４２ａ１の上面、導電体２４２ｂ１の上面、または絶縁体２２２の上面に接する部分には、突出部が形成されており、他の部分よりも、上記開口の中央部に向かって突出した形状になっている。
絶縁体２５５は、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面に接して形成されており、導電体２４２ａ２、及び導電体２４２ｂ２を保護する無機絶縁体である。絶縁体２５５は、酸化雰囲気に曝されるので、酸化されにくい無機絶縁体が好ましい。また、絶縁体２５５は、導電体２４２ａ２及び導電体２４２ｂ２に接するので、導電体２４２ａ２、２４２ｂ２を酸化させにくい、無機絶縁体であることが好ましい。よって、絶縁体２５５は、酸素に対するバリア性を有する絶縁体２５０ｃに用いることが可能な絶縁性材料を用いることが好ましい。例えば、絶縁体２５５として、窒化シリコンを用いることができる。
このような絶縁体２５５を用いることで、導電体を導電体２４２ａ１と導電体２４２ｂ１とに分断した後で、絶縁体２５０を成膜する前に酸素を含む雰囲気で熱処理を行っても、導電体２４２ａ２及び導電体２４２ｂ２が過剰に酸化されない。
また、絶縁体２５５の膜厚は、０．５ｎｍ以上２０ｎｍ以下が好ましく、０．５ｎｍ以上１０ｎｍ以下がより好ましく、０．５ｎｍ以上３ｎｍ以下がより好ましい。絶縁体２５５を上記のような膜厚にすることで、導電体２４２ａ２及び導電体２４２ｂ２が過剰に酸化されるのを抑制することができる。なお、絶縁体２５５は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２５５は、絶縁体２８０等に形成された開口の側壁に接して設けるので、被覆性の良好な、ＡＬＤ法などを用いて成膜することが好ましい。絶縁体２５５の膜厚を過剰に厚くすると、ＡＬＤ法による絶縁体２５５の成膜時間が長くなり、生産性が低下するため、絶縁体２５５の膜厚は上記の範囲程度にすることが好ましい。ここで、絶縁体２５５の膜厚とは、絶縁体２５５の突出部より上部における、Ａ１－Ａ２方向の膜厚を指す。
また、絶縁体２５５は、２層以上の積層構造にしてもよい。この場合、少なくとも一層が、上述の酸化されにくい無機絶縁体であればよい。例えば、図３（Ｃ）に示すように、絶縁体２５５ｂと、絶縁体２５５ｂ上の絶縁体２５５ａの積層構造にしてもよい。絶縁体２５５ｂの内側に絶縁体２５５ａが配置された構造とみることもできる。ここで、絶縁体２５５ａの下面が絶縁体２５５ｂに接する場合がある。絶縁体２５５ａには上述の酸化されにくい無機絶縁体を用い、絶縁体２５５ｂには、絶縁体２５０ｂに用いることができる絶縁体（例えば、酸化シリコンなど）を用いればよい。絶縁体２５５ｂは、絶縁体２５５ａより誘電率が低いことが好ましい。このように、絶縁体２５５を２層構造にして膜厚を大きくすることで、導電体２６０と導電体２４２ａまたは導電体２４２ｂとの距離を大きくし、寄生容量を低減させることができる。
また、絶縁体２５５は、導電体２４２ａ１と導電体２４２ｂ１に分断する際に、マスクとして機能する。よって、図１（Ｂ）などに示すように、トランジスタ２００の断面視において、絶縁体２５５の突出部の端部は、導電体２４２ａ１の側端部、及び導電体２４２ｂ１の側端部と一致または概略一致していることが好ましい。
なお、断面視において、側端部が一致している、または概略一致している場合、及び、上面形状が一致または概略一致している場合、上面視において、積層した層と層との間で少なくとも輪郭の一部が重なっているといえる。例えば、上層の側端部の下部が、下層の側端部の上部と接する場合を含む。また、例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。また、例えば、上層をマスクとして、下層が加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層の一部が下層の内側に位置すること、または、上層の一部が下層の外側に位置することもあり、この場合も側端部が一致または概略一致している、または、上面形状が一致または概略一致している、という。
ここで、導電体２４２ａ１において、上面に絶縁体２５５が形成された部分は、導電体２４２ａ２より、導電体２６０側に突出して形成される。同様に、導電体２４２ｂ１において、上面に絶縁体２５５が形成された部分は、導電体２４２ｂ２より、導電体２６０側に突出して形成される。図２（Ｂ）に示すように、トランジスタ２００のチャネル長方向の断面視において、導電体２４２ａ１と導電体２４２ｂ１の間の距離Ｌ２は、導電体２４２ａ２と導電体２４２ｂ２の間の距離Ｌ１より小さい。ここで、Ｌ１とＬ２の差は、絶縁体２５５の膜厚の２倍以上にすることができる。
導電体２４２ａ１と導電体２４２ｂ１の間の距離Ｌ２は、トランジスタ２００のチャネル長に反映されるため、微細であることが好ましい。例えば、距離Ｌ２が、６０ｎｍ以下、５０ｎｍ以下、４０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、または１０ｎｍ以下であって、１ｎｍ以上、または５ｎｍ以上であることが好ましい。例えば、距離Ｌ２は、１ｎｍ以上２０ｎｍ以下程度にすることがより好ましい。このような構成にすることで、ソースとドレインの間の距離をより短くし、それに応じてチャネル長を短くすることが可能になる。よって、トランジスタ２００のオン電流を大きくし、サブスレッショルドスイング値（Ｓ値と表記することがある）を低減し、周波数特性を向上させることができる。ここで、Ｓ値とは、ドレイン電圧一定にてドレイン電流を１桁変化させるサブスレッショルド領域でのゲート電圧の変化量をいう。このように、半導体装置の微細化を図ることで、動作速度の向上した半導体装置を提供することができる。
なお、図４（Ａ）に示すように、酸化物２３０ｂの、導電体２４２ａ１及び導電体２４２ｂ１から露出した部分に凹部が形成される場合がある。言い換えると、酸化物２３０ｂの上面において、導電体２４２ａ１と導電体２４２ｂ１に挟まれた領域は、導電体２４２ａ１と重なる領域、及び導電体２４２ｂ１と重なる領域より、高さが低くなる場合がある。
また、図２（Ａ）に示すトランジスタ２００においては、導電体２４２ａ１と導電体２４２ｂ１の互いに対向する側面、及び導電体２４２ａ２と導電体２４２ｂ２の互いに対向する側面が、酸化物２３０ｂの上面に対して垂直または概略垂直であるが、本発明はこれに限られるものではない。例えば、図４（Ｂ）に示すように、導電体２４２ａ１と導電体２４２ｂ１の互いに対向する側面、及び導電体２４２ａ２と導電体２４２ｂ２の互いに対向する側面がテーパー形状になってもよい。このとき、絶縁体２７１ａ、絶縁体２７１ｂ、絶縁体２７５、及び絶縁体２８０の側面がテーパー形状になる場合がある。
また、導電体２４２ａ１、２４２ｂ１のテーパー角が、導電体２４２ａ２、２４２ｂ２のテーパー角より鋭角になる構成であってもよい。
また、図４（Ｃ）に示すように、絶縁体２５５の側面の上部がテーパー形状を有する場合がある。また、図４（Ｃ）に示すように、絶縁体２８０の上部にも、絶縁体２５５の側面のテーパー形状と連続または概略連続する、テーパー形状が形成される場合がある。また、図４（Ｃ）に示すように、絶縁体２５５および絶縁体２８０の上部が曲面を有する場合もある。ここで、絶縁体２５５の上部、及び絶縁体２８０の上部のテーパー形状の部分に、絶縁体２５０ａが接することがある。このとき、絶縁体２５５および絶縁体２８０の上部が曲面を有していると、絶縁体２５０ａを良好な被覆性で形成することができる。
なお、トランジスタ２００は、図４（Ｄ）に示すように、図４（Ａ）乃至図４（Ｃ）に示す構造を有してもよい。つまり、酸化物２３０ｂの、導電体２４２ａ１、２４２ｂ１から露出した部分に凹部を有し、導電体２４２ａ１、２４２ｂ１の側面、及び導電体２４２ａ２、２４２ｂ２の側面がテーパー形状を有し、且つ絶縁体２５５の側面の上部がテーパー形状を有する、場合がある。
絶縁体２７１ａ及び絶縁体２７１ｂは、導電体２４２ａ２及び導電体２４２ｂ２の加工時にエッチングストッパとして機能し、導電体２４２ａ２及び導電体２４２ｂ２を保護する無機絶縁体である。また、絶縁体２７１ａ及び絶縁体２７１ｂは、導電体２４２ａ２及び導電体２４２ｂ２に接するので、導電体２４２ａ、２４２ｂを酸化させにくい、無機絶縁体であることが好ましい。よって、図２（Ａ）に示すように、絶縁体２７１ａを、絶縁体２７１ａ１と、絶縁体２７１ａ１上の絶縁体２７１ａ２の積層構造にし、絶縁体２７１ｂを、絶縁体２７１ｂ１と、絶縁体２７１ｂ１上の絶縁体２７１ｂ２の積層構造にすることが好ましい。ここで、絶縁体２７１ａ１、２７１ｂ１は、導電体２４２ａ２、２４２ｂ２を酸化させにくいように、絶縁体２５０ｃに用いることができる窒化物絶縁体を用いることが好ましい。また、絶縁体２７１ａ２、２７１ｂ２は、エッチングストッパとして機能するように、絶縁体２５０ｂに用いることができる酸化物絶縁体を用いることが好ましい。
ここで、絶縁体２７１ａ１は、導電体２４２ａ２の上面及び絶縁体２７５の一部に接し、絶縁体２７１ｂ１は、導電体２４２ｂ２の上面及び絶縁体２７５の一部に接する。また、絶縁体２７１ａ２は、絶縁体２７１ａ１の上面及び絶縁体２７５の下面に接し、絶縁体２７１ｂ２は、絶縁体２７１ｂ１の上面及び絶縁体２７５の下面に接する。例えば、絶縁体２７１ａ１及び絶縁体２７１ｂ１として、窒化シリコンを用い、絶縁体２７１ａ２及び絶縁体２７１ｂ２として、酸化シリコンを用いることができる。
絶縁体２７１ａ及び絶縁体２７１ｂの元になる絶縁体は、導電体２４２ａ及び導電体２４２ｂの元になる導電体のマスクとして機能するので、導電体２４２ａ及び導電体２４２ｂは側面と上面の間に湾曲面を有さない。これにより、導電体２４２ａ及び導電体２４２ｂは、側面と上面が交わる端部が角状になる。導電体２４２ａ及び導電体２４２ｂの側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２ａ及び導電体２４２ｂの断面積が大きくなる。さらに、絶縁体２７１ａ１、２７１ｂ１に、金属を酸化させにくい窒化物絶縁体を用いることで、導電体２４２ａ及び導電体２４２ｂが過剰に酸化されるのを防ぐことができる。以上により、導電体２４２ａ及び導電体２４２ｂの抵抗が低減されるので、トランジスタのオン電流を大きくすることができる。
導電体２６０は、図１（Ｂ）及び図１（Ｃ）に示すように、絶縁体２８０、絶縁体２７５に形成された開口内に配置される。導電体２６０は、当該開口内において、絶縁体２５０を介して、絶縁体２２２の上面、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、及び酸化物２３０ｂの上面を覆うように設けられる。また、導電体２６０の上面は、絶縁体２５０の最上部、絶縁体２５５の最上部、及び絶縁体２８０の上面と高さが一致または概略一致するように配置される。
なお、導電体２６０及び絶縁体２５０が配置された、上記開口において、当該開口の側壁は、絶縁体２２２の上面に対して垂直または概略垂直であってもよく、テーパー形状であってもよい。側壁をテーパー形状にすることで、絶縁体２８０の開口に設けられる、絶縁体２５５及び絶縁体２５０などの被覆性が向上し、鬆などの欠陥を低減できる。
導電体２６０は、トランジスタ２００の第１のゲート電極として機能する。ここで、導電体２６０は、図１（Ａ）、及び図１（Ｃ）に示すように、チャネル幅方向に延在して設けられることが好ましい。このような構成にすることで、複数のトランジスタを設ける場合に、導電体２６０は配線として機能する。
上記のような構造にする場合、図１（Ｃ）に示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう）。
上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２ａ及び導電体２４２ｂと重なる領域の酸化物２３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５０、および導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
なお、本明細書等において、少なくとも第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる構造を有する。一方で、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造の一種として捉えることも可能である。なお、本明細書等において、Ｆｉｎ型構造とは、ゲート電極が少なくともチャネルの２面以上（具体的には、２面、３面、または４面等）を包むように配置される構造を示す。Ｆｉｎ型構造、およびＳ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
トランジスタ２００を、上記のＳ－ｃｈａｎｎｅｌ構造とすることで、チャネル形成領域を電気的に取り囲むことができる。なお、Ｓ－ｃｈａｎｎｅｌ構造は、チャネル形成領域を電気的に取り囲んでいる構造であるため、実質的にＧＡＡ（Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ）構造、またはＬＧＡＡ（Ｌａｔｅｒａｌ Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ）構造と、同等の構造であるともいえる。トランジスタ２００をＳ－ｃｈａｎｎｅｌ構造、ＧＡＡ構造、又はＬＧＡＡ構造とすることで、酸化物２３０とゲート絶縁体との界面又は界面近傍に形成されるチャネル形成領域を、酸化物２３０のバルク全体とすることができる。したがって、トランジスタに流れる電流密度を向上させることが可能となるため、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度を高めることが期待できる。
本実施の形態では、絶縁体２２４を島状に設ける構成にする。よって、図１（Ｃ）に示すように、導電体２６０の下面の少なくとも一部を、酸化物２３０ｂの下面、より下に設けることができる。これにより、酸化物２３０ｂの上面及び側面に対向して、導電体２６０を設けることができるので、導電体２６０の電界を酸化物２３０ｂの上面及び側面に作用させることができる。このように、絶縁体２２４を島状に設ける構成にすることで、トランジスタ２００をＳ－ｃｈａｎｎｅｌ構造にすることができる。
なお、図１（Ｃ）に示すトランジスタ２００については、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタを例示したが、本発明の一態様の半導体装置はこれに限定されない。例えば、本発明の一態様に用いることができるトランジスタ構造としては、プレーナ型構造、Ｆｉｎ型構造、およびＧＡＡ構造の中から選ばれるいずれか一または複数としてもよい。
図１（Ｂ）などでは、導電体２６０を２層構造で示す。ここで、導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面及び側面を包むように配置されることが好ましい。このとき、導電体２６０ａとして、酸化しにくい導電性材料、または、酸素の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、及び酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を有することにより、絶縁体２８０などに含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０ｂは、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、位置合わせをしなくても、導電体２４２ａ１と導電体２４２ｂ１との間の領域に重畳して、導電体２６０を配置することができる。
絶縁体２１６、及び絶縁体２８０は、それぞれ、絶縁体２２２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減できる。
例えば、絶縁体２１６、及び絶縁体２８０は、それぞれ、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、及び、空孔を有する酸化シリコンのうち一つまたは複数を有することが好ましい。
特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
また、絶縁体２１６、及び絶縁体２８０の上面は、それぞれ、平坦化されていてもよい。
絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を有することが好ましい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。なお、半導体装置を構成する各層は、単層構造であってもよく、積層構造であってもよい。
＜＜基板＞＞
トランジスタを形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いることができる。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、及び、樹脂基板が挙げられる。また、半導体基板としては、例えば、シリコンまたはゲルマニウムを材料とした半導体基板、及び、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムからなる化合物半導体基板が挙げられる。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などが挙げられる。導電体基板としては、例えば、黒鉛基板、金属基板、合金基板、及び導電性樹脂基板が挙げられる。また、基板としては、例えば、金属の窒化物を有する基板、金属の酸化物を有する基板、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、及び、導電体基板に半導体または絶縁体が設けられた基板が挙げられる。または、これらの基板に１種または複数種の素子が設けられたものを用いてもよい。基板に設けられる素子としては、例えば、容量素子、抵抗素子、スイッチ素子、発光素子、及び記憶素子が挙げられる。
＜＜絶縁体＞＞
絶縁体としては、例えば、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、及び、金属窒化酸化物が挙げられる。
例えば、トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体としては、例えば、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、並びに、シリコン及びハフニウムを有する窒化物が挙げられる。
比誘電率が低い絶縁体としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、及び、樹脂が挙げられる。
また、金属酸化物を用いたトランジスタは、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、及びタンタルのうち一つまたは複数を含む絶縁体を、単層で、または積層で用いることができる。具体的には、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体として、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、及び、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物が挙げられる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。導電体としては、例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、及び、ランタンとニッケルを含む酸化物が挙げられる。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、及び、ランタンとニッケルを含む酸化物は、それぞれ、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、または、ニッケルシリサイドなどのシリサイドを用いてもよい。
積層構造の導電体を用いる場合、例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造、または、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造を適用してもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から脱離した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、及び、シリコンを添加したインジウム錫酸化物のうち一つまたは複数を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明の一態様に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫、アンチモンなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、またはアンチモンとする。その他、元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。特に、元素Ｍは、ガリウム、アルミニウム、イットリウム、及び錫から選ばれた一種または複数種であることが好ましい。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸化窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
以降では、金属酸化物の一例として、Ｉｎ－Ｇａ－Ｚｎ酸化物について説明する。
酸化物半導体の結晶構造としては、アモルファス（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、ＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）、単結晶（ｓｉｎｇｌｅ ｃｒｙｓｔａｌ）、及び多結晶（ｐｏｌｙｃｒｙｓｔａｌ）等が挙げられる。
なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などが含まれる。
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十ｎｍ程度となる場合がある。
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物及び欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
また、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＩｎを主成分とする領域（第１の領域）と、一部にＧａを主成分とする領域（第２の領域）とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、ＣＡＣ－ＯＳは、金属元素が不均一に分布した構造を有していると推測される。
ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いることができる。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましい。例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とする。
ここで、第１の領域は、第２の領域と比較して、導電性が高い領域である。つまり、第１の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第１の領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、第２の領域は、第１の領域と比較して、絶縁性が高い領域である。つまり、第２の領域が、金属酸化物中に分布することで、リーク電流を抑制することができる。
したがって、ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
また、ＣＡＣ－ＯＳを用いたトランジスタは、信頼性が高い。従って、ＣＡＣ－ＯＳは、表示装置をはじめとするさまざまな半導体装置に最適である。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜＜その他の半導体材料＞＞
トランジスタの半導体層には、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体を用いてもよい。
また、トランジスタの半導体層に、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。トランジスタの半導体層に適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。上述の遷移金属カルコゲナイドを、トランジスタの半導体層に適用することで、オン電流が大きい半導体装置を提供することができる。
＜半導体装置の作製方法例＞
図５（Ａ）乃至図１８（Ｄ）を用いて、本発明の一態様の半導体装置の作製方法例について説明する。ここでは、図１（Ａ）乃至図１（Ｄ）に示す半導体装置を作製する場合を例に挙げて説明する。
各図の（Ａ）は、平面図を示す。また、各図の（Ｂ）はそれぞれ、各図の（Ａ）にＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）はそれぞれ、各図の（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図の（Ｄ）はそれぞれ、各図の（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の平面図では、図の明瞭化のために一部の要素を省いている。また、図１４（Ａ）乃至図１４（Ｃ）は、Ａ３－Ａ４の一点鎖線で示す部位に対応する断面図である。図１６（Ａ）乃至図１６（Ｃ）は、トランジスタ２００のチャネル長方向の断面拡大図である。
以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法などを適宜用いて成膜することができる。
なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらにパルス的に電極に印加する電圧を変化させるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスＤＣスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ法などを用いることができる。
ＣＶＤ法及びＡＬＤ法は、ターゲットなどから放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性と、を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
また、ＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、ＣＶＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送または圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
また、ＡＬＤ法では、異なる複数種のプリカーサを同時に導入することで任意の組成の膜を成膜することができる。または、異なる複数種のプリカーサを導入する場合、各プリカーサのサイクル数を制御することで任意の組成の膜を成膜することができる。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１５を成膜する（図５（Ａ）乃至図５（Ｄ）参照）。上述の通り、絶縁体２１５は、絶縁体２２４、絶縁体２８２、及び絶縁体２８３のいずれか一、または複数の積層膜と同様の絶縁体を用いることができる。絶縁体２１５の成膜方法は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、または、ＡＬＤ法を用いることができる。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２１５中の水素濃度を低減できるので好ましい。
次に、絶縁体２１５上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２１６中の水素濃度を低減できる。ただし、絶縁体２１６の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。本実施の形態では、絶縁体２１６として、スパッタリング法を用いて酸化シリコンを成膜する。
絶縁体２１５、及び絶縁体２１６は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体２１５、及び絶縁体２１６を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減できる。
次に、絶縁体２１６に絶縁体２１５に達する開口を形成する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１５は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体２１５は窒化シリコン、酸化アルミニウム、または酸化ハフニウムなどを用いるとよい。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。導電体２０５ａとなる導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜として窒化チタンを成膜する。このような金属窒化物を導電体２０５ｂの下層に用いることにより、絶縁体２１６などによって、導電体２０５ｂが酸化されるのを抑制できる。また、導電体２０５ｂとして銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
次に、導電体２０５ｂとなる導電膜を成膜する。導電体２０５ｂとなる導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金などを用いることができる。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０５ｂとなる導電膜として、タングステンを成膜する。
次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜および導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する（図５（Ａ）乃至図５（Ｄ）参照）。その結果、開口部のみに、導電体２０５ａおよび導電体２０５ｂが残存する。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
次に、絶縁体２１６上及び導電体２０５上に絶縁体２２１を成膜する（図６（Ａ）乃至図６（Ｄ）参照）。
絶縁体２２１は、酸素、水素、及び水に対してバリア性を有する絶縁体を用いればよい。絶縁体２２１は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、または、ＡＬＤ法を用いて成膜することができる。本実施の形態では、絶縁体２２１として、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜する。
次に、絶縁体２２１上に絶縁体２２２を成膜する（図６（Ａ）乃至図６（Ｄ）参照）。
絶縁体２２２として、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、例えば、酸化アルミニウム、酸化ハフニウム、または、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）を用いることが好ましい。または、ハフニウムジルコニウム酸化物を用いることが好ましい。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、及び水に対するバリア性を有する。絶縁体２２２が、水素及び水に対するバリア性を有することで、トランジスタの周辺に設けられた構造体に含まれる水素、及び水が、絶縁体２２２を通じてトランジスタの内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制できる。
絶縁体２２２は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、または、ＡＬＤ法を用いて成膜することができる。本実施の形態では、絶縁体２２２として、ＡＬＤ法を用いて、酸化ハフニウムを成膜する。
次に、絶縁体２２２上に絶縁膜２２４ｆを成膜する（図６（Ａ）乃至図６（Ｄ）参照）。絶縁膜２２４ｆとしては、上記絶縁体２２４に対応する絶縁体を用いればよい。
絶縁膜２２４ｆは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、または、ＡＬＤ法を用いて成膜することができる。本実施の形態では、絶縁膜２２４ｆとして、スパッタリング法を用いて、酸化シリコンを成膜する。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁膜２２４ｆ中の水素濃度を低減できる。絶縁膜２２４ｆは、後の工程で酸化物２３０ａと接するため、このように水素濃度が低減されていることが好適である。
なお、絶縁膜２２４ｆの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２２４ｆを成膜してもよい。このような処理を行うことによって、絶縁体２２２の表面に吸着している水分及び水素を除去し、さらに絶縁体２２２中の水分濃度及び水素濃度を低減させることができる。ここで、絶縁体２２２の下面に接して絶縁体２２１を設けておくことで、当該加熱処理によって、絶縁体２２１より下方から水分、または水素などの不純物が侵入するのを防ぐことができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２５０℃とする。
次に、絶縁膜２２４ｆ上に、酸化膜２３０ａｆを成膜し、酸化膜２３０ａｆ上に、酸化膜２３０ｂｆを成膜する（図６（Ａ）乃至図６（Ｄ）参照）。酸化膜２３０ａｆとしては、上記酸化物２３０ａに対応する金属酸化物を、酸化膜２３０ｂｆとしては、上記酸化物２３０ｂに対応する金属酸化物を、用いればよい。なお、酸化膜２３０ａｆ及び酸化膜２３０ｂｆは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０ａｆ上及び酸化膜２３０ｂｆ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０ａｆと酸化膜２３０ｂｆとの界面又は界面近傍を清浄に保つことができる。
酸化膜２３０ａｆ及び酸化膜２３０ｂｆは、それぞれ、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、または、ＡＬＤ法を用いて成膜することができる。本実施の形態では、酸化膜２３０ａｆ及び酸化膜２３０ｂｆの成膜はスパッタリング法を用いる。
例えば、酸化膜２３０ａｆ及び酸化膜２３０ｂｆをスパッタリング法によって成膜する場合は、スパッタリングガスとして、酸素、または、酸素と貴ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、Ｉｎ－Ｍ－Ｚｎ酸化物ターゲットなどを用いることができる。
特に、酸化膜２３０ａｆの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁膜２２４ｆに供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上が好ましく、８０％以上がより好ましく、１００％がさらに好ましい。
また、酸化膜２３０ｂｆをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０ｂｆをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
本実施の形態では、酸化膜２３０ａｆを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］の酸化物ターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。また、酸化膜２３０ｂｆを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］の酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［原子数比］の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、及び原子数比を適宜選択することで、酸化物２３０ａ、及び酸化物２３０ｂに求める特性に合わせて形成するとよい。
なお、絶縁膜２２４ｆ、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いることが好ましい。これにより、絶縁膜２２４ｆ、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆについて、各成膜工程の合間に膜中に水素が混入することを低減できる。
次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆが多結晶化しない温度範囲で行えばよい。加熱処理の温度は、１００℃以上、２５０℃以上、または３５０℃以上であり、かつ、６５０℃以下、６００℃以下、または５５０℃以下であると好ましい。
なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理を行う場合、酸素ガスを２０％程度にすることが好ましい。また、加熱処理は減圧状態で行ってもよい。または、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量は、１ｐｐｂ以下が好ましく、０．１ｐｐｂ以下がより好ましく、０．０５ｐｐｂ以下がさらに好ましい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆなどに水分等が取り込まれることを可能な限り防ぐことができる。
本実施の形態では、加熱処理として、窒素ガスと酸素ガスの流量比を４：１として、４５０℃の温度で１時間の処理を行う。このような酸素ガスを含む加熱処理によって、酸化膜２３０ａｆ及び酸化膜２３０ｂｆ中の炭素、水、水素などの不純物を低減できる。このように膜中の不純物を低減することで、酸化膜２３０ａｆ及び酸化膜２３０ｂｆの結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜２３０ａｆ及び酸化膜２３０ｂｆ中の結晶領域を増大させ、酸化膜２３０ａｆ及び酸化膜２３０ｂｆ中における、結晶領域の面内ばらつきを低減できる。よって、トランジスタの電気特性の面内ばらつきを低減できる。
また、加熱処理を行うことで、絶縁体２１６、絶縁膜２２４ｆ、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆ中の水素が絶縁体２２２内に吸い取られる。別言すると、絶縁体２１６、絶縁膜２２４ｆ、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆ中の水素が絶縁体２２２に拡散する。従って、絶縁体２２２の水素濃度は高くなるが、絶縁体２１６、絶縁膜２２４ｆ、酸化膜２３０ａｆ、及び酸化膜２３０ｂｆ中のそれぞれの水素濃度は低下する。なお、絶縁体２２２の下面に接して絶縁体２２１を設けておくことで、当該加熱処理において、絶縁体２２１より下方から水分、または水素などの不純物が侵入するのを防ぐことができる。
特に、絶縁膜２２４ｆ（後の絶縁体２２４）は、トランジスタ２００の第２のゲート絶縁体として機能し、酸化膜２３０ａｆ及び酸化膜２３０ｂｆ（後の酸化物２３０ａ及び酸化物２３０ｂ）は、トランジスタ２００のチャネル形成領域として機能する。水素濃度が低減された絶縁膜２２４ｆ、酸化膜２３０ａｆ及び酸化膜２３０ｂｆを用いて形成されたトランジスタ２００は、良好な信頼性を有するため好ましい。
次に、酸化膜２３０ｂｆ上に、導電膜２４２＿１ｆを成膜し、導電膜２４２＿１ｆ上に、導電膜２４２＿２ｆを成膜する（図６（Ａ）乃至図６（Ｄ）参照）。導電膜２４２＿１ｆとしては、上記導電体２４２ａ１、２４２ｂ１に対応する導電体を用いればよく、導電膜２４２＿２ｆとしては、上記導電体２４２ａ２、２４２ｂ２に対応する導電体を用いればよい。酸化膜２３０ｂｆの成膜後に、エッチング工程などを挟まずに、酸化膜２３０ｂｆ上に接して導電膜２４２＿１ｆを成膜することで、酸化膜２３０ｂｆの上面を、導電膜２４２＿１ｆで保護することができる。これにより、トランジスタを構成する酸化物２３０に不純物が拡散するのを低減することができるので、半導体装置の電気特性及び信頼性の向上を図ることができる。
導電膜２４２＿１ｆ、及び、導電膜２４２＿２ｆは、それぞれ、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法を用いて成膜することができる。
本実施の形態では、スパッタリング法を用いて、導電膜２４２＿１ｆとして窒化タンタルを成膜し、導電膜２４２＿２ｆとしてタングステンを成膜する。なお、導電膜２４２＿１ｆの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２＿１ｆを成膜してもよい。このような処理を行うことによって、酸化物２３０ｂの表面に吸着している水分及び水素を除去し、さらに酸化物２３０ａ、及び酸化物２３０ｂ中の水分濃度及び水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２５０℃とする。
次に、導電膜２４２＿１ｆ上に絶縁膜２７１ｆを成膜する（図６（Ａ）乃至図６（Ｄ）参照）。絶縁膜２７１ｆの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁膜２７１ｆは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜２７１ｆとして、スパッタリング法によって、窒化シリコン膜と、窒化シリコン膜上の酸化シリコン膜の積層膜を成膜すればよい。
ここで、絶縁膜２７１ｆを積層膜にする場合、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、絶縁膜２７１ｆの積層膜の界面又は界面近傍を清浄に保つことができる。また、導電膜２４２＿１ｆから絶縁膜２７１ｆまで、大気環境にさらさずに連続して成膜すると、より好ましい。
なお、絶縁膜２７１ｆの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２７１ｆを成膜してもよい。このような処理を行うことによって、導電膜２４２＿１ｆ及び導電膜２４２＿２ｆの表面に吸着している水分及び水素を除去し、さらに導電膜２４２＿１ｆ及び導電膜２４２＿２ｆ中の水分濃度及び水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２５０℃とする。
次に、リソグラフィ法を用いて、絶縁膜２２４ｆ、酸化膜２３０ａｆ、酸化膜２３０ｂｆ、導電膜２４２＿１ｆ、導電膜２４２＿２ｆ、及び絶縁膜２７１ｆを島状に加工して、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１を形成する（図７（Ａ）乃至図７（Ｄ）参照）。
上記加工には、ドライエッチング法またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、絶縁膜２２４ｆ、酸化膜２３０ａｆ、酸化膜２３０ｂｆ、導電膜２４２＿１ｆ、導電膜２４２＿２ｆ、及び絶縁膜２７１ｆの加工は、それぞれ異なる条件で行ってもよい。
ここで、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１を一括で島状に加工することが好ましい。このとき、導電体２４２＿１の側端部、及び導電体２４２＿２の側端部は、酸化物２３０ａ及び酸化物２３０ｂの側端部と一致または概略一致することが好ましい。さらに、絶縁体２２４の側端部が、酸化物２３０の側端部と一致または概略一致することが好ましい。さらに、絶縁体２７１の側端部は、導電体２４２＿２の側端部と一致または概略一致することが好ましい。このような構成にすることで、本発明の一態様に係る半導体装置の工程数を削減することができる。よって、生産性の良好な半導体装置の作製方法を提供することができる。
また、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１は、少なくとも一部が導電体２０５と重なるように形成する。また、絶縁体２２２が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１と重畳しない領域において、絶縁体２２２が露出する。
図７（Ｂ）に示すように、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１の側面がテーパー形状になっていてもよい。絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１の側面のテーパー角は、例えば、６０°以上９０°未満であってもよい。このように側面をテーパー形状にすることで、これより後の工程において、絶縁体２７５などの被覆性が向上し、鬆などの欠陥を低減できる。
また、上記に限られず、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１の側面が、絶縁体２２２の上面に対し、垂直または概略垂直になる構成にしてもよい。このような構成にすることで、複数のトランジスタを設ける際に、小面積化、高密度化が可能となる。
なお、リソグラフィ法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで、導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成することができる。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームまたはイオンビームを用いてもよい。なお、電子ビームまたはイオンビームを用いる場合には、マスクを用いなくてもよい場合がある。
なお、加工後に不要になったレジストマスクは、酸素プラズマを用いたアッシング（以下、酸素プラズマ処理と呼ぶ場合がある。）などのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
さらに、レジストマスクの下に絶縁体または導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、絶縁膜２７１ｆ上にハードマスク材料となる絶縁膜または導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。絶縁膜２７１ｆなどのエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。酸化膜２３０ｂｆなどのエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
また、被加工物とレジストマスクの間に、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜、及びＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を成膜する構成にしてもよい。ＳＯＣ膜及びＳＯＧ膜をマスクとして用いることで、レジストマスクとの密着性を向上させ、マスクパターンの耐久性を向上させることができる。例えば、被加工物の上に、ＳＯＣ膜、ＳＯＧ膜、レジストマスクの順に成膜してリソグラフィ法を行うことができる。
ドライエッチング処理用のエッチングガスとしては、ハロゲンを含むエッチングガスを用いることができ、具体的には、フッ素、塩素、及び臭素のうち、一または複数を含むエッチングガスを用いることができる。例えば、エッチングガスとして、Ｃ４Ｆ６ガス、Ｃ５Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガス、ＣＨＦ３ガス、ＣＨ２Ｆ２ガス、Ｃｌ２ガス、ＢＣｌ３ガス、ＳｉＣｌ４ガス、またはＢＢｒ３ガスなどを単独または２以上のガスを混合して用いることができる。また、上記のエッチングガスに酸素ガス、炭酸ガス、窒素ガス、ヘリウムガス、アルゴンガス、水素ガス、または炭化水素ガスなどを適宜添加することができる。また、ドライエッチング処理の被処理物によっては、ハロゲンガスを含まず、炭化水素ガスまたは水素ガスを含むガスを、エッチングガスとして用いることができる。エッチングガスに用いる炭化水素としては、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、エチレン（Ｃ２Ｈ４）、プロピレン（Ｃ３Ｈ６）、アセチレン（Ｃ２Ｈ２）、およびプロピン（Ｃ３Ｈ４）の一または複数を用いることができる。エッチング条件は、エッチングする対象に合わせて適宜設定することができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。エッチング装置は、エッチングする対象に合わせて適宜設定することができる。
また、上記エッチング工程において、絶縁体２７１を、導電体２４２＿２を保護するエッチングストッパとして機能させることができる。例えば、上記エッチング工程で、絶縁体２７１上に金属製のハードマスクを形成すると、当該ハードマスクを除去する際に、導電体２４２＿２とのエッチング選択比をとりにくい場合がある。しかしながら、導電体２４２＿２上に絶縁体２７１を形成しておくことで、ハードマスク除去のエッチング処理において、絶縁体２７１を、導電体２４２＿２を保護するエッチングストッパとして機能させることができる。これにより、導電体２４２＿２の側面と上面の間に湾曲面が形成されるのを防ぐことができるので、後で形成する導電体２４２ａ２および導電体２４２ｂ２は、側面と上面が交わる端部が角状になる。導電体２４２＿２の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２＿２の断面積が大きくなる。さらに、絶縁体２７１に、金属を酸化させにくい窒化物絶縁体を用いることで、導電体２４２＿２が過剰に酸化されるのを防ぐことができる。これにより、導電体２４２ａ２および導電体２４２ｂ２の抵抗が低減されるので、トランジスタのオン電流を大きくすることができる。
また、絶縁体２２４を島状に加工することで、後述する工程で、絶縁体２２４の側面および絶縁体２２２の上面に接して絶縁体２７５を設けることができる。つまり、絶縁体２２４を、絶縁体２７５によって、絶縁体２８０と離隔することができる。このような構成にすることで、絶縁体２８０から絶縁体２２４を介して、過剰な量の酸素、及び水素などの不純物が、酸化物２３０に混入するのを防ぐことができる。
また、絶縁体２２４を、島状に加工することにより、複数のトランジスタ２００を設ける場合、１個のトランジスタ２００に対して、ほぼ同程度の大きさの絶縁体２２４が設けられることになる。これにより、各トランジスタ２００において、絶縁体２２４から酸化物２３０に供給される酸素の量が、同程度になる。よって、基板面内でトランジスタ２００の電気特性のばらつきを抑制することができる。ただし、これに限られず、絶縁体２２２と同様に、絶縁体２２４をパターン形成しない構成にすることもできる。
次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、導電体２４２＿２、及び絶縁体２７１を覆って、絶縁体２７５を成膜し、さらに絶縁体２７５上に絶縁体２８０を成膜する（図８（Ａ）乃至図８（Ｄ）参照）。絶縁体２７５、及び絶縁体２８０としては、上述の絶縁体を用いればよい。
ここで、絶縁体２７５は、絶縁体２２２の上面に接することが好ましい。
絶縁体２８０としては、絶縁体２８０となる絶縁膜を形成し、当該絶縁膜にＣＭＰ処理を行うことで、上面が平坦な絶縁体を形成することが好ましい。なお、絶縁体２８０上に、例えば、スパッタリング法によって窒化シリコンを成膜し、該窒化シリコンを絶縁体２８０に達するまで、ＣＭＰ処理を行ってもよい。
絶縁体２７５及び絶縁体２８０は、それぞれ、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法を用いて成膜することができる。
絶縁体２７５には、酸素の透過を抑制する機能を有する絶縁体を用いることが好ましい。例えば、絶縁体２７５として、ＰＥＡＬＤ法を用いて窒化シリコンを成膜することが好ましい。または、絶縁体２７５として、スパッタリング法を用いて、酸化アルミニウムを成膜し、その上にＰＥＡＬＤ法を用いて窒化シリコンを成膜することが好ましい。絶縁体２７５を上記のような構造とすることで、水、水素などの不純物、及び酸素の拡散を抑制する機能の向上を図ることができる。
このようにして、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、及び導電体２４２＿２を、酸素の拡散を抑制する機能を有する絶縁体２７５で覆うことができる。これにより、のちの工程で、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２＿１、及び導電体２４２＿２に、絶縁体２８０などから酸素が直接拡散することを低減できる。
また、絶縁体２８０として、スパッタリング法を用いて酸化シリコンを成膜することが好ましい。絶縁体２８０となる絶縁膜を、酸素を含む雰囲気で、スパッタリング法で成膜することで、過剰酸素を含む絶縁体２８０を形成することができる。また、成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８０中の水素濃度を低減できる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体２７５の表面などに吸着している水分及び水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂ、及び絶縁体２２４中の水分濃度及び水素濃度を低減できる。当該加熱処理には、上述した加熱処理条件を用いることができる。
また、絶縁体２８０を積層構造にしてもよい。例えば、上述の酸化シリコン膜の上に、さらにエッチングストッパとして機能する絶縁体を設ける構成にしてもよい。エッチングストッパとして機能する絶縁体としては、上述の絶縁体２８３などに用いることができる絶縁体を適宜用いればよい。
次に、リソグラフィ法を用いて、導電体２４２＿２、絶縁体２７１、絶縁体２７５、及び絶縁体２８０を加工して、導電体２４２＿１及び絶縁体２２２に達する開口を形成する（図９（Ａ）乃至図９（Ｄ）参照）。ここで、導電体２４２＿２が分断されて、導電体２４２ａ２及び導電体２４２ｂ２が形成され、絶縁体２７１が分断されて、絶縁体２７１ａ及び絶縁体２７１ｂが形成される。導電体２４２＿１に達する開口は、酸化物２３０ｂと導電体２０５とが重なる領域に形成する。トランジスタ２００のチャネル長方向の断面視において、当該開口の幅はＬ１となり、これは、図２（Ｂ）に示す導電体２４２ａ２と導電体２４２ｂ２の距離Ｌ１と対応する。つまり、当該開口の幅は、図２（Ｂ）に示す導電体２４２ａ１と導電体２４２ｂ１の距離Ｌ２より大きい。
リソグラフィ法は、上記の方法を適宜用いることができる。上記絶縁体２８０の開口を微細に加工するには、ＥＵＶ光などの短波長の光、または電子ビームを用いたリソグラフィ法を用いることが好ましい。
例えば、絶縁体２８０上に、ＳＯＣ膜、ＳＯＧ膜、レジストマスクの順に成膜してリソグラフィ法を行うことができる。ＥＵＶ光などの短波長の光、または電子ビームを用いて、開口を有するレジストマスクを形成し、当該レジストマスクを用いて、ＳＯＧ膜、ＳＯＣ膜、絶縁体２８０、絶縁体２７５、絶縁体２７１、及び導電体２４２＿２を加工する。
上記加工は、ドライエッチング法を用いて行うことが好ましい。ドライエッチング法は、異方性エッチングが可能なので、アスペクト比が高い、図２（Ｂ）に示す幅Ｌ１の開口を形成するのに好適である。なお、ドライエッチング法の条件、及びドライエッチング装置については、上記の記載を参照することができる。また、ＳＯＧ膜、ＳＯＣ膜、絶縁体２８０、絶縁体２７５、絶縁体２７１、及び導電体２４２＿２のエッチング処理は、それぞれ異なる条件で行ってもよい。
例えば、ＳＯＧ膜のエッチングには、ＣＦ４をエッチングガスとして用いることができる。また、例えば、ＳＯＣ膜のエッチングには、Ｈ２とＮ２をエッチングガスとして用いることができる。また、例えば、絶縁体２８０に酸化シリコンを用いる場合、Ｃ４Ｆ８とＣ４Ｆ６とＯ２とＡｒをエッチングガスとして用いることができる。また、例えば、絶縁体２７５に窒化シリコンを用いる場合、ＣＨ２Ｆ２とＯ２とＡｒをエッチングガスとして用いることができる。また、例えば、絶縁体２７１に窒化シリコンと酸化シリコンの積層膜を用いる場合、ＩＣＰエッチング装置で、ＣＨＦ３とＯ２をエッチングガスとしてエッチング処理を行うことができる。
また、例えば、導電体２４２＿２にタングステンを用い、導電体２４２＿１に窒化タンタルを用いる場合、ＩＣＰエッチング装置で、ＣＦ４とＣｌ２とＯ２をエッチングガスとしてエッチング処理を行うことができる。ここで、導電体２４２＿２は、絶縁体２８０などに形成された幅Ｌ１の開口に重畳してエッチングされるので、分断された導電体２４２ａ２と導電体２４２ｂ２の間の距離はＬ１になる。
ここで、後の工程で導電体２４２ａ２及び導電体２４２ｂ２の下に、互いの距離がＬ２の導電体２４２ａ１及び導電体２４２ｂ１を形成するために、本工程のエッチング処理を導電体２４２＿１の上面でストップする必要がある。よって、本工程では、導電体２４２＿１のエッチングレートに対する、導電体２４２＿２のエッチングレート（以下、導電体２４２＿２のエッチング選択比と呼ぶ。）が大きくなる条件で、ＩＣＰエッチング装置を用いて、エッチング処理を行う。
ＩＣＰエッチング装置の下部電極に印加するバイアス電力を低くすることで、イオン入射エネルギーを低減し、導電体２４２＿１のエッチングレートを低減することができる。例えば、ＩＣＰエッチング装置の下部電極に印加するバイアス電力を、５０Ｗ未満、好ましくは２５Ｗ以下程度にすればよい。ただし、本発明はこれに限られることなく、ＩＣＰエッチング装置の下部電極に印加するバイアス電力を、５０Ｗ以上にすることもできる。当該バイアス電力を大きくすることで、導電体２４２ａ２及び導電体２４２ｂ２の側面に形成される凹部を小さくすることもできる。この場合、例えば当該バイアス電力を１００Ｗにすればよい。
また、ＣＦ４とＣｌ２とＯ２をエッチングガスとして用いることで、導電体２４２＿２のタングステンは、ＷＦ６、またはＷＯＣｌなどの揮発性が高い反応生成物となり、導電体２４２＿２のエッチングレートが高くなる。一方、導電体２４２＿１の表面の窒化タンタルは、酸化タンタルまたは酸化窒化タンタルなどの非常に揮発性が低い反応生成物となり、エッチングが抑制される。よって、エッチングガス中の酸素ガスの流量比を大きくすることが好ましい。例えば、エッチングガス中の酸素ガスの流量比を３５％以上にすればよい。
以上のような条件で、導電体２４２＿２のエッチング処理を行うことで、導電体２４２＿１を過剰にエッチングせずに、導電体２４２ａ２と導電体２４２ｂ２に分断することができる。これにより、微細構造を有する半導体装置においても、設計通りに加工を行うことができる。
なお、ＳＯＣ膜は、酸素プラズマを用いたアッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去すればよい。
また、絶縁体２７１、及び導電体２４２＿２の加工、及びＳＯＣ膜の除去は、外気に曝さず連続して行うことができる。例えば、マルチチャンバー方式のエッチング装置を用いて、外気に曝さず処理を行えばよい。
以上のようにして、導電体２４２＿２、絶縁体２７１、絶縁体２７５、及び絶縁体２８０を加工して幅Ｌ１の開口を形成することができる。
次に、絶縁体２８０、導電体２４２＿１、及び絶縁体２２２を覆って、絶縁膜２５５Ａを成膜する（図１０（Ａ）乃至図１０（Ｄ）参照）。絶縁膜２５５Ａは、後の工程で絶縁体２５５となる絶縁膜であり、上述の窒化物絶縁体などを用いることができる。絶縁膜２５５Ａは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法を用いて成膜することができる。
絶縁膜２５５Ａは、導電体２４２ａ２、導電体２４２ｂ２、絶縁体２７１、絶縁体２７５、及び絶縁体２８０に形成された開口に沿って成膜されるので、被覆性が良好であることが好ましい。よって、絶縁膜２５５Ａは、良好な被覆性を有するＡＬＤ法などを用いて成膜することが好ましい。例えば、絶縁膜２５５Ａとして、ＰＥＡＬＤ法を用いて窒化シリコンを成膜することが好ましい。
次に、絶縁膜２５５Ａ上に、絶縁膜２５６Ａを成膜する（図１０（Ａ）乃至図１０（Ｄ）参照）。絶縁膜２５６Ａは、上述の絶縁体２５０ｂなどに適用可能な酸化物絶縁体を用いることができる。絶縁膜２５６Ａは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法を用いて成膜することができる。
絶縁膜２５６Ａは、絶縁膜２５５Ａと同様に、導電体２４２ａ２、導電体２４２ｂ２、絶縁体２７１、絶縁体２７５、及び絶縁体２８０に形成された開口に沿って成膜されるので、被覆性が良好であることが好ましい。よって、絶縁膜２５６Ａは、良好な被覆性を有するＡＬＤ法などを用いて成膜することが好ましい。例えば、絶縁膜２５６Ａとして、ＰＥＡＬＤ法を用いて酸化シリコンを成膜することが好ましい。なお、絶縁膜２５５Ａの成膜、及び絶縁膜２５６Ａの成膜は、外気に曝さず連続して行うことができる。例えば、マルチチャンバー方式の成膜装置を用いて、外気に曝さず処理を行えばよい。
次に、絶縁膜２５５Ａ及び絶縁膜２５６Ａの一部を異方性エッチングによって除去し、上記開口の側壁に接してサイドウォール状の絶縁体２５５及び絶縁体２５６を形成する（図１１（Ａ）乃至図１１（Ｄ）参照）。これにより、絶縁体２５５は、絶縁体２８０の側面、絶縁体２７５の側面、絶縁体２７１ａの側面、絶縁体２７１ｂの側面、導電体２４２ａ２の側面、導電体２４２ｂ２の側面、導電体２４２＿１の上面、及び絶縁体２２２の上面に接して形成される。また、図１１（Ｂ）及び図１１（Ｃ）に示すように、絶縁体２５５の、導電体２４２＿１の上面または絶縁体２２２の上面に接する部分に、突出部が形成される。絶縁体２５５の突出部は、他の部分よりも、絶縁体２８０などに形成される開口の中央部に向かって突出した形状になる。つまり、絶縁体２５５は、チャネル長方向の断面視において、所謂Ｌ字状の形状になる。
絶縁体２５６は、絶縁体２５５の内側に位置するように形成される。図１１（Ｂ）及び図１１（Ｃ）に示すように、絶縁体２５６の下面は、絶縁体２５５の突出部の上面に接し、絶縁体２５６の一方の側面は、絶縁体２５５の側面に接する。また、上面視において、絶縁体２５６の他方の側面は、絶縁体２５５の突出部の端部と一致または概略一致するように形成される。
チャネル長方向の断面視において、絶縁体２５５及び絶縁体２５６は幅Ｌ１の開口の中に形成されるので、Ａ１側の絶縁体２５６と、Ａ２側の絶縁体２５６の間の距離をＬ２とすると、Ｌ２はＬ１より短くなる。ここで、距離Ｌ２は、Ａ１側の絶縁体２５５の突出部の端部と、Ａ２側の絶縁体２５５の突出部の端部の間の距離とみることもできる。
絶縁膜２５５Ａ及び絶縁膜２５６Ａの異方性エッチングには、ドライエッチング法を用いることが好ましい。なお、ドライエッチング法の条件、及びドライエッチング装置については、上記の記載を参照することができる。例えば、絶縁膜２５５Ａに窒化シリコンを用い、絶縁膜２５６Ａに酸化シリコンを用いる場合、ＩＣＰエッチング装置で、ＣＨＦ３とＯ２をエッチングガスとしてエッチング処理を行うことができる。
また、絶縁膜２５５Ａ及び絶縁膜２５６Ａのエッチングにおいて、発生したイオンが絶縁体２８０および絶縁体２５５の開口の縁の角部に衝突する場合がある。これにより、図４（Ｃ）などに示すように、上記角部が研磨されてテーパー形状になる場合がある。例えば、エッチングガスにアルゴンなどのイオン化しやすいガスを含ませる、または基板側の電極にバイアス電圧を印加することで、上記角部が除去されやすくなる。
続いて、異方性エッチングを用いて、導電体２４２＿１の絶縁体２５５及び絶縁体２５６から露出した部分を除去して、導電体２４２ａ１及び導電体２４２ｂ１を形成する（図１２（Ａ）乃至図１２（Ｄ）参照）。言い換えると、絶縁体２５５及び絶縁体２５６をマスクとして、導電体２４２＿１を加工し、導電体２４２＿１を導電体２４２ａ１と導電体２４２ｂ１に分断する。このように、絶縁体２５５及び絶縁体２５６をマスクとして用いて、導電体２４２＿１を加工することで、トランジスタ２００の断面視において、絶縁体２５５の突出部の端部が、導電体２４２ａ１の側端部、及び導電体２４２ｂ１の側端部と一致または概略一致するように形成される。これにより、チャネル長方向の断面視において、導電体２４２ａ１と導電体２４２ｂ１の距離もＬ２となる。
異方性エッチングには、ドライエッチング法を用いることが好ましい。なお、ドライエッチング法の条件、及びドライエッチング装置については、上記の記載を参照することができる。例えば、導電体２４２＿１に窒化タンタルを用いる場合、ＩＣＰエッチング装置で、Ｃｌ２とＡｒをエッチングガスとしてエッチング処理を行うことができる。
上記のように、異方性エッチングを用いて、導電体２４２＿１の上に絶縁体２５５及び絶縁体２５６を形成し、絶縁体２５５及び絶縁体２５６をマスクとして用いて導電体２４２＿１を分断することで、マスクとして機能する絶縁体２５５及び絶縁体２５６を自己整合的に形成することができる。これにより、本実施の形態に示す半導体装置の作製工程において、マスク数、及び工程数の削減を図ることができる。よって、生産性の高い半導体装置の作製方法を提供することができる。
また、上記の方法を用いることで、島状の酸化物２３０がドライエッチング雰囲気に曝される機会を、導電体２４２＿１の加工時のみにすることができる。言い換えると、絶縁体２５５及び絶縁体２５６の形成の際に、島状の酸化物２３０の上面がドライエッチング雰囲気に曝されるのを防ぐことができる。これにより、トランジスタ２００のチャネル形成領域として機能する酸化物２３０ｂが、ドライエッチングによって受けるダメージ（例えば、イオンの衝突による損傷など）を低減することができる。導電体２４２＿１のドライエッチング処理において、途中からバイアス電力を下げることにより、さらに酸化物２３０のダメージを低減させることができる。ただし、図４（Ａ）に示すように、酸化物２３０の、導電体２４２ａ１及び導電体２４２ｂ１から露出した部分に凹部が形成される場合もある。
なお、導電体２４２＿１の加工後に、酸素プラズマを用いたアッシング処理を行ってもよい。このような酸素プラズマ処理を行うことで、上記エッチング処理で発生し、酸化物２３０などに拡散した不純物を除去することができる。当該不純物は、上記エッチング処理の被加工物に含まれる成分、及び、エッチングに使用されるガスなどに含まれる成分に起因したものが挙げられる。例えば、塩素、フッ素、タンタル、シリコン、ハフニウムなどが挙げられる。特に、上記エッチング処理に示すように、導電体２４２＿１の加工で塩素ガスを用いると、塩素ガスを含む雰囲気に酸化物２３０が曝されるので、酸化物２３０に付着した塩素を除去することが好ましい。このように酸化物２３０に付着した不純物を除去することで、トランジスタの電気特性、及び信頼性を向上させることができる。
また、上記酸素プラズマ処理を行うことで、絶縁体２５５の少なくとも一部が酸化される場合がある。言い換えると、絶縁体２５５に酸素が含まれる場合がある。この場合、絶縁体２５５について、ＳＩＭＳなどで組成分析を行うことで、絶縁体２５５中に酸素濃度が高い領域が観測される。なお、絶縁体２５５の酸化が進行し、トランジスタ２００の形成後に、絶縁体２５５の少なくとも一部が、酸化窒化シリコンまたは窒化酸化シリコンになる場合がある。
また、絶縁膜２５５Ａ、絶縁膜２５６Ａ、及び導電体２４２＿１の加工、及び酸素プラズマ処理は、外気に曝さず連続して行うことができる。例えば、マルチチャンバー方式のエッチング装置を用いて、外気に曝さず処理を行えばよい。
次に等方性エッチングを行って、絶縁体２５６を選択的に除去することが好ましい（図１３（Ａ）乃至図１３（Ｄ）参照）。等方性エッチングとしては、例えば、ウェットエッチング法を用いればよい。ここで、等方性エッチングにおいて、絶縁体２５６のエッチングレートが、絶縁体２５５のエッチングレートと比較して十分に大きいことが好ましい。さらに、絶縁体２５６のエッチングレートが、酸化物２３０のエッチングレートと比較して十分に大きいことが好ましい。
上記のように等方性エッチングを行うことで、絶縁体２５６を除去して、絶縁体２５５を残存させることができる。これにより、絶縁体２８０などに形成された開口において、絶縁体２５５の突出部、導電体２４２ａ１の一部、及び導電体２４２ｂ１の一部が突出されるように形成される。
なお、上記のように、絶縁体２８０を積層構造とし、上面にエッチングストッパとして機能する絶縁体を成膜しておくことで、上記等方性エッチングにおいて、絶縁体２８０の上面がエッチングされることを防ぐことができる。
また、上記において、導電体２４２＿１の加工後に、絶縁体２５６の除去を行う例について示したが、本発明はこれに限られるものではない。例えば、絶縁体２５５及び絶縁体２５６の形成後に、絶縁体２５６を等方性エッチングで除去してから、導電体２４２＿１の加工を行うこともできる。これにより、酸化物２３０ｂの上面が、絶縁体２５６の等方性エッチングに曝されるのを防ぐことができる。よって、トランジスタ２００のチャネル形成領域として機能する酸化物２３０ｂが、当該等方性エッチングによって受けるダメージ（例えば、エッチャントによる損傷など）を低減することができる。なお、絶縁体２５５及び絶縁体２５６を形成した際に、絶縁体２５５は断面視においてＬ字状に形成されているので、Ｌ字状の絶縁体２５５をマスクとして用いて、導電体２４２＿１の加工を行えばよい。
以上のようにして、導電性が良好な導電体２４２ａ２、２４２ｂ２の下に、耐酸化性の導電体２４２ａ１、２４２ｂ１を形成し、且つ導電体２４２ａ２、２４２ｂ２の側面に接して、耐酸化性の絶縁体２５５を形成することができる。このような構成にすることで、導電性が良好な導電体２４２ａ２、２４２ｂ２をトランジスタ２００のソース電極及びドレイン電極として用いることができるので、トランジスタ２００の周波数特性の向上、及び半導体装置の動作速度の向上を図ることができる。また、絶縁体２５５の突出部と同程度に、導電体２４２ａ１、２４２ｂ１を、導電体２４２ａ２、２４２ｂ２より、突出して形成することができるので、ソースとドレインの間の距離をより短くし、それに応じてチャネル長を短くすることが可能になる。よって、トランジスタ２００のオン電流を大きくし、Ｓ値を低減し、周波数特性を向上させることができる。
また、上記エッチング工程で酸化物２３０ｂ表面に付着した不純物などを除去するために、洗浄処理を行ってもよい。洗浄方法としては、洗浄液など用いたウェット洗浄（ウェットエッチング処理ということもできる）、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。
ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、及びフッ化水素酸のうち一つまたは複数を炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。
また、図１１（Ｃ）に係る工程において、図１４（Ａ）に示すように、チャネル幅方向の断面視において、絶縁体２５５の一部が、絶縁体２２４の側面、酸化物２３０の側面、導電体２４２＿１の側面、及び絶縁体２２２の上面に接して形成され、絶縁体２５５上に絶縁体２５６が形成される場合がある。この場合、図１３（Ｃ）に係る工程において、図１４（Ｂ）に示すように、チャネル幅方向の断面視において、絶縁体２５５の一部が、絶縁体２２４の側面、酸化物２３０の側面、導電体２４２＿１の側面、及び絶縁体２２２の上面に接して形成される場合がある。さらに、図１４（Ｃ）に示すように、トランジスタ２００において、絶縁体２５５の一部が、酸化物２３０の側面、及び絶縁体２２４の側面に接して形成される場合がある。このとき、トランジスタ２００において、絶縁体２５０は、酸化物２３０の側面、及び絶縁体２２４の側面に接しない。
なお、本明細書等では、フッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、アンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整する。希釈アンモニア水のアンモニア濃度は０．０１％以上５％以下が好ましく、０．１％以上０．５％以下がより好ましい。また、希釈フッ化水素酸のフッ化水素濃度は０．０１ｐｐｍ以上１００ｐｐｍ以下が好ましく、０．１ｐｐｍ以上１０ｐｐｍ以下がより好ましい。
なお、超音波洗浄には、２００ｋＨｚ以上の周波数を用いることが好ましく、９００ｋＨｚ以上の周波数を用いることがより好ましい。当該周波数を用いることで、酸化物２３０ｂなどへのダメージを低減することができる。
また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第１の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第２の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。
上記洗浄処理として、本実施の形態では、希釈アンモニア水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物２３０ａ、酸化物２３０ｂなどの結晶性を高めることができる。
上記エッチング後、または上記洗浄後に加熱処理を行うことが好ましい。加熱処理の温度は、１００℃以上、２５０℃以上、または３５０℃以上であり、かつ、６５０℃以下、６００℃以下、５５０℃以下、または４００℃以下であると好ましい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。当該加熱処理は、酸素を含む雰囲気で行うことが好ましく、例えば、窒素ガスと酸素ガスの流量比を４：１として、３５０℃の温度で１時間の処理を行うことが好ましい。これにより、酸化物２３０ａ及び酸化物２３０ｂに酸素を供給して、酸素欠損の低減を図ることができる。また、このような熱処理を行うことで、酸化物２３０ｂの結晶性を向上させることができる。さらに、酸化物２３０ａ及び酸化物２３０ｂ中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０ａ及び酸化物２３０ｂ中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されることを抑制できる。これにより、酸化物２３０が設けられたトランジスタの電気特性を良好にし、信頼性を向上させることができる。また、同一基板上に複数形成されるトランジスタの電気特性のばらつきを抑制することができる。なお、上記加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。なお、本実施の形態においては、絶縁体２５６の除去後に加熱処理を行う例について示したが、本発明はこれに限られるものではない。上記加熱処理を行ってから、絶縁体２５６の除去を行う構成にすることもできる。
ここで、上述の通り、酸化しにくい無機絶縁体を有する絶縁体２５５が、導電体２４２ａ２の側面、及び導電体２４２ｂ２の側面に接して設けられている。これにより、導電体２４２ａ２、２４２ｂ２に、比較的酸化されやすいタングステン膜などが用いられても、上記加熱処理によって、導電体２４２ａ２、２４２ｂ２が過剰に酸化されるのを防ぐことができる。
なお、酸化物２３０ｂに、導電体２４２ａ及び導電体２４２ｂが接した状態で加熱処理を行う場合、酸化物２３０ｂにおける導電体２４２ａと重なる領域、及び、導電体２４２ｂと重なる領域は、それぞれシート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、酸化物２３０ｂにおける導電体２４２ａと重なる領域、及び、導電体２４２ｂと重なる領域を、自己整合的に低抵抗化することができる。
次に、絶縁体２８０などに形成された開口を埋めるように、絶縁体２５０となる絶縁膜２５０Ａを成膜する（図１５（Ａ）乃至図１５（Ｄ）参照）。ここで、絶縁膜２５０Ａは、絶縁体２８０、絶縁体２５５、導電体２４２ａ１、導電体２４２ｂ１、絶縁体２２２、絶縁体２２４、酸化物２３０ａ、及び酸化物２３０ｂに接する。なお、絶縁体２８０などに形成された開口において、絶縁体２５５の突出部、導電体２４２ａ１の一部、及び導電体２４２ｂ１の一部が突出されるように形成されているので、絶縁膜２５０Ａの形状に、絶縁体２５５の突出部、導電体２４２ａ１の一部、及び導電体２４２ｂ１の一部の形状が反映されている。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、または、ＡＬＤ法を用いて成膜することができる。例えば、絶縁膜２５０ＡはＡＬＤ法を用いて成膜することが好ましい。上述の絶縁体２５０と同様に、絶縁膜２５０Ａは薄い膜厚で形成することが好ましく、膜厚のバラつきが小さくなるようにする必要がある。これに対して、ＡＬＤ法は、プリカーサと、リアクタント（例えば酸化剤など）を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。また、絶縁膜２５０Ａは、上記開口の底面及び側面に、被覆性良く成膜される必要がある。ＡＬＤ法を用いることで、上記開口の底面及び側面において、原子の層を一層ずつ堆積させることができるため、絶縁膜２５０Ａを当該開口に対して良好な被覆性で形成できる。
また、絶縁膜２５０ＡをＡＬＤ法で成膜する場合、酸化剤として、オゾン（Ｏ３）、酸素（Ｏ２）、水（Ｈ２Ｏ）などを用いることができる。水素を含まない、オゾン（Ｏ３）、酸素（Ｏ２）などを酸化剤として用いることで、酸化物２３０ｂに拡散する水素を低減できる。
絶縁体２５０は、図２（Ａ）などで示したように、積層構造にすることができる。以下では、図２（Ａ）と同様に、絶縁体２５０が絶縁体２５０ａ、絶縁体２５０ｂ、絶縁体２５０ｃの３層構造である場合の、絶縁膜２５０Ａの成膜方法について、図１６（Ａ）乃至図１６（Ｃ）を用いて説明する。図１６（Ａ）乃至図１６（Ｃ）では、絶縁膜２５０Ａが、絶縁膜２５０Ａａと、絶縁膜２５０Ａａ上の絶縁膜２５０Ａｂと、絶縁膜２５０Ａｂ上の絶縁膜２５０Ａｃと、を有する。
まず、絶縁体２８０などに形成された開口を埋めるように、絶縁体２５０ａとなる絶縁膜２５０Ａａを成膜し、さらに絶縁膜２５０Ａａの上に絶縁膜２５０Ａｂを成膜する（図１６（Ａ）参照）。本実施の形態では、絶縁膜２５０Ａａとして、酸化アルミニウムを熱ＡＬＤ法によって成膜し、絶縁膜２５０Ａｂとして、酸化シリコンをＰＥＡＬＤ法によって成膜する。
次に、酸素を含む雰囲気でマイクロ波処理を行うことが好ましい（図１６（Ｂ）参照）。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、３００ＭＨｚ以上３００ＧＨｚ以下の周波数を有する電磁波を指すものとする。
マイクロ波処理では、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、３００ＭＨｚ以上３００ＧＨｚ以下が好ましく、２．４ＧＨｚ以上２．５ＧＨｚ以下がより好ましく、例えば、２．４５ＧＨｚにすることができる。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、１０００Ｗ以上１００００Ｗ以下が好ましく、２０００Ｗ以上５０００Ｗ以下がより好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物２３０ｂ中に導くことができる。
また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力は、１０Ｐａ以上１０００Ｐａ以下が好ましく、３００Ｐａ以上７００Ｐａ以下がより好ましい。また、処理温度は、７５０℃以下が好ましく、５００℃以下がより好ましく、例えば２５０℃程度とすることができる。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して加熱処理を行ってもよい。加熱処理の温度は、例えば、１００℃以上７５０℃以下が好ましく、３００℃以上５００℃以下がより好ましい。
また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行うことができる。ここで、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））は、０％より大きく、１００％以下とする。好ましくは、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））を、０％より大きく、５０％以下とする。より好ましくは、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））を、１０％以上、４０％以下とする。さらに好ましくは、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））を、１０％以上、３０％以下とする。このように、酸素を含む雰囲気でマイクロ波処理を行うことで、酸化物２３０ｂ中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、酸化物２３０ｂでキャリア濃度が過剰に低下することを防ぐことができる。
酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物２３０ｂの、導電体２４２ａと導電体２４２ｂとの間の領域に作用させることができる。プラズマ、マイクロ波などの作用により、当該領域におけるＶＯＨを酸素欠損と水素とに分断し、水素を当該領域から除去することができる。ここで、図２（Ａ）などに示す構造にする場合、絶縁膜２５０Ａａとして、水素を捕獲または水素を固着する機能を有する絶縁膜（例えば、酸化アルミニウムなど）を用いることが好ましい。このような構成にすることで、マイクロ波処理により生じた水素を、絶縁膜２５０Ａａに捕獲、または固着させることができる。このようにして、チャネル形成領域に含まれるＶＯＨを低減できる。以上により、チャネル形成領域中の酸素欠損、及びＶＯＨを低減し、キャリア濃度を低下させることができる。また、チャネル形成領域に形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカルを供給することで、さらに、チャネル形成領域中の酸素欠損を低減し、キャリア濃度を低下させることができる。
チャネル形成領域中に注入される酸素は、酸素原子、酸素分子、酸素イオン、及び酸素ラジカル（Ｏラジカルともいう、不対電子をもつ原子、分子、またはイオン）など様々な形態がある。なお、チャネル形成領域中に注入される酸素は、上述の形態のいずれか一または複数であればよく、特に酸素ラジカルであると好適である。また、絶縁体２５０の膜質を向上させることができるため、トランジスタの信頼性が向上する。
一方、酸化物２３０ｂには、導電体２４２ａ、２４２ｂのいずれかと重なる領域が存在する。当該領域は、ソース領域またはドレイン領域として機能することができる。ここで、導電体２４２ａ、２４２ｂは、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、ＲＦ等の高周波、酸素プラズマなどの作用に対する遮蔽膜として機能することが好ましい。このため、導電体２４２ａ、２４２ｂは、３００ＭＨｚ以上３００ＧＨｚ以下、例えば、２．４ＧＨｚ以上２．５ＧＨｚ以下の電磁波を遮蔽する機能を有することが好ましい。
導電体２４２ａ、２４２ｂは、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用を遮蔽するため、これらの作用は、酸化物２３０ｂの導電体２４２ａ、２４２ｂのいずれかと重なる領域には及ばない。これにより、マイクロ波処理によって、ソース領域及びドレイン領域で、ＶＯＨの低減、及び過剰な量の酸素供給が発生しないため、キャリア濃度の低下を防ぐことができる。
また、導電体２４２ａ２、２４２ｂ２の側面に接して、酸素に対するバリア性を有する、絶縁体２５５が設けられている。また、導電体２４２ａ１、２４２ｂ１、及び絶縁体２５５を覆って、絶縁膜２５０Ａａ、及び絶縁膜２５０Ａｂが設けられている。これにより、マイクロ波処理によって、導電体２４２ａ、２４２ｂの側面に酸化膜が形成されることを抑制できる。
以上のようにして、酸化物半導体のチャネル形成領域で選択的に酸素欠損、及びＶＯＨを除去して、チャネル形成領域をｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域に過剰な酸素が供給されることを抑制し、マイクロ波処理を行う前の導電性（低抵抗領域である状態）を維持することができる。これにより、トランジスタの電気特性の変動を抑制し、基板面内でトランジスタの電気特性がばらつくことを抑制できる。
なお、マイクロ波処理では、マイクロ波と酸化物２３０ｂ中の分子の電磁気的な相互作用により、酸化物２３０ｂに直接的に熱エネルギーを伝達する場合がある。この熱エネルギーにより、酸化物２３０ｂが加熱される場合がある。このような加熱処理をマイクロ波アニールと呼ぶ場合がある。マイクロ波処理を、酸素を含む雰囲気中で行うことで、酸素アニールと同等の効果が得られる場合がある。また、酸化物２３０ｂに水素が含まれる場合、この熱エネルギーが酸化物２３０ｂ中の水素に伝わり、これにより活性化した水素が酸化物２３０ｂから放出されることが考えられる。
また、マイクロ波処理を行って絶縁膜２５０Ａａ、及び絶縁膜２５０Ａｂの膜質を改質することで、水素、水、不純物等の拡散を抑制できる。従って、導電体２６０となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体２５０を介して、水素、水、不純物等が、酸化物２３０ｂ、酸化物２３０ａなどへ拡散することを抑制できる。このように、絶縁体２５０の膜質を向上させることで、トランジスタの信頼性を向上させることができる。
次に、絶縁膜２５０Ａｂの上に絶縁膜２５０Ａｃを成膜する（図１６（Ｃ）参照）。本実施の形態では、絶縁膜２５０Ａｃとして、窒化シリコンをＰＥＡＬＤ法によって成膜する。このようにして、絶縁膜２５０Ａａ乃至絶縁膜２５０Ａｃを有する、絶縁膜２５０Ａを形成することができる。
なお、上記において、絶縁膜２５０Ａｂを成膜した後にマイクロ波処理を行う例について示したが、本発明はこれに限られるものではない。絶縁膜２５０Ａｃまで成膜した後で、マイクロ波処理を行う構成にすることもできる。または、絶縁膜２５０Ａａの成膜前にマイクロ波処理を行う構成にすることもできる。
また、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、当該絶縁膜中、酸化物２３０ｂ中、及び酸化物２３０ａ中の水素を効率よく除去できる。また、水素の一部は、導電体２４２ａ、２４２ｂにゲッタリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、当該絶縁膜中、酸化物２３０ｂ中、及び酸化物２３０ａ中の水素をさらに効率よく除去できる。なお、加熱処理温度は、３００℃以上５００℃以下とすることが好ましい。また、上記マイクロ波処理、すなわちマイクロ波アニールが該加熱処理を兼ねてもよい。マイクロ波アニールにより、酸化物２３０ｂなどが十分加熱される場合、該加熱処理を行わなくてもよい。
なお、図３（Ａ）に示すように、絶縁体２５０を絶縁体２５０ａと絶縁体２５０ｃの積層構造にする場合、上記の工程において、絶縁膜２５０Ａｂの成膜を行わない構成にすればよい。また、図３（Ｂ）に示すように、絶縁体２５０を絶縁体２５０ａ、絶縁体２５０ｂ、絶縁体２５０ｃ、及び絶縁体２５０ｄの積層構造にする場合、図１６（Ｂ）のマイクロ波処理の後で、絶縁体２５０ｄとなる絶縁膜を成膜し、さらにもう一度マイクロ波処理を行い、絶縁膜２５０Ａｃを成膜してもよい。ここで、絶縁体２５０ｄとなる絶縁膜として、酸化ハフニウムを熱ＡＬＤ法によって成膜することができる。このように、酸素を含む雰囲気でのマイクロ波処理は、複数回（少なくとも２回以上）の処理としてもよい。
次に、導電体２６０ａとなる導電膜２６０Ａと、導電体２６０ｂとなる導電膜２６０Ｂと、を順に成膜する（図１７（Ａ）乃至図１７（Ｄ）参照）。導電膜２６０Ａ、及び、導電膜２６０Ｂは、それぞれ、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、メッキ法または、ＡＬＤ法を用いて成膜することができる。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａとして窒化チタンを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂとしてタングステンを成膜する。
次に、ＣＭＰ処理によって、絶縁膜２５０Ａ、導電膜２６０Ａ、及び、導電膜２６０Ｂを、絶縁体２８０が露出するまで研磨する。つまり、絶縁膜２５０Ａ、導電膜２６０Ａ、及び、導電膜２６０Ｂの、上記開口から露出した部分を除去する。これによって、導電体２０５と重なる開口の中に、絶縁体２５０、及び導電体２６０（導電体２６０ａ及び導電体２６０ｂ）を形成する（図１８（Ａ）乃至図１８（Ｄ）参照）。
これにより、絶縁体２５０は、上記開口内で、絶縁体２５５、導電体２４２ａ１、導電体２４２ｂ１、酸化物２３０、絶縁体２２４、及び絶縁体２２２に接して設けられる。また、導電体２６０は、絶縁体２５０を介して、上記開口を埋め込むように配置される。このようにして、トランジスタ２００が形成される。
なお、上記のように、絶縁体２８０を積層構造とし、上面にエッチングストッパとして機能する絶縁体を設けた場合、エッチングストッパとして機能する絶縁体を、上記ＣＭＰ処理によって除去することが好ましい。これにより、後の工程で絶縁体２８０に酸素を添加する際に、上記エッチングストッパとして機能する絶縁体によって、酸素の添加が阻害されることを防ぐことができる。
次に、絶縁体２５５上、絶縁体２５０上、導電体２６０上、及び絶縁体２８０上に、絶縁体２８２を形成する。絶縁体２８２は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法を用いて成膜することができる。絶縁体２８２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８２中の水素濃度を低減できる。
また、スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加できる。これにより、絶縁体２８０に過剰酸素を含ませることができる。このとき、基板加熱を行いながら、絶縁体２８２を成膜することが好ましい。ここで、上述のように、絶縁体２５５の一部を酸化させておくことで、絶縁体２８０に供給された酸素を絶縁体２５５、及び絶縁体２５０を介して酸化物２３０ｂまで拡散させ、好適な量の酸素を酸化物２３０ｂに供給することができる。
本実施の形態では、絶縁体２８２として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、スパッタリング法で酸化アルミニウムを成膜する。スパッタリング法で基板に印加するＲＦ電力の大きさによって、絶縁体２８２より下層へ注入する酸素量を制御することができる。例えば、ＲＦ電力が小さいほど絶縁体２８２より下層へ注入する酸素量が減り、絶縁体２８２の膜厚が薄くても当該酸素量は飽和しやすくなる。また、ＲＦ電力が大きいほど絶縁体２８２より下層へ注入する酸素量が増える。ＲＦ電力を小さくすることで、絶縁体２８０へ注入される酸素量を抑制できる。また、絶縁体２８２を２層の積層構造で成膜してもよい。このとき、例えば、絶縁体２８２の下層を、基板に印加するＲＦ電力を印加しないで成膜し、絶縁体２８２の上層を、基板にＲＦ電力を印加して成膜する。
なお、ＲＦの周波数は、１０ＭＨｚ以上が好ましい。代表的には、１３．５６ＭＨｚである。ＲＦの周波数が高いほど基板へ与えるダメージを小さくすることができる。
また、絶縁体２８２の成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁体２８２を成膜してもよい。このような処理を行うことによって、絶縁体２８０の表面に吸着している水分及び水素を除去し、さらに絶縁体２８０中の水分濃度及び水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２５０℃とする。
次に、絶縁体２８２上に、絶縁体２８３を形成する。絶縁体２８３は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法を用いて成膜することができる。絶縁体２８３の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８３中の水素濃度を低減できる。本実施の形態では、絶縁体２８３として、スパッタリング法を用いて、窒化シリコンを成膜する。
ここで、絶縁体２８２及び絶縁体２８３は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、絶縁体２８２及び絶縁体２８３上に大気環境からの不純物または水分が付着することを防ぐことができ、絶縁体２８２及び絶縁体２８３との界面または界面近傍を清浄に保つことができる。
また、絶縁体２８３の成膜後に、加熱処理を行ってもよい。当該加熱処理の温度は、１００℃以上４００℃以下が好ましい。加熱処理を行うことで、絶縁体２８０、絶縁体２５０、及び酸化物２３０に含まれる水素が絶縁体２８２内に吸い取られる。別言すると、絶縁体２８０、絶縁体２５０、及び酸化物２３０に含まれる水素が絶縁体２８２に拡散する。従って、絶縁体２８２の水素濃度は高くなるが、絶縁体２８０、絶縁体２５０、及び酸化物２３０のそれぞれの水素濃度は低下する。なお、絶縁体２８２の上面に接して絶縁体２８３を設けておくことで、当該加熱処理において、絶縁体２８３より上方から水分、または水素などの不純物が侵入するのを防ぐことができる。また、加熱処理を行うことで、絶縁体２１６、絶縁体２２４、及び酸化物２３０に含まれる水素が絶縁体２２２内に吸い取られる。別言すると、絶縁体２１６、絶縁体２２４、及び酸化物２３０に含まれる水素が絶縁体２２２に拡散する。従って、絶縁体２２２の水素濃度は高くなるが、絶縁体２１６、絶縁体２２４、及び酸化物２３０中のそれぞれの水素濃度は低下する。なお、絶縁体２２２の下面に接して絶縁体２２１を設けておくことで、当該加熱処理において、絶縁体２２１より下方から水分、または水素などの不純物が侵入するのを防ぐことができる。
以上により、図１に示す半導体装置を作製できる。
本実施の形態に係る半導体装置は、酸化物半導体上の導電体を２層構造にし、下層に酸化しにくい導電体を用い、上層に導電性の高い導電体を用いる構成にすることで、酸化物半導体の上面に接して、電極または配線として機能する導電体が設けられている。当該導電体は、ＯＳトランジスタのソース電極及びドレイン電極として機能する。本実施の形態に係る半導体装置は、ソース電極及びドレイン電極の下層の導電体どうしの距離を、ソース電極及びドレイン電極の上層の導電体どうしの距離より短くし、微細化を図ることで、半導体装置の周波数特性の向上及び動作速度の向上を図ることができる。また、本実施の形態に係る半導体装置は、ソース電極及びドレイン電極の上層の導電体の側面に接して、保護膜として機能する絶縁体を設ける。これにより、ソース電極及びドレイン電極の上層が過剰に酸化されるのを抑制することができる。
本実施の形態に係る半導体装置は、ＯＳトランジスタを有する。ＯＳトランジスタは、オフ電流が小さいため、消費電力が少ない半導体装置または記憶装置を実現できる。また、ＯＳトランジスタは、周波数特性が高いため、動作速度が速い半導体装置または記憶装置を実現できる。また、ＯＳトランジスタを用いることで、良好な電気特性を有する半導体装置、トランジスタの電気特性のばらつきが少ない半導体装置、オン電流が大きい半導体装置、信頼性が高い半導体装置または記憶装置を実現できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
本実施の形態では、先の実施の形態に示すＯＳトランジスタと、チャネル形成領域にシリコンを有するトランジスタ（Ｓｉトランジスタともいう）との比較について説明する。
［ＯＳトランジスタ］
ＯＳトランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は１×１０１８ｃｍ－３以下、好ましくは１×１０１７ｃｍ－３未満、より好ましくは１×１０１６ｃｍ－３未満、さらに好ましくは１×１０１３ｃｍ－３未満、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素等が挙げられる。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。
また、ＯＳトランジスタは、酸化物半導体中のチャネル形成領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、ＯＳトランジスタは、酸化物半導体中の酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある）を形成し、キャリアとなる電子を生成する場合がある。また、チャネル形成領域にＶＯＨが形成されると、チャネル形成領域中のドナー濃度が増加する場合がある。チャネル形成領域中のドナー濃度が増加するにつれ、しきい値電圧がばらつくことがある。このため、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネル形成領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。
また、酸化物半導体のバンドギャップは、シリコンのバンドギャップ（代表的には１．１ｅＶ）よりも大きいことが好ましく、好ましくは２ｅＶ以上、より好ましくは２．５ｅＶ以上、さらに好ましくは３．０ｅＶ以上である。シリコンよりも、バンドギャップの大きい酸化物半導体を用いることで、トランジスタのオフ電流（Ｉｏｆｆとも呼称する）を低減することができる。
また、Ｓｉトランジスタでは、トランジスタの微細化が進むにつれて、短チャネル効果（ショートチャネル効果：Ｓｈｏｒｔ Ｃｈａｎｎｅｌ Ｅｆｆｅｃｔ：ＳＣＥともいう）が発現する。そのため、Ｓｉトランジスタでは、微細化が困難となる。短チャネル効果が発現する要因の一つとして、シリコンのバンドギャップが小さいことが挙げられる。一方、ＯＳトランジスタは、バンドギャップの大きい半導体材料である、酸化物半導体を用いるため、短チャネル効果の抑制を図ることができる。別言すると、ＯＳトランジスタは、短チャネル効果がない、または短チャネル効果が極めて少ないトランジスタである。
なお、短チャネル効果とは、トランジスタの微細化（チャネル長の縮小）に伴って顕在化する電気特性の劣化である。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。
また、短チャネル効果に対する耐性の指標として、特性長（Ｃｈａｒａｃｔｅｒｉｓｔｉｃ Ｌｅｎｇｔｈ）が広く用いられている。特性長とは、チャネル形成領域のポテンシャルの曲がりやすさの指標である。特性長が小さいほどポテンシャルが急峻に立ち上がるため、短チャネル効果に強いといえる。
ＯＳトランジスタは蓄積型のトランジスタであり、Ｓｉトランジスタは反転型のトランジスタである。したがって、Ｓｉトランジスタと比較して、ＯＳトランジスタは、ソース領域－チャネル形成領域間の特性長、及びドレイン領域－チャネル形成領域間の特性長が小さい。したがって、ＯＳトランジスタは、Ｓｉトランジスタよりも短チャネル効果に強い。すなわち、チャネル長の短いトランジスタを作製したい場合においては、ＯＳトランジスタは、Ｓｉトランジスタよりも好適である。
チャネル形成領域がｉ型又は実質的にｉ型となるまで、酸化物半導体のキャリア濃度を下げた場合においても、短チャネルのトランジスタではＣｏｎｄｕｃｔｉｏｎ－Ｂａｎｄ－Ｌｏｗｅｒｉｎｇ（ＣＢＬ）効果により、チャネル形成領域の伝導帯下端が下がるため、ソース領域またはドレイン領域と、チャネル形成領域との間の伝導帯下端のエネルギー差は、０．１ｅＶ以上０．２ｅＶ以下まで小さくなる可能性がある。これにより、ＯＳトランジスタは、チャネル形成領域がｎ－型の領域となり、ソース領域およびドレイン領域がｎ＋型の領域となる、ｎ＋／ｎ－／ｎ＋の蓄積型ｊｕｎｃｔｉｏｎ－ｌｅｓｓトランジスタ構造、または、ｎ＋／ｎ－／ｎ＋の蓄積型ｎｏｎ－ｊｕｎｃｔｉｏｎトランジスタ構造と、捉えることもできる。
ＯＳトランジスタを、上記の構造とすることで、半導体装置を微細化または高集積化しても良好な電気特性を有することができる。例えば、ＯＳトランジスタのゲート長が、２０ｎｍ以下、１５ｎｍ以下、１０ｎｍ以下、７ｎｍ以下、または６ｎｍ以下であって、１ｎｍ以上、３ｎｍ以上、または５ｎｍ以上であっても、良好な電気特性を得ることができる。一方で、Ｓｉトランジスタは、短チャネル効果が発現するため、２０ｎｍ以下、または１５ｎｍ以下のゲート長とすることが困難な場合がある。したがって、ＯＳトランジスタは、Ｓｉトランジスタと比較してチャネル長の短いトランジスタに好適に用いることができる。なお、ゲート長とは、トランジスタ動作時にキャリアがチャネル形成領域内部を移動する方向における、ゲート電極の長さであり、トランジスタの平面視における、ゲート電極の底面の幅をいう。
また、ＯＳトランジスタを微細化することで、トランジスタの周波数特性を向上させることができる。具体的には、トランジスタの遮断周波数を向上させることができる。ＯＳトランジスタのゲート長が上記範囲のいずれかである場合、トランジスタの遮断周波数を、例えば室温環境下で、５０ＧＨｚ以上、好ましくは１００ＧＨｚ以上、さらに好ましくは１５０ＧＨｚ以上とすることができる。
以上の説明の通り、ＯＳトランジスタは、Ｓｉトランジスタと比較し、オフ電流が小さいこと、チャネル長の短いトランジスタの作製が可能なこと、といった優れた効果を有する。
本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様のトランジスタを用いた記憶装置について図１９乃至図２５を用いて説明する。
本実施の形態では、上記実施の形態で説明したトランジスタを有するメモリセルを用いた記憶装置の構成例について説明する。本実施の形態では、積層されたメモリセルを有する層と、メモリセルに保持したデータ電位を増幅して出力する機能を有する機能回路を有する層を設けた、記憶装置の構成例について説明する。
［記憶装置の構成例］
図１９に、本発明の一態様の記憶装置のブロック図を示す。
図１９に示す記憶装置３００は、駆動回路２１と、メモリアレイ２０と、を有する。メモリアレイ２０は、複数のメモリセル１０と、複数の機能回路５１を有する機能層５０と、を有する。
図１９では、メモリアレイ２０がｍ行ｎ列（ｍ及びｎは２以上の整数。）のマトリクス状に配置された複数のメモリセル１０を有する例を示している。また、図１９では、機能回路５１を、ビット線として機能する配線ＢＬごとに設ける例を示しており、機能層５０が、ｎ本の配線ＢＬに対応して設けられたｎ個の機能回路５１を有する例を示している。
図１９では、１行１列目のメモリセル１０をメモリセル１０［１，１］と示し、ｍ行ｎ列目のメモリセル１０をメモリセル１０［ｍ，ｎ］と示している。また、本実施の形態などでは、任意の行を示す場合にｉ行と記す場合がある。また、任意の列を示す場合にｊ列と記す場合がある。よって、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である。また、本実施の形態などでは、ｉ行ｊ列目のメモリセル１０をメモリセル１０［ｉ，ｊ］と示している。なお、本実施の形態などにおいて、「ｉ＋α」（αは正または負の整数）と示す場合は、「ｉ＋α」は１を下回らず、ｍを超えない。同様に、「ｊ＋α」と示す場合は、「ｊ＋α」は１を下回らず、ｎを超えない。
また、メモリアレイ２０は、行方向に延在するｍ本の配線ＷＬと、行方向に延在するｍ本の配線ＰＬと、列方向に延在するｎ本の配線ＢＬと、を備える。本実施の形態などでは、１本目（１行目）に設けられた配線ＷＬを配線ＷＬ［１］と示し、ｍ本目（ｍ行目）に設けられた配線ＷＬを配線ＷＬ［ｍ］と示す。同様に、１本目（１行目）に設けられた配線ＰＬを配線ＰＬ［１］と示し、ｍ本目（ｍ行目）に設けられた配線ＰＬを配線ＰＬ［ｍ］と示す。同様に、１本目（１列目）に設けられた配線ＢＬを配線ＢＬ［１］と示し、ｎ本目（ｎ列目）に設けられた配線ＢＬを配線ＢＬ［ｎ］と示す。
ｉ行目に設けられた複数のメモリセル１０は、ｉ行目の配線ＷＬ（配線ＷＬ［ｉ］）とｉ行目の配線ＰＬ（配線ＰＬ［ｉ］）に電気的に接続される。ｊ列目に設けられた複数のメモリセル１０は、ｊ列目の配線ＢＬ（配線ＢＬ［ｊ］）と電気的に接続される。
メモリアレイ２０には、ＤＯＳＲＡＭ（登録商標）（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を適用することができる。ＤＯＳＲＡＭは、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭであり、アクセストランジスタがＯＳトランジスタであるメモリのことをいう。ＯＳトランジスタはオフ状態でソースとドレインとの間を流れる電流、つまりリーク電流が極めて小さい。ＤＯＳＲＡＭは、アクセストランジスタをオフ（非導通状態）にすることで、容量素子（キャパシタ）に保持しているデータに応じた電荷を長時間保持することが可能である。そのためＤＯＳＲＡＭは、チャネル形成領域にシリコンを有するトランジスタ（Ｓｉトランジスタ）で構成されるＤＲＡＭと比較して、リフレッシュ動作の頻度を低減できる。その結果、低消費電力化を図ることができる。また、ＯＳトランジスタの周波数特性は高いため、記憶装置の読み出し、及び書き込みを高速に行うことができる。これにより、動作速度が速い記憶装置を提供することができる。
図１９に示すメモリアレイ２０では、複数のメモリアレイ２０［１］乃至２０［ｍ］を積層して設けることができる。メモリアレイ２０が有するメモリアレイ２０［１］乃至２０［ｍ］は、駆動回路２１が設けられる基板表面の垂直方向に配置することで、メモリセル１０のメモリ密度の向上を図ることができる。
配線ＢＬは、データの書き込み及び読み出しを行うためのビット線として機能する。配線ＷＬは、スイッチとして機能するアクセストランジスタのオンまたはオフ（導通状態または非導通状態）を制御するためのワード線として機能する。配線ＰＬは、容量素子に接続される定電位線としての機能を有する。なお、アクセストランジスタであるＯＳトランジスタのバックゲートにバックゲート電位を伝える機能を有する配線として、配線ＣＬ（図示せず）を別途設けることができる。また、配線ＰＬが、バックゲート電位を伝える機能を兼ねる構成にしてもよい。
メモリアレイ２０［１］乃至２０［ｍ］がそれぞれ有するメモリセル１０は、配線ＢＬを介して機能回路５１に接続される。配線ＢＬは、駆動回路２１が設けられる基板表面の垂直方向に配置することができる。メモリアレイ２０［１］乃至２０［ｍ］が有するメモリセル１０から延びて設けられる配線ＢＬを基板表面の垂直方向に設けることで、メモリアレイ２０と機能回路５１との間の配線の長さを短くできる。そのため、ビット線に接続される２つの回路の間の信号伝搬距離を短くでき、ビット線の抵抗及び寄生容量が大幅に削減されるため、消費電力及び信号遅延の低減が実現できる。またメモリセル１０が有する容量素子の容量を小さくしても、記憶装置を動作させることが可能となる。
機能回路５１は、メモリセル１０に保持したデータ電位を増幅し、後述する配線ＧＢＬ（図示せず）を介して駆動回路２１が有するセンスアンプ４６に出力する機能を有する。当該構成にすることで、データ読み出し時に配線ＢＬのわずかな電位差を増幅することができる。配線ＧＢＬは、配線ＢＬと同様に駆動回路２１が設けられる基板表面の垂直方向に配置することができる。メモリアレイ２０［１］乃至２０［ｍ］が有するメモリセル１０から延びて設けられる配線ＢＬ及び配線ＧＢＬを基板表面の垂直方向に設けることで、機能回路５１とセンスアンプ４６との間の配線の長さを短くできる。そのため、配線ＧＢＬに接続される２つの回路の間の信号伝搬距離を短くでき、配線ＧＢＬの抵抗及び寄生容量が大幅に削減されるため、消費電力及び信号遅延の低減が実現できる。
なお配線ＢＬは、メモリセル１０が有するトランジスタの半導体層に接して設けられる。あるいは配線ＢＬは、メモリセル１０が有するトランジスタの半導体層のソースまたはドレインとして機能する領域に接して設けられる。あるいは配線ＢＬは、メモリセル１０が有するトランジスタの半導体層のソースまたはドレインとして機能する領域と接して設けられる導電体に接して設けられる。つまり配線ＢＬは、メモリアレイ２０の各層におけるメモリセル１０が有するトランジスタのソースまたはドレインの一方のそれぞれと、機能回路５１と、を垂直方向で電気的に接続するための配線であるといえる。
メモリアレイ２０は、駆動回路２１上に重ねて設けることができる。駆動回路２１とメモリアレイ２０を重ねて設けることで、駆動回路２１とメモリアレイ２０の間の信号伝搬距離を短くすることができる。よって、駆動回路２１とメモリアレイ２０の間の抵抗及び寄生容量が低減され、消費電力及び信号遅延の低減が実現できる。また、記憶装置３００の小型化が実現できる。
機能回路５１は、ＤＯＳＲＡＭのメモリセル１０が有するトランジスタと同様にＯＳトランジスタを用いることで、メモリアレイ２０［１］乃至２０［ｍ］と同様にしてＳｉトランジスタを用いた回路上などに自由に配置可能であるため、集積化を容易に行うことができる。機能回路５１で信号を増幅する構成とすることで後段の回路であるセンスアンプ４６等の回路を小型化できるため、記憶装置３００の小型化を図ることができる。
駆動回路２１は、ＰＳＷ２２（パワースイッチ）、ＰＳＷ２３、及び周辺回路３１を有する。周辺回路３１は、周辺回路４１、コントロール回路３２（Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ）、及び電圧生成回路３３を有する。
記憶装置３００において、各回路、各信号及び各電圧は、必要に応じて、適宜取捨することができる。あるいは、他の回路または他の信号を追加してもよい。信号ＢＷ、信号ＣＥ、信号ＧＷ、信号ＣＬＫ、信号ＷＡＫＥ、信号ＡＤＤＲ、信号ＷＤＡ、信号ＰＯＮ１、信号ＰＯＮ２は外部からの入力信号であり、信号ＲＤＡは外部への出力信号である。信号ＣＬＫはクロック信号である。
また、信号ＢＷ、信号ＣＥ、及び信号ＧＷは制御信号である。信号ＣＥはチップイネーブル信号であり、信号ＧＷはグローバル書き込みイネーブル信号であり、信号ＢＷはバイト書き込みイネーブル信号である。信号ＡＤＤＲはアドレス信号である。信号ＷＤＡは書き込みデータであり、信号ＲＤＡは読み出しデータである。信号ＰＯＮ１、信号ＰＯＮ２は、パワーゲーティング制御用信号である。なお、信号ＰＯＮ１、信号ＰＯＮ２は、コントロール回路３２で生成してもよい。
コントロール回路３２は、記憶装置３００の動作全般を制御する機能を有するロジック回路である。例えば、コントロール回路は、信号ＣＥ、信号ＧＷ及び信号ＢＷを論理演算して、記憶装置３００の動作モード（例えば、書き込み動作、読み出し動作）を決定する。または、コントロール回路３２は、この動作モードが実行されるように、周辺回路４１の制御信号を生成する。
電圧生成回路３３は負電圧を生成する機能を有する。信号ＷＡＫＥは、信号ＣＬＫの電圧生成回路３３への入力を制御する機能を有する。例えば、信号ＷＡＫＥにＨレベルの信号が与えられると、信号ＣＬＫが電圧生成回路３３へ入力され、電圧生成回路３３は負電圧を生成する。
周辺回路４１は、メモリセル１０に対するデータの書き込み及び読み出しを行うための回路である。また周辺回路４１は、機能回路５１を制御するための各種信号を出力する回路である。周辺回路４１は、行デコーダ４２（Ｒｏｗ Ｄｅｃｏｄｅｒ）、列デコーダ４４（Ｃｏｌｕｍｎ Ｄｅｃｏｄｅｒ）、行ドライバ４３（Ｒｏｗ Ｄｒｉｖｅｒ）、列ドライバ４５（Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ）、入力回路４７（Ｉｎｐｕｔ Ｃｉｒ．）、出力回路４８（Ｏｕｔｐｕｔ Ｃｉｒ．）、センスアンプ４６（Ｓｅｎｓｅ Ａｍｐｌｉｆｉｅｒ）を有する。
行デコーダ４２及び列デコーダ４４は、信号ＡＤＤＲをデコードする機能を有する。行デコーダ４２は、アクセスする行を指定するための回路であり、列デコーダ４４は、アクセスする列を指定するための回路である。行ドライバ４３は、行デコーダ４２が指定する配線ＷＬを選択する機能を有する。列ドライバ４５は、データをメモリセル１０に書き込む機能、メモリセル１０からデータを読み出す機能、読み出したデータを保持する機能等を有する。
入力回路４７は、信号ＷＤＡを保持する機能を有する。入力回路４７が保持するデータは、列ドライバ４５に出力される。入力回路４７の出力データが、メモリセル１０に書き込むデータ（Ｄｉｎ）である。列ドライバ４５がメモリセル１０から読み出したデータ（Ｄｏｕｔ）は、出力回路４８に出力される。出力回路４８は、Ｄｏｕｔを保持する機能を有する。また、出力回路４８は、Ｄｏｕｔを記憶装置３００の外部に出力する機能を有する。出力回路４８から出力されるデータが信号ＲＤＡである。
ＰＳＷ２２は周辺回路３１へのＶＤＤの供給を制御する機能を有する。ＰＳＷ２３は、行ドライバ４３へのＶＨＭの供給を制御する機能を有する。ここでは、記憶装置３００の高電源電圧がＶＤＤであり、低電源電圧はＧＮＤ（接地電位）である。また、ＶＨＭは、ワード線を高レベルにするために用いられる高電源電圧であり、ＶＤＤよりも高い。信号ＰＯＮ１によってＰＳＷ２２のオン・オフが制御され、信号ＰＯＮ２によってＰＳＷ２３のオン・オフが制御される。図１９では、周辺回路３１において、ＶＤＤが供給される電源ドメインの数を１としているが、複数にすることもできる。この場合、各電源ドメインに対してパワースイッチを設ければよい。
メモリアレイ２０［１］乃至２０［ｍ］（ｍは２以上の整数）及び機能層５０を有するメモリアレイ２０は、駆動回路２１上に複数層のメモリアレイ２０を重ねて設けることができる。複数層のメモリアレイ２０を重ねて設けることで、メモリセル１０のメモリ密度を高めることができる。図２０（Ａ）に、駆動回路２１上に機能層５０と、５層（ｍ＝５）のメモリアレイ２０［１］乃至２０［５］と、を重ねて有する記憶装置３００の斜視図を示している。
図２０（Ａ）では、１層目に設けられたメモリアレイ２０をメモリアレイ２０［１］と示し、２層目に設けられたメモリアレイ２０をメモリアレイ２０［２］と示し、５層目に設けられたメモリアレイ２０をメモリアレイ２０［５］と示している。また図２０（Ａ）において、Ｘ方向に延びて設けられる配線ＷＬ、配線ＰＬ及び配線ＣＬと、Ｚ方向（駆動回路が設けられる基板表面に垂直な方向）に延びて設けられる配線ＢＬと、を図示している。なお、図面を見やすくするため、メモリアレイ２０それぞれが有する配線ＷＬ及び配線ＰＬの記載を一部省略している。
図２０（Ｂ）に、図２０（Ａ）で図示した配線ＢＬに接続された機能回路５１、及び配線ＢＬに接続されたメモリアレイ２０［１］乃至２０［５］が有するメモリセル１０の構成例を説明する模式図を示す。また図２０（Ｂ）では、機能回路５１と駆動回路２１との間に設けられる配線ＧＢＬを図示している。なお、１つの配線ＢＬに複数のメモリセル（メモリセル１０）が電気的に接続される構成を「メモリストリング」ともいう。なお図面において、配線ＧＢＬは、視認性を高めるため、太線で図示する場合がある。
図２０（Ｂ）では、配線ＢＬに接続されるメモリセル１０の回路構成の一例を図示している。メモリセル１０は、トランジスタ１１及び容量素子１２を有する。トランジスタ１１、容量素子１２、及び各配線（配線ＢＬ、及び配線ＷＬなど）についても、例えば配線ＢＬ［１］及び配線ＷＬ［１］を配線ＢＬ及び配線ＷＬなどのようにいう場合がある。ここで、トランジスタ１１は、実施の形態１で示したトランジスタ２００と対応する。
メモリセル１０において、トランジスタ１１のソースまたはドレインの一方は配線ＢＬに接続される。トランジスタ１１のソースまたはドレインの他方は容量素子１２の一方の電極に接続される。容量素子１２の他方の電極は、配線ＰＬに接続される。トランジスタ１１のゲートは配線ＷＬに接続される。トランジスタ１１のバックゲートは配線ＣＬに接続される。
配線ＰＬは、容量素子１２の電位を保持するための定電位を与える配線である。配線ＣＬは、トランジスタ１１のしきい値電圧を制御するための定電位を与える配線である。配線ＰＬと配線ＣＬは、同じ電位でもよい。この場合、２つの配線を接続することで、メモリセル１０に接続される配線数を削減することができる。
図２０（Ｂ）に図示する配線ＧＢＬは、駆動回路２１と機能層５０との間を電気的に接続するように設けられる。図２１（Ａ）では、機能回路５１、及びメモリアレイ２０［１］乃至２０［ｍ］を繰り返し単位７０とする記憶装置３００の模式図を示している。なお図２１（Ａ）では、配線ＧＢＬを１本図示しているが、配線ＧＢＬは機能層５０に設けられる機能回路５１の数に応じて適宜設ければよい。
なお配線ＧＢＬは、機能回路５１が有するトランジスタの半導体層に接して設けられる。あるいは配線ＧＢＬは、機能回路５１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域に接して設けられる。あるいは配線ＧＢＬは、機能回路５１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域と接して設けられる導電体に接して設けられる。つまり配線ＧＢＬは、機能層５０における機能回路５１が有するトランジスタのソースまたはドレインの一方と、駆動回路２１と、を垂直方向で電気的に接続するための配線であるといえる。
また機能回路５１、及びメモリアレイ２０［１］乃至２０［ｍ］を有する繰り返し単位７０は、さらに積層する構成としてもよい。本発明の一態様の記憶装置３００Ａは、図２１（Ｂ）に図示するように繰り返し単位７０［１］乃至７０［ｐ］（ｐは２以上の整数）とすることができる。配線ＧＢＬは繰り返し単位７０が有する機能層５０に接続される。配線ＧＢＬは、機能回路５１の数に応じて適宜設ければよい。
本発明の一形態では、ＯＳトランジスタを積層して設けるとともに、ビット線として機能する配線を、駆動回路２１が設けられる基板表面の垂直方向に配置する。メモリアレイ２０から延びて設けられるビット線として機能する配線を基板表面の垂直方向に設けることで、メモリアレイ２０と駆動回路２１との間の配線の長さを短くできる。そのため、ビット線の寄生容量を大幅に削減できる。
また本発明の一形態は、メモリアレイ２０が設けられる層において、メモリセル１０に保持したデータ電位を増幅して出力する機能を有する機能回路５１を有する機能層５０を備えている。当該構成にすることで、データ読み出し時にビット線として機能する配線ＢＬのわずかな電位差を増幅して、駆動回路２１が有するセンスアンプ４６を駆動することができる。センスアンプ等の回路を小型化できるため、記憶装置３００の小型化を図ることができる。またメモリセル１０が有する容量素子１２の容量を小さくしても記憶装置３００を動作させることが可能となる。
なお、上記においては、メモリセル１０を１Ｔ（トランジスタ）１Ｃ（容量）型の構成にする例について示したが、本発明はこれに限られるものではない。例えば、図２５（Ａ）に示すように、３Ｔ１Ｃ型のメモリセルを記憶装置に用いてもよい。図２５（Ａ）に示すメモリセルは、トランジスタ１１ａ、１１ｂ、１１ｃと、容量素子１２ａを有する。ここで、トランジスタ１１ａ、１１ｂ、１１ｃは、トランジスタ１１と同様の構成にすることができ、容量素子１２ａは、容量素子１２と同様の構成にすることができる。また、このような構成のＲＡＭを、ＮＯＳＲＡＭ（登録商標）（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
図２５（Ａ）に示すように、トランジスタ１１ａのソースまたはドレインの一方が、容量素子１２ａの電極の一方、及びトランジスタ１１ｂの第１のゲートと電気的に接続される。また、トランジスタ１１ｂのソース及びドレインの一方が、トランジスタ１１ｃのソース及びドレインの一方と電気的に接続される。なお、トランジスタ１１ａの第１のゲート、ソース及びドレインの他方、ならびに第２のゲート、トランジスタ１１ｂのソース及びドレインの他方、ならびに第２のゲート、トランジスタ１１ｃの第１のゲート、ソース及びドレインの他方、ならびに第２のゲート、ならびに容量素子１２ａの電極の他方には、適宜配線を設ければよい。また、これらの配線に合わせて、記憶装置の構造も適宜変形させることができる。
また、図２５（Ｂ）に示すように、トランジスタ１１ｃを設けずに、トランジスタ１１ａ、１１ｂと容量素子１２ａだけを有する、２Ｔ１Ｃ型のメモリセルにしてもよい。
また、トランジスタ１１ａ、及びトランジスタ１１ｂの寄生容量が十分大きい場合、図２５（Ｃ）に示すように、容量素子１２ａを設けない構成にしてもよい。この場合、トランジスタ１１ａ及びトランジスタ１１ｂだけでメモリセルが構成される。
［メモリアレイ２０及び機能回路５１の構成例］
図２２を用いて、図１９乃至図２１で説明した機能回路５１の構成例、及びメモリアレイ２０及び駆動回路２１が有するセンスアンプ４６の構成例について説明する。図２２では、異なる配線ＢＬ（配線ＢＬ＿Ａ、配線ＢＬ＿Ｂ）に接続されたメモリセル１０（メモリセル１０＿Ａ、メモリセル１０＿Ｂ）に接続された機能回路５１（機能回路５１＿Ａ、機能回路５１＿Ｂ）に接続される配線ＧＢＬ（配線ＧＢＬ＿Ａ、配線ＧＢＬ＿Ｂ）に接続された駆動回路２１を図示している。図２２に図示する駆動回路２１として、センスアンプ４６の他、プリチャージ回路７１＿Ａ、プリチャージ回路７１＿Ｂ、スイッチ回路７２＿Ａ、スイッチ回路７２＿Ｂ及び書き込み読み出し回路７３を図示している。
機能回路５１＿Ａ、５１＿Ｂとして、トランジスタ５２＿ａ、５２＿ｂ、５３＿ａ、５３＿ｂ、５４＿ａ、５４＿ｂ、５５＿ａ、５５＿ｂを図示している。図２２に図示するトランジスタ５２＿ａ、５２＿ｂ、５３＿ａ、５３＿ｂ、５４＿ａ、５４＿ｂ、５５＿ａ、５５＿ｂは、メモリセル１０が有するトランジスタ１１と同様にＯＳトランジスタである。機能回路５１を有する機能層５０は、メモリアレイ２０［１］乃至２０［ｍ］と同様に、駆動回路２１上に積層して設けることができる。
配線ＢＬ＿Ａは、トランジスタ５２＿ａのゲートに接続され、配線ＢＬ＿Ｂはトランジスタ５２＿ｂのゲートに接続される。配線ＧＢＬ＿Ａは、トランジスタ５３＿ａ、５４＿ａのソースまたはドレインの一方が接続される。配線ＧＢＬ＿Ｂは、トランジスタ５３＿ｂ、５４＿ｂのソースまたはドレインの一方が接続される。配線ＧＢＬ＿Ａ、ＧＢＬ＿Ｂは、配線ＢＬ＿Ａ、ＢＬ＿Ｂと同様に垂直方向に設けられ、駆動回路２１が有するトランジスタに接続される。トランジスタ５３＿ａ、５３＿ｂ、５４＿ａ、５４＿ｂ、５５＿ａ、５５＿ｂのゲートには、図２２に示すように、それぞれ、選択信号ＭＵＸ、制御信号ＷＥ、または制御信号ＲＥが与えられる。
図２２に示すセンスアンプ４６、プリチャージ回路７１＿Ａ、及びプリチャージ回路７１＿Ｂを構成するトランジスタ８１＿１乃至８１＿６、及び８２＿１乃至８２＿４は、Ｓｉトランジスタで構成される。スイッチ回路７２＿Ａ及びスイッチ回路７２＿Ｂを構成するスイッチ８３＿Ａ乃至８３＿ＤもＳｉトランジスタで構成することができる。トランジスタ５３＿ａ、５３＿ｂ、５４＿ａ、５４＿ｂのソースまたはドレインの一方は、プリチャージ回路７１＿Ａ、プリチャージ回路７１＿Ｂ、センスアンプ４６、スイッチ回路７２＿Ａを構成するトランジスタまたはスイッチに接続される。
プリチャージ回路７１＿Ａは、ｎチャネル型のトランジスタ８１＿１乃至８１＿３を有する。プリチャージ回路７１＿Ａは、プリチャージ線ＰＣＬ１に与えられるプリチャージ信号に応じて、配線ＢＬ＿Ａ及び配線ＢＬ＿Ｂを高電源電位（ＶＤＤ）と低電源電位（ＶＳＳ）の間の電位ＶＤＤ／２に相当する中間電位ＶＰＣにプリチャージするための回路である。
プリチャージ回路７１＿Ｂは、ｎチャネル型のトランジスタ８１＿４乃至８１＿６を有する。プリチャージ回路７１＿Ｂは、プリチャージ線ＰＣＬ２に与えられるプリチャージ信号に応じて、配線ＧＢＬ＿Ａ及び配線ＧＢＬ＿ＢをＶＤＤとＶＳＳの間の電位ＶＤＤ／２に相当する中間電位ＶＰＣにプリチャージするための回路である。
センスアンプ４６は、配線ＶＨＨまたは配線ＶＬＬに接続された、ｐチャネル型のトランジスタ８２＿１、８２＿２及びｎチャネル型のトランジスタ８２＿３、８２＿４を有する。配線ＶＨＨまたは配線ＶＬＬは、ＶＤＤまたはＶＳＳを与える機能を有する配線である。トランジスタ８２＿１乃至８２＿４は、インバータループを構成するトランジスタである。メモリセル１０＿Ａ、１０＿Ｂを選択することでプリチャージされた配線ＢＬ＿Ａ及び配線ＢＬ＿Ｂの電位が変化し、当該変化に応じて配線ＧＢＬ＿Ａ及び配線ＧＢＬ＿Ｂの電位をＶＤＤまたはＶＳＳとする。配線ＧＢＬ＿Ａ及び配線ＧＢＬ＿Ｂの電位は、スイッチ８３＿Ｃ及びスイッチ８３＿Ｄ、及び書き込み読み出し回路７３を介して外部に出力することができる。配線ＢＬ＿Ａ及び配線ＢＬ＿Ｂ、並びに配線ＧＢＬ＿Ａ及び配線ＧＢＬ＿Ｂは、ビット線対に相当する。書き込み読み出し回路７３は、信号ＥＮ＿ｄａｔａに応じて、データ信号の書き込みが制御される。
スイッチ回路７２＿Ａは、センスアンプ４６と配線ＧＢＬ＿Ａ及び配線ＧＢＬ＿Ｂとの間の導通状態を制御するための回路である。スイッチ回路７２＿Ａは、切り替え信号ＣＳＥＬ１の制御によってオンまたはオフが切り替えられる。スイッチ８３＿Ａ及び８３＿Ｂが、ｎチャネルトランジスタの場合、切り替え信号ＣＳＥＬ１がハイレベルでオン、ローレベルでオフとなる。スイッチ回路７２＿Ｂは、書き込み読み出し回路７３と、センスアンプ４６に接続されるビット線対との間の導通状態を制御するための回路である。スイッチ回路７２＿Ｂは、切り替え信号ＣＳＥＬ２の制御によってオンまたはオフが切り替えられる。スイッチ８３＿Ｃ及び８３＿Ｄは、スイッチ８３＿Ａ及び８３＿Ｂと同様に動作すればよい。
図２２に示すように記憶装置３００は、メモリセル１０と、機能回路５１と、センスアンプ４６と、を最短距離になる垂直方向に設けられる配線ＢＬ及び配線ＧＢＬを介して接続する構成とすることができる。機能回路５１を構成するトランジスタを有する機能層５０が増えるが、配線ＢＬの負荷が低減されることで、書き込み時間を短縮し、データを読み出しやすくすることができる。
また図２２に示すように機能回路５１＿Ａ、５１＿Ｂが有する各トランジスタは、制御信号ＷＥ、ＲＥ、及び選択信号ＭＵＸに応じて制御される。各トランジスタは、制御信号及び選択信号に応じて、配線ＧＢＬを介して配線ＢＬの電位を駆動回路２１に出力することができる。機能回路５１＿Ａ、５１＿Ｂは、ＯＳトランジスタで構成されるセンスアンプとして機能させることができる。当該構成にすることで、読み出し時に配線ＢＬのわずかな電位差を増幅して、Ｓｉトランジスタを用いたセンスアンプ４６を駆動することができる。
＜メモリセルの構成例＞
図２３を用いて、上記記憶装置に用いられるメモリセル１０の構成例について説明する。
なお、図２３において、Ｘ方向は、図示するトランジスタのチャネル幅方向と平行であり、Ｙ方向は、Ｘ方向に垂直であり、Ｚ方向は、Ｘ方向及びＹ方向に垂直である。
図２３に示すように、メモリセル１０は、トランジスタ１１及び容量素子１２を有する。トランジスタ１１の上には、絶縁体２８５が設けられ、絶縁体２８５の上には、絶縁体２８４が設けられている。絶縁体２８５、及び絶縁体２８４は、絶縁体２１６に用いることが可能な絶縁体を用いればよい。なお、トランジスタ１１は、先の実施の形態に示すトランジスタ２００と同様の構成を有し、同じ構成要素には同符号を付す。トランジスタ２００の詳細については、先の実施の形態を参照することができる。また、トランジスタ１１のソースまたはドレインの一方（導電体２４２ａ）に接して導電体２４０が設けられる。導電体２４０は、Ｚ方向に延伸して設けられており、配線ＢＬとして機能する。
容量素子１２は、導電体２４２ｂ上の導電体１５３と、導電体１５３上の絶縁体１５４と、絶縁体１５４上の導電体１６０（導電体１６０ａ及び導電体１６０ｂ）と、を有する。
導電体１５３、絶縁体１５４、及び、導電体１６０は、それぞれ、少なくとも一部が、絶縁体２７１ｂ、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３及び絶縁体２８５に設けられた開口の内部に配置されている。導電体１５３、絶縁体１５４、及び、導電体１６０のそれぞれの端部は、少なくとも絶縁体２８２上に位置し、好ましくは絶縁体２８５上に位置する。絶縁体１５４は、導電体１５３の端部を覆うように設けられる。これにより、導電体１５３と導電体１６０とを電気的に絶縁させることができる。
絶縁体２７１ｂ、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３及び絶縁体２８５に設けられる開口の深さを深くする（つまり、絶縁体２７１ｂ、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３及び絶縁体２８５のうち一つまたは複数の厚さを厚くする）ほど、容量素子１２の静電容量を大きくすることができる。容量素子１２の単位面積当たりの静電容量を大きくすることで、半導体装置の微細化または高集積化を図ることができる。
導電体１５３は、容量素子１２の一方の電極（下部電極）として機能する領域を有する。絶縁体１５４は、容量素子１２の誘電体として機能する領域を有する。導電体１６０は、容量素子１２の他方の電極（上部電極）として機能する領域を有する。容量素子１２は、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量を構成している。
また、酸化物２３０上に重畳して設けられた導電体２４２ｂは、容量素子１２の導電体１５３と電気的に接続する配線として機能する。
容量素子１２が有する導電体１５３及び導電体１６０は、それぞれ、導電体２０５、または導電体２６０に用いることができる各種導電体を用いて形成することができる。導電体１５３及び導電体１６０は、それぞれ、ＡＬＤ法またはＣＶＤ法などの被覆性の良好な成膜法を用いて成膜することが好ましい。例えば、導電体１５３として、ＡＬＤ法またはＣＶＤ法を用いて成膜した窒化チタンまたは窒化タンタルを用いることができる。
また、導電体１５３の下面には、導電体２４２ｂ２の上面が接する。ここで、導電体２４２ｂ２として、導電性の良好な導電性材料を用いることで、導電体１５３と導電体２４２ｂとの接触抵抗を低減することができる。
また、導電体１６０ａとして、ＡＬＤ法またはＣＶＤ法を用いて成膜した窒化チタンを用い、導電体１６０ｂとして、ＣＶＤ法を用いて成膜したタングステンを用いることができる。なお、絶縁体１５４に対するタングステンの密着性が十分高い場合は、導電体１６０として、ＣＶＤ法を用いて成膜したタングステンの単層構造を用いてもよい。
容量素子１２が有する絶縁体１５４には、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）を用いることが好ましい。絶縁体１５４は、ＡＬＤ法またはＣＶＤ法などの被覆性の良好な成膜法を用いて成膜することが好ましい。
高誘電率（ｈｉｇｈ－ｋ）材料の絶縁体としては、例えば、アルミニウム、ハフニウム、ジルコニウム、及びガリウムなどから選ばれた金属元素を一種以上含む、酸化物、酸化窒化物、窒化酸化物、及び窒化物が挙げられる。また、上記酸化物、酸化窒化物、窒化酸化物、または窒化物に、シリコンを含有させてもよい。また、上記の材料からなる絶縁体を積層して用いることもできる。
例えば、高誘電率（ｈｉｇｈ－ｋ）材料の絶縁体として、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、シリコン及びジルコニウムを有する酸化物、シリコン及びジルコニウムを有する酸化窒化物、ハフニウム及びジルコニウムを有する酸化物、並びに、ハフニウム及びジルコニウムを有する酸化窒化物が挙げられる。このようなｈｉｇｈ－ｋ材料を用いることで、リーク電流を抑制できる程度に絶縁体１５４を厚くし、且つ容量素子１２の静電容量を十分確保することができる。
また、上記の材料からなる絶縁体を積層して用いることが好ましく、高誘電率（ｈｉｇｈ－ｋ）材料と、当該高誘電率（ｈｉｇｈ－ｋ）材料より絶縁耐力が大きい材料との積層構造を用いることが好ましい。例えば、絶縁体１５４として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁体を用いることができる。また、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウム、酸化アルミニウムの順番で積層された絶縁体を用いることができる。また、例えば、ハフニウムジルコニウム酸化物、酸化アルミニウム、ハフニウムジルコニウム酸化物、酸化アルミニウムの順番で積層された絶縁体を用いることができる。酸化アルミニウムのような、比較的絶縁耐力が大きい絶縁体を積層して用いることで、絶縁耐力が向上し、容量素子１２の静電破壊を抑制することができる。
絶縁体２７１ｂ、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３及び絶縁体２８５に設けられる開口の深さを深くする（つまり、絶縁体２７１ｂ、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３及び絶縁体２８５のうち一つまたは複数の厚さを厚くする）ほど、容量素子１２の静電容量を大きくすることができる。ここで、絶縁体２７１ｂ、絶縁体２７５、絶縁体２８２、及び絶縁体２８３はバリア絶縁体として機能するので、半導体装置に求められるバリア性に応じて膜厚を設定することが好ましい。また、絶縁体２８０の膜厚に応じて、ゲート電極として機能する導電体２６０の膜厚が決定されるので、絶縁体２８０の膜厚は、半導体装置に求められる導電体２６０の膜厚に合わせて設定することが好ましい。
よって、絶縁体２８５の膜厚を調節することで、容量素子１２の静電容量を設定することが好ましい。例えば、絶縁体２８５の膜厚を５０ｎｍ以上２５０ｎｍ以下の範囲で設定し、上記開口の深さを１５０ｎｍ以上３５０ｎｍ以下程度にすればよい。このような範囲で容量素子１２を形成することで、容量素子１２に十分な静電容量を有せしめ、且つ複数のメモリセルの層を積層する半導体装置において、一つの層の高さが過剰に高くならないようにすることができる。なお、複数のメモリセルの層のそれぞれにおいて、各メモリセルに設けられる容量素子の静電容量を異ならせる構成としてもよい。当該構成の場合、例えば、各メモリセルの層に設けられる絶縁体２８５の膜厚を異ならせればよい。
なお、容量素子１２が配置された、絶縁体２８５等に設けられた開口部において、当該開口部の側壁は、絶縁体２２２の上面に対して垂直または概略垂直であってもよく、テーパー形状であってもよい。側壁をテーパー形状にすることで、絶縁体２８５等の開口部に設ける導電体１５３などの被覆性が向上し、鬆などの欠陥を低減できる。
また、酸化物２３０上に重畳して設けられた導電体２４２ａは、導電体２４０と電気的に接続する配線として機能する。例えば、図２３では、導電体２４２ａの上面及び側端部が、Ｚ方向に延在する導電体２４０と電気的に接続している。特に図２３では、導電体２４２ａ２の上面及び側端部と、導電体２４２ａ１の側端部が、導電体２４０と接している。
導電体２４０が直接、導電体２４２ａの上面、及び側端部の少なくとも一と接することで、別途接続用の電極を設ける必要がないため、メモリアレイの占有面積を低減できる。また、メモリセルの集積度が向上し、記憶装置の記憶容量を増大できる。なお、導電体２４０は、導電体２４２ａの上面の一部、及び側端部と接することが好ましい。導電体２４０が導電体２４２ａの複数面と接することで、導電体２４０と導電体２４２ａの接触抵抗を低減できる。特に、図２３に示すように、導電体２４０が、導電性の高い導電体２４２ａ２の上面の一部、及び側端部と接することで、導電体２４０と導電体２４２ａの接触抵抗をより低減することができる。
導電体２４０は、絶縁体２１６、絶縁体２２１、絶縁体２２２、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５及び、絶縁体２８４に形成された開口内に設けられている。
導電体２４０は、導電体２４０ａと導電体２４０ｂとの積層構造とすることが好ましい。例えば、図２３に示すように、導電体２４０は、導電体２４０ａが上記開口部の内壁に接して設けられ、さらに内側に導電体２４０ｂが設けられる構造にすることができる。つまり、導電体２４０ａは、導電体２４０ｂに比べて、絶縁体２１６、絶縁体２２１、絶縁体２２２、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、及び、絶縁体２８４の近傍に配置される。また、導電体２４０ａは、導電体２４２ａの上面及び側端部と接する。
導電体２４０ａとしては、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。導電体２４０ａは、例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、及び、酸化ルテニウムのうち一つまたは複数を用いた、単層構造または積層構造とすることができる。これにより、水、水素などの不純物が、導電体２４０を通じて酸化物２３０に混入することを抑制できる。
また、導電体２４０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２４０ｂには、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。
例えば、導電体２４０ａとして窒化チタンを用い、導電体２４０ｂとしてタングステンを用いることが好ましい。この場合、導電体２４０ａは、チタンと、窒素とを有する導電体となり、導電体２４０ｂは、タングステンを有する導電体となる。
なお、導電体２４０は、単層構造であってもよく、３層以上の積層構造であってもよい。
また、図２３に示すように、導電体２４０の側面に接して絶縁体２４１が設けられることが好ましい。具体的には、絶縁体２１６、絶縁体２２１、絶縁体２２２、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、及び絶縁体２８４の開口の内壁に接して絶縁体２４１が設けられる。また、当該開口内に突出して形成される、絶縁体２２４、酸化物２３０、及び導電体２４２ａの側面にも絶縁体２４１が形成される。ここで、導電体２４２ａの少なくとも一部は、絶縁体２４１から露出しており、導電体２４０に接している。つまり、導電体２４０は、絶縁体２４１を介して、上記開口の内部を埋め込むように設けられる。
なお、図２３に示すように、導電体２４２ａより下に形成される絶縁体２４１の最上部は、導電体２４２ａの上面よりも下方に位置することが好ましい。当該構成にすることで、導電体２４０が導電体２４２ａの側端部の少なくとも一部と接することができる。なお、導電体２４２ａより下に形成される絶縁体２４１は、酸化物２３０の側面と接する領域を有することが好ましい。当該構成にすることで、絶縁体２８０等に含まれる水、水素等の不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制できる。
絶縁体２４１として、絶縁体２７５等に用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体２４１は、窒化シリコン、酸化アルミニウム、窒化酸化シリコン等の絶縁体を用いればよい。当該構成にすることで、絶縁体２８０等に含まれる水、水素等の不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制できる。特に、窒化シリコンは水素に対するブロッキング性が高いため好適である。また、絶縁体２８０に含まれる酸素が導電体２４０に吸収されるのを抑制できる。
なお、図２３では、絶縁体２４１を単層とする構成について示したが、本発明はこれに限られない。絶縁体２４１は、２層以上の積層構造としてもよい。
絶縁体２４１を２層積層構造にする場合、絶縁体２８０等の開口の内壁に接する第１の層に酸素に対するバリア絶縁膜を用い、その内側の第２の層に水素に対するバリア絶縁膜を用いればよい。例えば、第１の層として、ＡＬＤ法で成膜された酸化アルミニウムを用い、第２の層として、ＰＥＡＬＤ法で成膜された窒化シリコンを用いればよい。当該構成にすることで、導電体２４０の酸化を抑制し、さらに、導電体２４０から酸化物２３０等に水素が混入するのを低減できる。これにより、トランジスタ１１の電気特性及び信頼性の向上を図ることができる。
なお、導電体２４０、及び絶縁体２４１が配置された、開口部において、当該開口部の側壁は、絶縁体２２２の上面に対して垂直または概略垂直であってもよく、テーパー形状であってもよい。側壁をテーパー形状にすることで、当該開口部に設ける絶縁体２４１などの被覆性が向上する。
＜記憶装置３００の構成例＞
図２４を用いて、上記記憶装置３００の構成例について説明する。
記憶装置３００は、トランジスタ３１０等を有する層である、駆動回路２１と、駆動回路２１上の、トランジスタ５２、５３、５４、５５等を有する層である、機能層５０と、機能層５０上のメモリアレイ２０［１］乃至２０［ｍ］（図２４では、メモリアレイ２０［１］、２０［２］だけを図示。）と、を有する。なお、トランジスタ５２は、上記トランジスタ５２＿ａ、５２＿ｂに対応し、トランジスタ５３は、上記トランジスタ５３＿ａ、５３＿ｂに対応し、トランジスタ５４は、上記トランジスタ５４＿ａ、５４＿ｂに対応し、トランジスタ５５は、上記トランジスタ５５＿ａ、５５＿ｂに対応する。
図２４では、駆動回路２１が有するトランジスタ３１０を例示している。トランジスタ３１０は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部を含む半導体領域３１３、及びソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。トランジスタ３１０は、ｐチャネル型のトランジスタ、あるいはｎチャネル型のトランジスタのいずれでもよい。基板３１１としては、例えば単結晶シリコン基板を用いることができる。
ここで、図２４に示すトランジスタ３１０はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面及び上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３１０は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図２４に示すトランジスタ３１０は一例であり、その構造に限定されず、回路構成または駆動方法に応じて適切なトランジスタを用いることができる。
各構造体の間には、層間膜、配線、及びプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ３１０上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。また、絶縁体３２０及び絶縁体３２２には導電体３２８などが埋め込まれている。また、絶縁体３２４及び絶縁体３２６には導電体３３０などが埋め込まれている。なお、導電体３２８及び導電体３３０はコンタクトプラグまたは配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
また、図２４では、機能層５０が有するトランジスタ５２、５３、５５を例示している。トランジスタ５２、５３、５５は、メモリセル１０が有するトランジスタ１１と同様の構成を有する。トランジスタ５２、５３、５５は、互いのソース及びドレインが直列に接続されている。
トランジスタ５２、５３、５５上に、絶縁体２０８が設けられ、絶縁体２０８に形成された開口に導電体２０７が設けられる。さらに、絶縁体２０８上に絶縁体２１０が設けられ、絶縁体２１０に形成された開口に導電体２０９が設けられる。さらに、絶縁体２１０上に絶縁体２１２が設けられ、絶縁体２１２上に絶縁体２１４が設けられる。絶縁体２１２及び絶縁体２１４に形成された開口には、メモリアレイ２０［１］に設けられた導電体２４０の一部が埋め込まれている。ここで、絶縁体２０８、及び絶縁体２１０は、絶縁体２１６に用いることが可能な絶縁体を用いることができる。また、絶縁体２１２は、絶縁体２８３に用いることが可能な絶縁体を用いることができる。また、絶縁体２１４は、絶縁体２８２に用いることが可能な絶縁体を用いることができる。
導電体２０７の下面は、トランジスタ５２の導電体２６０の上面に接して設けられる。また、導電体２０７の上面は、導電体２０９の下面に接して設けられる。また、導電体２０９の上面は、メモリアレイ２０［１］に設けられた導電体２４０の下面に接して設けられる。このような構成にすることで、配線ＢＬに相当する導電体２４０と、トランジスタ５２のゲートを電気的に接続することができる。
メモリアレイ２０［１］乃至２０［ｍ］は、それぞれ、複数のメモリセル１０を含む。各メモリセル１０が有する導電体２４０は、上の層の導電体２４０、及び下の層の導電体２４０と電気的に接続される。
図２４に示すように、隣接するメモリセル１０において、導電体２４０が共有されている。また、隣接するメモリセル１０において、導電体２４０を境に、右側の構成と左側の構成と、が対称に配置される。
ここで、下の層（例えばメモリアレイ２０［１］の層）の容量素子１２の上部電極として機能する導電体１６０と、上の層（例えば、メモリアレイ２０［２］の層）のトランジスタ１１の第２のゲート電極として機能する導電体２６１は、同じ層に形成することができる。言い換えると、下の層の容量素子１２の導電体１６０と、上の層のトランジスタ１１の導電体２６１は、同一の絶縁体２１６に形成された開口に埋め込まれるように形成することができる。下の層の容量素子１２の導電体１６０及び上の層のトランジスタ１１の導電体２６１を、一つの導電膜を加工して形成することで、上記のような構成になる。このとき、下の層の容量素子１２の導電体１６０は、上の層のトランジスタ１１の導電体２６１と同一の材料を有する。
以上のように、下の層の容量素子１２の導電体１６０と、上の層のトランジスタ１１の導電体２６１を同時に形成することで、本実施の形態に係る記憶装置の作製工程を削減し、当該記憶装置の生産性を向上することができる。
上述のメモリアレイ２０では、複数のメモリアレイ２０［１］乃至２０［ｍ］を積層して設けることができる。メモリアレイ２０が有するメモリアレイ２０［１］乃至２０［ｍ］は、駆動回路２１が設けられる基板表面の垂直方向に配置することで、メモリセル１０のメモリ密度の向上を図ることができる。またメモリアレイ２０は、垂直方向に繰り返し同じ製造工程を用いて作製することができる。記憶装置３００は、メモリアレイ２０の製造コストの低減を図ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の記憶装置が実装されたチップの一例について、図２６を用いて説明する。
図２６（Ａ）及び図２６（Ｂ）に示すチップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図２６（Ａ）に示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図２６（Ｂ）に示すように、パッケージ基板１２０１の第１の面と接続する。また、パッケージ基板１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。これにより、ＤＲＡＭ１２２１を、低消費電力化、高速化、及び大容量化させることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、及びＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、及びＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理または積和演算に用いることができる。ＧＰＵ１２１２に、先の実施の形態に記載のＯＳトランジスタを用いた画像処理回路、または、積和演算回路を設けることで、画像処理、または積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、及びＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１、及びＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、及びＧＰＵ１２１２が有するメモリ間のデータ転送、及びＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、及びＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、及びフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワークと接続するための回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたパッケージ基板１２０１、ＤＲＡＭ１２２１、及びフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行できるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置を用いることができる、電子部品、電子機器、大型計算機、宇宙用機器、およびデータセンター（Ｄａｔａ Ｃｅｎｔｅｒ：ＤＣとも呼称する）について説明する。本発明の一態様の半導体装置を用いた、電子部品、電子機器、大型計算機、宇宙用機器、およびデータセンターは、低消費電力化といった高性能化に有効である。
［電子部品］
電子部品７００が実装された基板（実装基板７０４）の斜視図を、図２７（Ａ）に示す。図２７（Ａ）に示す電子部品７００は、モールド７１１内に半導体装置７１０を有している。図２７（Ａ）は、電子部品７００の内部を示すために、一部の記載を省略している。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は半導体装置７１０とワイヤ７１４を介して電気的に接続されている。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
また、半導体装置７１０は、駆動回路層７１５と、記憶層７１６と、を有する。なお、記憶層７１６は、複数のメモリセルアレイが積層された構成である。駆動回路層７１５と、記憶層７１６と、が積層された構成は、モノリシック積層の構成とすることができる。モノリシック積層の構成では、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）などの貫通電極技術、および、Ｃｕ－Ｃｕ直接接合などの接合技術、を用いることなく、各層間を接続することができる。駆動回路層７１５と、記憶層７１６と、をモノリシック積層の構成とすることで、例えば、プロセッサ上にメモリが直接形成される、いわゆるオンチップメモリの構成とすることができる。オンチップメモリの構成とすることで、プロセッサと、メモリとのインターフェース部分の動作を高速にすることが可能となる。
また、オンチップメモリの構成とすることで、ＴＳＶなどの貫通電極を用いる技術と比較し、接続配線などのサイズを小さくすることが可能であるため、接続ピン数を増加させることも可能となる。接続ピン数を増加させることで、並列動作が可能となるため、メモリのバンド幅（メモリバンド幅ともいう）を向上させることが可能となる。
また、記憶層７１６が有する、複数のメモリセルアレイを、ＯＳトランジスタを用いて形成し、当該複数のメモリセルアレイをモノリシックで積層することが好ましい。複数のメモリセルアレイをモノリシック積層の構成とすることで、メモリのバンド幅、及びメモリのアクセスレイテンシのいずれか一または双方を向上させることができる。なお、バンド幅とは、単位時間あたりのデータ転送量であり、アクセスレイテンシとは、アクセスしてからデータのやり取りが始まるまでの時間である。なお、記憶層７１６にＳｉトランジスタを用いる構成の場合、ＯＳトランジスタと比較し、モノリシック積層の構成とすることが困難である。そのため、モノリシック積層の構成において、ＯＳトランジスタは、Ｓｉトランジスタよりも優れた構造であるといえる。
また、半導体装置７１０を、ダイと呼称してもよい。なお、本明細書等において、ダイとは、半導体チップの製造工程で、例えば円盤状の基板（ウエハともいう）などに回路パターンを形成し、さいの目状に切り分けて得られたチップ片を表す。なお、ダイに用いることのできる半導体材料として、例えば、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、または窒化ガリウム（ＧａＮ）などが挙げられる。例えば、シリコン基板（シリコンウエハともいう）から得られたダイを、シリコンダイという場合がある。
次に、電子部品７３０の斜視図を図２７（Ｂ）に示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）又はＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、及び複数の半導体装置７１０が設けられている。
電子部品７３０では、半導体装置７１０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、又はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の集積回路に用いることができる。
パッケージ基板７３２は、例えば、セラミックス基板、プラスチック基板、又は、ガラスエポキシ基板を用いることができる。インターポーザ７３１は、例えば、シリコンインターポーザ、又は樹脂インターポーザを用いることができる。
インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層又は多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」又は「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶを用いることもできる。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いた、ＳｉＰ及びＭＣＭ等では、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
一方で、シリコンインターポーザ、及びＴＳＶなどを用いて端子ピッチの異なる複数の集積回路を電気的に接続する場合、当該端子ピッチの幅などのスペースが必要となる。そのため、電子部品７３０のサイズを小さくしようとした場合、上記の端子ピッチの幅が問題になり、広いメモリバンド幅を実現するために必要な多くの配線を設けることが、困難になる場合がある。そこで、上述したように、ＯＳトランジスタを用いたモノリシック積層の構成が好適である。ＴＳＶを用いて積層したメモリセルアレイと、モノリシック積層したメモリセルアレイと、を組み合わせた複合化構造としてもよい。
また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、半導体装置７１０と半導体装置７３５の高さを揃えることが好ましい。
電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図２７（Ｂ）では、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
電子部品７３０は、ＢＧＡ及びＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。実装方法としては、例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、及び、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）が挙げられる。
［電子機器］
次に、電子機器６５００の斜視図を図２８（Ａ）に示す。図２８（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、光源６５０８、及び制御装置６５０９などを有する。なお、制御装置６５０９としては、例えば、ＣＰＵ、ＧＰＵ、及び記憶装置の中から選ばれるいずれか一または複数を有する。本発明の一態様の半導体装置は、表示部６５０２、制御装置６５０９などに適用することができる。
図２８（Ｂ）に示す電子機器６６００は、ノート型パーソナルコンピュータとして用いることのできる情報端末機である。電子機器６６００は、筐体６６１１、キーボード６６１２、ポインティングデバイス６６１３、外部接続ポート６６１４、表示部６６１５、制御装置６６１６などを有する。なお、制御装置６６１６としては、例えば、ＣＰＵ、ＧＰＵ、及び記憶装置の中から選ばれるいずれか一または複数を有する。本発明の一態様の半導体装置は、表示部６６１５、制御装置６６１６などに適用することができる。なお、本発明の一態様の半導体装置を、上述の制御装置６５０９、及び制御装置６６１６に用いることで、消費電力を低減させることができるため好適である。
［大型計算機］
次に、大型計算機５６００の斜視図を図２８（Ｃ）に示す。図２８（Ｃ）に示す大型計算機５６００には、ラック５６１０にラックマウント型の計算機５６２０が複数格納されている。なお、大型計算機５６００を、スーパーコンピュータと呼称してもよい。
計算機５６２０は、例えば、図２８（Ｄ）に示す斜視図の構成とすることができる。図２８（Ｄ）において、計算機５６２０は、マザーボード５６３０を有し、マザーボード５６３０は、複数のスロット５６３１、複数の接続端子を有する。スロット５６３１には、ＰＣカード５６２１が挿入されている。加えて、ＰＣカード５６２１は、接続端子５６２３、接続端子５６２４、接続端子５６２５を有し、それぞれ、マザーボード５６３０に接続されている。
図２８（Ｅ）に示すＰＣカード５６２１は、ＣＰＵ、ＧＰＵ、記憶装置などを備えた処理ボードの一例である。ＰＣカード５６２１は、ボード５６２２を有する。また、ボード５６２２は、接続端子５６２３と、接続端子５６２４と、接続端子５６２５と、半導体装置５６２６と、半導体装置５６２７と、半導体装置５６２８と、接続端子５６２９と、を有する。なお、図２８（Ｅ）には、半導体装置５６２６、半導体装置５６２７、および半導体装置５６２８以外の半導体装置を図示しているが、それらの半導体装置については、以下に記載する半導体装置５６２６、半導体装置５６２７、および半導体装置５６２８の説明を参照すればよい。
接続端子５６２９は、マザーボード５６３０のスロット５６３１に挿入することができる形状を有しており、接続端子５６２９は、ＰＣカード５６２１とマザーボード５６３０とを接続するためのインターフェースとして機能する。接続端子５６２９の規格としては、例えば、ＰＣＩｅなどが挙げられる。
接続端子５６２３、接続端子５６２４、接続端子５６２５は、例えば、ＰＣカード５６２１に対して電力供給、信号入力などを行うためのインターフェースとすることができる。また、例えば、ＰＣカード５６２１によって計算された信号の出力などを行うためのインターフェースとすることができる。接続端子５６２３、接続端子５６２４、接続端子５６２５のそれぞれの規格としては、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）などが挙げられる。また、接続端子５６２３、接続端子５６２４、接続端子５６２５から映像信号を出力する場合、それぞれの規格としては、ＨＤＭＩ（登録商標）などが挙げられる。
半導体装置５６２６は、信号の入出力を行う端子（図示しない。）を有しており、当該端子をボード５６２２が備えるソケット（図示しない。）に対して差し込むことで、半導体装置５６２６とボード５６２２を電気的に接続することができる。
半導体装置５６２７は、複数の端子を有しており、当該端子をボード５６２２が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置５６２７とボード５６２２を電気的に接続することができる。半導体装置５６２７としては、例えば、ＦＰＧＡ、ＧＰＵ、ＣＰＵなどが挙げられる。半導体装置５６２７として、例えば、電子部品７３０を用いることができる。
半導体装置５６２８は、複数の端子を有しており、当該端子をボード５６２２が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置５６２８とボード５６２２を電気的に接続することができる。半導体装置５６２８としては、例えば、記憶装置などが挙げられる。半導体装置５６２８として、例えば、電子部品７００を用いることができる。
大型計算機５６００は並列計算機としても機能できる。大型計算機５６００を並列計算機として用いることで、例えば、人工知能の学習、および推論に必要な大規模の計算を行うことができる。
［宇宙用機器］
本発明の一態様の半導体装置は、情報を処理および記憶する機器などの宇宙用機器に好適に用いることができる。
本発明の一態様の半導体装置は、ＯＳトランジスタを含むことができる。当該ＯＳトランジスタは、放射線照射による電気特性の変動が小さい。つまり放射線に対する耐性が高いため、放射線が入射しうる環境において好適に用いることができる。例えば、ＯＳトランジスタは、宇宙空間にて使用する場合に好適に用いることができる。
図２９には、宇宙用機器の一例として、人工衛星６８００を示している。人工衛星６８００は、機体６８０１と、ソーラーパネル６８０２と、アンテナ６８０３と、二次電池６８０５と、制御装置６８０７と、を有する。なお、図２９においては、宇宙空間に惑星６８０４を例示している。なお、宇宙空間とは、例えば、高度１００ｋｍ以上を指すが、本明細書に記載の宇宙空間は、熱圏、中間圏、及び成層圏を含んでもよい。
また、図２９には、図示していないが、二次電池６８０５に、バッテリマネジメントシステム（ＢＭＳともいう）、またはバッテリ制御回路を設けてもよい。上述のバッテリマネジメントシステム、またはバッテリ制御回路に、ＯＳトランジスタを用いると、消費電力が低く、且つ宇宙空間においても高い信頼性を有するため好適である。
また、宇宙空間は、地上に比べて１００倍以上、放射線量の高い環境である。なお、放射線として、例えば、Ｘ線、及びガンマ線に代表される電磁波（電磁放射線）、並びにアルファ線、ベータ線、中性子線、陽子線、重イオン線、中間子線などに代表される粒子放射線が挙げられる。
ソーラーパネル６８０２に太陽光が照射されることにより、人工衛星６８００が動作するために必要な電力が生成される。しかしながら、例えばソーラーパネルに太陽光が照射されない状況、またはソーラーパネルに照射される太陽光の光量が少ない状況では、生成される電力が少なくなる。よって、人工衛星６８００が動作するために必要な電力が生成されない可能性がある。生成される電力が少ない状況下であっても人工衛星６８００を動作させるために、人工衛星６８００に二次電池６８０５を設けるとよい。なお、ソーラーパネルは、太陽電池モジュールと呼ばれる場合がある。
人工衛星６８００は、信号を生成することができる。当該信号は、アンテナ６８０３を介して送信され、たとえば地上に設けられた受信機、または他の人工衛星が当該信号を受信することができる。人工衛星６８００が送信した信号を受信することにより、当該信号を受信した受信機の位置を測定することができる。以上より、人工衛星６８００は、衛星測位システムを構成することができる。
また、制御装置６８０７は、人工衛星６８００を制御する機能を有する。制御装置６８０７としては、例えば、ＣＰＵ、ＧＰＵ、及び記憶装置の中から選ばれるいずれか一または複数を用いて構成される。なお、制御装置６８０７には、本発明の一態様である半導体装置を用いると好適である。ＯＳトランジスタは、Ｓｉトランジスタと比較し、放射線照射による電気特性の変動が小さい。つまり放射線が入射しうる環境においても信頼性が高く、好適に用いることができる。
また、人工衛星６８００は、センサを有する構成とすることができる。たとえば、可視光センサを有する構成とすることにより、人工衛星６８００は、地上に設けられている物体に当たって反射された太陽光を検出する機能を有することができる。または、熱赤外センサを有する構成とすることにより、人工衛星６８００は、地表から放出される熱赤外線を検出する機能を有することができる。以上より、人工衛星６８００は、たとえば地球観測衛星としての機能を有することができる。
なお、本実施の形態においては、宇宙用機器の一例として、人工衛星について例示したがこれに限定されない。例えば、本発明の一態様の半導体装置は、宇宙船、宇宙カプセル、宇宙探査機などの宇宙用機器に好適に用いることができる。
以上の説明の通り、ＯＳトランジスタは、Ｓｉトランジスタと比較し、広いメモリバンド幅の実現が可能なこと、放射線耐性が高いこと、といった優れた効果を有する。
［データセンター］
本発明の一態様の半導体装置は、例えば、データセンターなどに適用されるストレージシステムに好適に用いることができる。データセンターは、データの不変性を保障するなど、データの長期的な管理を行うことが求められる。データを長期的に管理する場合、膨大なデータを記憶するためのストレージおよびサーバの設置、データを保持するための安定した電源の確保、あるいはデータの保持に要する冷却設備の確保、など建屋の大型化が必要となる。
データセンターに適用されるストレージシステムに本発明の一態様の半導体装置を用いることにより、データの保持に要する電力の低減、データを保持する半導体装置の小型化を図ることができる。そのため、ストレージシステムの小型化、データを保持するための電源の小型化、冷却設備の小規模化、などを図ることができる。そのため、データセンターの省スペース化を図ることができる。
また、本発明の一態様の半導体装置は、消費電力が少ないため、回路からの発熱を低減することができる。よって、当該発熱によるその回路自体、周辺回路、およびモジュールへの悪影響を低減できる。また、本発明の一態様の半導体装置を用いることにより、高温環境下においても動作が安定したデータセンターを実現できる。よってデータセンターの信頼性を高めることができる。
図３０にデータセンターに適用可能なストレージシステムを示す。図３０に示すストレージシステム７０００は、ホスト７００１（Ｈｏｓｔ Ｃｏｍｐｕｔｅｒと図示）として複数のサーバ７００１ｓｂを有する。また、ストレージ７００３（Ｓｔｏｒａｇｅと図示）として複数の記憶装置７００３ｍｄを有する。ホスト７００１とストレージ７００３とは、ストレージエリアネットワーク７００４（ＳＡＮ：Ｓｔｏｒａｇｅ Ａｒｅａ Ｎｅｔｗｏｒｋと図示）およびストレージ制御回路７００２（Ｓｔｏｒａｇｅ Ｃｏｎｔｒｏｌｌｅｒと図示）を介して接続されている形態を図示している。
ホスト７００１は、ストレージ７００３に記憶されたデータにアクセスするコンピュータに相当する。ホスト７００１同士は、ネットワークで互いに接続されていてもよい。
ストレージ７００３は、フラッシュメモリを用いることで、データのアクセススピード、つまりデータの記憶及び出力に要する時間を短くしているものの、当該時間は、ストレージ７００３内のキャッシュメモリとして用いることのできるＤＲＡＭが要する時間に比べて格段に長い。ストレージシステムでは、ストレージ７００３のアクセススピードの長さの問題を解決するために、通常ストレージ７００３内にキャッシュメモリを設けてデータの記憶及び出力を短くしている。
上述のキャッシュメモリは、ストレージ制御回路７００２およびストレージ７００３内に用いられる。ホスト７００１とストレージ７００３との間でやり取りされるデータは、ストレージ制御回路７００２およびストレージ７００３内の当該キャッシュメモリに記憶されたのち、ホスト７００１またはストレージ７００３に出力される。
上述のキャッシュメモリのデータを記憶するためのトランジスタとして、ＯＳトランジスタを用いてデータに応じた電位を保持する構成とすることで、リフレッシュする頻度を減らし、消費電力を小さくすることができる。またメモリセルアレイを積層する構成とすることでストレージの小型化が可能である。
なお、本発明の一態様の半導体装置を、電子部品、電子機器、大型計算機、宇宙用機器、およびデータセンターの中から選ばれるいずれか一または複数に適用することで、消費電力を低減させる効果が期待される。そのため、半導体装置の高性能化、または高集積化に伴うエネルギー需要の増加が見込まれる中、本発明の一態様の半導体装置を用いることで、二酸化炭素（ＣＯ２）に代表される、温室効果ガスの排出量を低減させることも可能となる。また、本発明の一態様の半導体装置は、低消費電力であるため地球温暖化対策としても有効である。
本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
ＡＤＤＲ 信号
ＢＬ［１］ 配線
ＢＬ［ｊ］ 配線
ＢＬ［ｎ］ 配線
ＢＬ＿Ａ 配線
ＢＬ＿Ｂ 配線
ＢＬ 配線
ＢＷ 信号
ＣＥ 信号
ＣＬＫ 信号
ＥＮ＿ｄａｔａ 信号
ＧＢＬ＿Ａ 配線
ＧＢＬ＿Ｂ 配線
ＧＢＬ 配線
ＧＷ 信号
ＭＵＸ 選択信号
ＰＬ［１］ 配線
ＰＬ［ｉ］ 配線
ＰＬ［ｍ］ 配線
ＰＬ 配線
ＲＤＡ 信号
ＲＥ 制御信号
ＶＨＨ 配線
ＶＬＬ 配線
ＶＰＣ 中間電位
ＷＡＫＥ 信号
ＷＤＡ 信号
ＷＥ 制御信号
ＷＬ［１］ 配線
ＷＬ［ｉ］ 配線
ＷＬ［ｍ］ 配線
ＷＬ 配線
１０［１，１］ メモリセル
１０［ｉ，ｊ］ メモリセル
１０［ｍ，ｎ］ メモリセル
１０＿Ａ メモリセル
１０＿Ｂ メモリセル
１０ メモリセル
１１ａ トランジスタ
１１ｂ トランジスタ
１１ｃ トランジスタ
１１ トランジスタ
１２ａ 容量素子
１２ 容量素子
２０［１］ メモリアレイ
２０［２］ メモリアレイ
２０［５］ メモリアレイ
２０［ｍ］ メモリアレイ
２０ メモリアレイ
２１ 駆動回路
２２ ＰＳＷ
２３ ＰＳＷ
３１ 周辺回路
３２ コントロール回路
３３ 電圧生成回路
４１ 周辺回路
４２ 行デコーダ
４３ 行ドライバ
４４ 列デコーダ
４５ 列ドライバ
４６ センスアンプ
４７ 入力回路
４８ 出力回路
５０ 機能層
５１＿Ａ 機能回路
５１＿Ｂ 機能回路
５１ 機能回路
５２＿ａ トランジスタ
５２＿ｂ トランジスタ
５２ トランジスタ
５３＿ａ トランジスタ
５３＿ｂ トランジスタ
５３ トランジスタ
５４＿ａ トランジスタ
５４＿ｂ トランジスタ
５４ トランジスタ
５５＿ａ トランジスタ
５５＿ｂ トランジスタ
５５ トランジスタ
７０［１］ 繰り返し単位
７０ 繰り返し単位
７１＿Ａ プリチャージ回路
７１＿Ｂ プリチャージ回路
７２＿Ａ スイッチ回路
７２＿Ｂ スイッチ回路
７３ 書き込み読み出し回路
８１＿１ トランジスタ
８１＿３ トランジスタ
８１＿４ トランジスタ
８１＿６ トランジスタ
８２＿１ トランジスタ
８２＿２ トランジスタ
８２＿３ トランジスタ
８２＿４ トランジスタ
８３＿Ａ スイッチ
８３＿Ｂ スイッチ
８３＿Ｃ スイッチ
８３＿Ｄ スイッチ
１５３ 導電体
１５４ 絶縁体
１６０ａ 導電体
１６０ｂ 導電体
１６０ 導電体
２００ トランジスタ
２０５ａ 導電体
２０５ｂ 導電体
２０５ 導電体
２０７ 導電体
２０８ 絶縁体
２０９ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１５ 絶縁体
２１６ 絶縁体
２２１ 絶縁体
２２２ 絶縁体
２２４ｆ 絶縁膜
２２４ 絶縁体
２３０ａ 酸化物
２３０ａｆ 酸化膜
２３０ｂ 酸化物
２３０ｂｆ 酸化膜
２３０ 酸化物
２４０ａ 導電体
２４０ｂ 導電体
２４０ 導電体
２４１ 絶縁体
２４２＿１ 導電体
２４２＿１ｆ 導電膜
２４２＿２ 導電体
２４２＿２ｆ 導電膜
２４２ａ 導電体
２４２ｂ 導電体
２５０ａ 絶縁体
２５０Ａ 絶縁膜
２５０Ａａ 絶縁膜
２５０Ａｂ 絶縁膜
２５０Ａｃ 絶縁膜
２５０ｂ 絶縁体
２５０ｃ 絶縁体
２５０ｄ 絶縁体
２５０ 絶縁体
２５５ａ 絶縁体
２５５Ａ 絶縁膜
２５５ｂ 絶縁体
２５５ 絶縁体
２５６Ａ 絶縁膜
２５６ 絶縁体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０Ｂ 導電膜
２６０ 導電体
２６１ 導電体
２７１ａ 絶縁体
２７１ｂ 絶縁体
２７１ｆ 絶縁膜
２７１ 絶縁体
２７５ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８３ 絶縁体
２８４ 絶縁体
２８５ 絶縁体
３００Ａ 記憶装置
３００ 記憶装置
３１０ トランジスタ
３１１ 基板
３１３ 半導体領域
３１４ａ 低抵抗領域
３１４ｂ 低抵抗領域
３１５ 絶縁体
３１６ 導電体
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
７００ 電子部品
７０２ プリント基板
７０４ 実装基板
７１０ 半導体装置
７１１ モールド
７１２ ランド
７１３ 電極パッド
７１４ ワイヤ
７１５ 駆動回路層
７１６ 記憶層
７３０ 電子部品
７３１ インターポーザ
７３２ パッケージ基板
７３３ 電極
７３５ 半導体装置
１２００ チップ
１２０１ パッケージ基板
１２０２ バンプ
１２０３ マザーボード
１２０４ ＧＰＵモジュール
１２１１ ＣＰＵ
１２１２ ＧＰＵ
１２１３ アナログ演算部
１２１４ メモリコントローラ
１２１５ インターフェース
１２１６ ネットワーク回路
１２２１ ＤＲＡＭ
１２２２ フラッシュメモリ
５６００ 大型計算機
５６１０ ラック
５６２０ 計算機
５６２１ ＰＣカード
５６２２ ボード
５６２３ 接続端子
５６２４ 接続端子
５６２５ 接続端子
５６２６ 半導体装置
５６２７ 半導体装置
５６２８ 半導体装置
５６２９ 接続端子
５６３０ マザーボード
５６３１ スロット
６５００ 電子機器
６５０１ 筐体
６５０２ 表示部
６５０３ 電源ボタン
６５０４ ボタン
６５０５ スピーカ
６５０６ マイク
６５０７ カメラ
６５０８ 光源
６５０９ 制御装置
６６００ 電子機器
６６１１ 筐体
６６１２ キーボード
６６１３ ポインティングデバイス
６６１４ 外部接続ポート
６６１５ 表示部
６６１６ 制御装置
６８００ 人工衛星
６８０１ 機体
６８０２ ソーラーパネル
６８０３ アンテナ
６８０４ 惑星
６８０５ 二次電池
６８０７ 制御装置
７０００ ストレージシステム
７００１ｓｂ サーバ
７００１ ホスト
７００２ ストレージ制御回路
７００３ｍｄ 記憶装置
７００３ ストレージ

Claims (6)

  1. 基板上に、酸化物、前記酸化物上の第１の導電体、及び前記第１の導電体上の第２の導電体を形成し、
    前記酸化物、前記第１の導電体、及び前記第２の導電体を覆って、第１の絶縁体を形成し、
    前記第１の絶縁体に開口を形成し、
    前記開口に重畳して、前記第２の導電体を第３の導電体と第４の導電体に分断し、
    前記酸化物、及び前記第１の絶縁体を覆って、第２の絶縁体を成膜し、
    前記第２の絶縁体上に第３の絶縁体を成膜し、
    ドライエッチング法を用いて、前記第２の絶縁体、及び前記第３の絶縁体を加工して、前記第１の絶縁体の側面、前記第３の導電体の側面、及び前記第４の導電体の側面に接する、第４の絶縁体、及び前記第４の絶縁体の側面及び上面に接する第５の絶縁体を形成し、
    前記ドライエッチング法を用いて、前記第４の絶縁体及び前記第５の絶縁体をマスクとして前記第１の導電体を加工し、前記第１の導電体を第５の導電体と第６の導電体に分断し、
    等方性エッチングを用いて、前記第５の絶縁体を除去し、
    前記酸化物に、酸素を含む雰囲気で加熱処理を行い、
    前記酸化物、前記第１の絶縁体、及び前記第４の絶縁体を覆って、第６の絶縁体を成膜し、
    前記第６の絶縁体上に、第７の導電体を成膜し、
    ＣＭＰ処理を用いて、前記第６の絶縁体、及び前記第７の導電体を加工し、前記開口内に第７の絶縁体、及び第８の導電体を形成し、
    前記第２の絶縁体の成膜は、窒化物絶縁体を成膜し、
    前記第３の絶縁体の成膜は、酸化物絶縁体を成膜する、
    半導体装置の作製方法。
  2. 請求項１において、
    前記第２の絶縁体の成膜は、ＰＥＡＬＤ法を用いて窒化シリコンを成膜する、
    半導体装置の作製方法。
  3. 請求項２において、
    前記第３の絶縁体の成膜は、ＰＥＡＬＤ法を用いて酸化シリコンを成膜する、
    半導体装置の作製方法。
  4. 請求項１において、
    前記第１の導電体の形成は、スパッタリング法を用いて窒化タンタルを成膜する、
    半導体装置の作製方法。
  5. 請求項４において、
    前記第２の導電体の形成は、スパッタリング法を用いてタングステンを成膜する、
    半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記酸化物の形成は、スパッタリング法を用いて、インジウム、ガリウム、及び亜鉛を含む酸化物を成膜する、
    半導体装置の作製方法。
JP2023097587A 2022-06-20 2023-06-14 半導体装置の作製方法 Pending JP2024000519A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022098829 2022-06-20
JP2022098829 2022-06-20

Publications (1)

Publication Number Publication Date
JP2024000519A true JP2024000519A (ja) 2024-01-05

Family

ID=89169390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023097587A Pending JP2024000519A (ja) 2022-06-20 2023-06-14 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US20230411500A1 (ja)
JP (1) JP2024000519A (ja)
KR (1) KR20230174174A (ja)
CN (1) CN117276190A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US10186614B2 (en) 2015-02-06 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20230411500A1 (en) 2023-12-21
CN117276190A (zh) 2023-12-22
KR20230174174A (ko) 2023-12-27

Similar Documents

Publication Publication Date Title
TW202027279A (zh) 半導體裝置及半導體裝置的製造方法
KR20220031020A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2021053450A1 (ja) 半導体装置
WO2024028681A1 (ja) 半導体装置、及び記憶装置
WO2023237961A1 (ja) 半導体装置、記憶装置、及び半導体装置の作製方法
WO2024047486A1 (ja) 記憶装置
WO2023209486A1 (ja) 半導体装置、及び記憶装置
WO2024069339A1 (ja) 記憶装置
JP2024000519A (ja) 半導体装置の作製方法
WO2024079586A1 (ja) 半導体装置、及び記憶装置
WO2024095108A1 (ja) 半導体装置、及び記憶装置
JP2021015976A (ja) 記憶装置
WO2023199181A1 (ja) 積層体の作製方法、及び半導体装置の作製方法
WO2023152588A1 (ja) 半導体装置
WO2023156877A1 (ja) 半導体装置
WO2024052774A1 (ja) 半導体装置の作製方法
TW202410195A (zh) 半導體裝置的製造方法
WO2023166374A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2023148571A1 (ja) 半導体装置
WO2023180859A1 (ja) 半導体装置及び半導体装置の作製方法
WO2023209484A1 (ja) 半導体装置
WO2024057165A1 (ja) 記憶装置
WO2023042022A1 (ja) 半導体装置、記憶装置
WO2024047454A1 (ja) 半導体装置および半導体装置の駆動方法
WO2023144654A1 (ja) 電子装置、電子装置の作製方法、半導体装置、半導体装置の作製方法、記憶装置