JP2023538714A - 表示パネルの制御回路及び表示装置 - Google Patents

表示パネルの制御回路及び表示装置 Download PDF

Info

Publication number
JP2023538714A
JP2023538714A JP2022576403A JP2022576403A JP2023538714A JP 2023538714 A JP2023538714 A JP 2023538714A JP 2022576403 A JP2022576403 A JP 2022576403A JP 2022576403 A JP2022576403 A JP 2022576403A JP 2023538714 A JP2023538714 A JP 2023538714A
Authority
JP
Japan
Prior art keywords
electronic switch
level
level signal
signal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022576403A
Other languages
English (en)
Inventor
沈▲テイ▼▲テイ▼
康報虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Publication of JP2023538714A publication Critical patent/JP2023538714A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【要約】本願は表示パネル（2）の制御回路（10）及び表示装置（1）を開示し、該表示パネルの制御回路（10）は第一クロック信号、第一レベル信号及び第二レベル信号を受信し、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第一クロック信号を位相シフトし第二クロック信号を得てゲート駆動回路（20）に出力し、クロック信号に対する位相シフトを実現することにより、単一クロック信号の負荷を低減し、かつ表示パネル（2）におけるクロック発生器の数を低減し、表示パネル（2）の製造コストを低減することができる。

Description

関連出願の相互参照
本願は2021年7月30日に中国特許庁に提出された、出願番号が202110876023.9であり、発明名称が「表示パネルの制御回路及び表示装置」である中国特許出願の優先権を主張し、その全ての内容は引用により本願に組み込んでいる。
本願は表示技術分野に関し、具体的には表示パネルの制御回路及び表示装置に関する。
表示技術の急速な進展に伴い、表示パネルは娯楽、教育、セキュリティなどの様々な分野に広く応用される。GDL（Gate Driver Less、アレイ基板行駆動）技術はゲート駆動回路（Gate driver IC）をアレイ（Array）基板に直接的に製造し、行駆動信号を出力することによりゲートにプログレッシブ走査を行うことを実現する。GDL技術は表示パネルの製造工程を簡略化することができ、水平走査線方向のチップボンディング（Bonding）工程を省略し、かつ製造コストを低減し、同時に表示パネルの集積度を向上させ、表示パネルをより薄型化することができる。
GDL技術を採用する表示パネルは複数のクロック信号を使用して、ゲート駆動回路が行駆動信号を出力するように制御する必要があり、表示パネルのサイズ及び解像度がますます向上するにつれて、各表示パネルのゲート駆動回路の数もますます向上し、単一のクロック信号の負荷が高すぎることをもたらし、表示パネルの動作安定性を低下させる。
本願の実施例の目的の一つは、表示パネルの制御回路及び表示装置を提供し、従来のGDL技術を採用する表示パネルのゲート駆動回路の数がますます向上することにより、単一のクロック信号の負荷が高すぎ、表示パネルの動作安定性を低下させるという問題を解決することである。
本願の実施例が採用する技術的解決手段は以下のとおりである。
第一態様では、表示パネルの制御回路を提供し、前記制御回路は第一クロック信号、第一レベル信号及び第二レベル信号を受信し、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第一クロック信号を位相シフトし第二クロック信号を得てゲート駆動回路に出力し、ここで、前記第二クロック信号は第三レベル信号及び第四レベル信号を含み、前記第三レベル信号と前記第四レベル信号のレベルの大きさが異なり、
前記制御回路は第一スイッチユニット及び第二スイッチユニットを含み、前記第一スイッチユニットは前記第二スイッチユニットに接続され、
前記第一スイッチユニットは前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号を受信し、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、第三レベル信号を前記ゲート駆動回路に出力するために用いられ、
前記第二スイッチユニットは前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号を受信し、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、第四レベル信号を前記ゲート駆動回路に出力するために用いられる。
第二態様では、表示パネルと、上記第一態様に記載の制御回路を含む制御ユニットとを含む表示装置を提供する。
本願の実施例の第一態様は表示パネルの制御回路を提供し、第一クロック信号、第一レベル信号及び第二レベル信号を受信し、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第一クロック信号を位相シフトして第二クロック信号を得てゲート駆動回路に出力し、クロック信号に対する位相シフトを実現することにより、単一クロック信号の負荷を低減し、かつ表示パネルにおけるクロック発生器の数を低減し、表示パネルの製造コストを低減することができる。
理解できるように、上記第二態様の有益な効果は上記第一態様における関連説明を参照することができ、ここでは説明を省略する。
図1は本願の実施例が提供する表示パネルの制御回路の第一種の構造概略図である。 図2は本願の実施例が提供する表示パネルの制御回路の第二種の構造概略図である。 図3は本願の実施例が提供する表示パネルの制御回路の第三種の構造概略図である。 図4は本願の実施例が提供する表示パネルの制御回路の第四種の構造概略図である。 図5は本願の実施例が提供する表示パネルの制御回路の第五種の構造概略図である。 図6は本願の実施例が提供する第一クロック信号、第二電子スイッチのゲートレベル、第二電子スイッチのドレインレベル、第四電子スイッチのゲートレベル、第三レベル信号、第四レベル信号及び第二クロック信号のタイミング概略図である。 図7は本願の実施例が提供する表示パネルの制御回路の第六種の構造概略図である。 図8は本願の実施例が提供する表示パネルの制御回路の第七種の構造概略図である。 図9は本願の実施例が提供する表示パネルの制御回路の第八種の構造概略図である。 図10は本願の実施例が提供する第一クロック信号、第十電子スイッチのゲートレベル、第十電子スイッチのドレインレベル、第十二電子スイッチのゲートレベル、第五レベル信号、第六レベル信号及び第二クロック信号のタイミング概略図である。 図11は本願の実施例が提供する表示装置の構造概略図である。
以下の説明において、限定するものではなく、説明のために特定のシステム構造、技術のような具体的な詳細を提供することにより、本願の実施例を徹底的に理解する。しかしながら、これらの具体的な詳細がない他の実施例においても本願を実現することができることは当業者に明らかである。他の場合に、周知のシステム、装置、回路及び方法に対する詳細な説明を省略し、不必要な詳細が本願の説明を妨げることを回避する。
また、本願の明細書及び添付の特許請求の範囲の説明において、用語「第一」、「第二」、「第三」等は単に区別して説明するために用いられ、相対的な重要性を指示するか又は暗示すると理解されるべきではない。
本願明細書に記載された「一つの実施例」又は「いくつかの実施例」等を参照することは、本願の一つ又は複数の実施例には該実施例に関連して説明された特定の特徴、構造又は特性が含まれることを意味する。これにより、本明細書における異なる箇所に現れた語句「一つの実施例において」、「いくつかの実施例において」、「他のいくつかの実施例において」、「更に他のいくつかの実施例において」等は必ずしも同じ実施例を参照するものではなく、そして、他の方式で特別に強調しない限り、「全てではなく一つ又は複数の実施例」を意味する。他の方式で特別に強調しない限り、用語「含む」、「含有」、「有する」及びそれらの変形はいずれも「含むがこれらに限定されない」を意味する。
本願の実施例は表示パネルの制御回路を提供し、表示パネルに適用することができ、表示パネルはTFT-LCD（Thin Film Transistor Liquid Crystal Display、薄膜トランジスタ液晶ディスプレイ）技術に基づく液晶表示パネル、LCD（Liquid Crystal Display、液晶ディスプレイ）技術に基づく液晶表示パネル、OLED（Organic Light-Emitting Diode、有機発光ダイオード）技術に基づく有機電気レーザ表示パネル、QLED（Quantum Dot Light Emitting Diodes、量子ドット発光ダイオード）技術に基づく量子ドット発光ダイオード表示パネル又は曲面表示パネル等であってもよい。
図1又は図2に示すように、本願の実施例が提供する表示パネルの制御回路10であって、制御回路10は第一クロック信号、第一レベル信号及び第二レベル信号を受信し、第一レベル信号及び第二レベル信号に基づいて、第一クロック信号を位相シフトして第二クロック信号を得てゲート駆動回路20に出力するために用いられる。ここで、第二クロック信号は第三レベル信号及び第四レベル信号を含み、第三レベル信号及び第四レベル信号のレベルの大きさが異なり、
制御回路10は第一スイッチユニット11及び第二スイッチユニット12を含み、第一スイッチユニット11は第二スイッチユニット12に接続され、
第一スイッチユニット11は第一クロック信号、第一レベル信号及び第二レベル信号を受信し、第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、第三レベル信号をゲート駆動回路20に出力するために用いられ、
第二スイッチユニット12は第一クロック信号、第一レベル信号及び第二レベル信号を受信し、第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、第四レベル信号をゲート駆動回路20に出力するために用いられる。
ここで、図1は制御回路とゲート駆動回路との接続関係、制御回路の入出力信号、及びゲート駆動回路の入力信号のみを例示的に示す。図2は図1に基づいて、制御回路が第一スイッチユニット及び第二スイッチユニットを含むこと、及び第一スイッチユニット及び第二スイッチユニットの入出力信号を示す。
応用において、制御回路は複数のトランジスタ、コンパレータ、論理ゲート、抵抗、コンデンサ又はインダクタンスなどの電子部品を含むことができる。第一クロック信号、第一レベル信号及び第二レベル信号はタイミングコントローラ（Timer Control Register、TCON）又はシステムオンチップ（System on Chip、SOC）により制御回路に入力される。制御回路は第一レベル信号及び第二レベル信号に基づいて第一クロック信号を位相シフトすることができ、位相シフトにより得られた第二クロック信号と第一クロック信号との位相差の範囲は0度~180度であってもよく、第二クロック信号と第一クロック信号との位相差は第一レベル信号及び第二レベル信号のタイミングに基づいて決定される。第一クロック信号及び第二クロック信号はいずれもゲート駆動回路に出力することができ、ゲート駆動回路が行駆動信号を出力して表示パネルのゲートにプログレッシブ走査を行うように制御する。具体的には、一つの表示パネルは少なくとも一つの制御回路を含むことができ、制御回路の数は上記表示パネルが使用するクロック信号の数に基づいて決定され、各制御回路は各第一クロック信号に一対一に対応し、第n個の制御回路は第n個の第一クロック信号を受信し、第n個の第一クロック信号を位相シフトして第n個の第一クロック信号に対応する第n個の第二クロック信号を取得する。各制御回路は位相シフトして取得した第二クロック信号をゲート駆動回路に出力した後、ゲート駆動回路は実際の需要に応じて任意数量の行駆動信号の出力を制御して表示パネルのゲートにプログレッシブ走査を行うことがよい。n個の第一クロック信号を使用してゲート駆動回路に入力することに比べて、制御回路によりn個の第一クロック信号に一対一に対応するn個の第一クロック信号を生成した後、n個の第一クロック信号とn個の第二クロック信号の合計2 n個のクロック信号を使用してゲート駆動回路に入力することができ、単一のクロック信号は複数のゲート駆動回路に入力することができるため、クロック信号の数が増加した後、単一のクロック信号はゲート駆動回路に入力する数を減少させることができ、それにより単一のクロック信号の負荷を低減することができ、かつクロック信号を生成するためのクロック発生器の数を減少させ、表示パネルの製造コストを低減することができる。ここで、nは0より大きい整数であり、制御回路の数は表示パネルの実際の需要に応じて設定することができる。
図3は一番目の制御回路101、二番目の制御回路102~n番目の制御回路103がゲート駆動回路20に接続された構造概略図を例示的に示す。
応用において、制御回路は複数のスイッチユニットを含むことができ、各スイッチユニットは第一クロック信号のレベルの大きさに基づいて該スイッチユニットがレベル信号を出力するか否かを制御することができ、具体的には、制御回路は第一スイッチユニット及び第二スイッチユニットを含むことができ、ここで、第一スイッチユニットは第一クロック信号に基づいて第三レベル信号の出力を制御するために用いられ、第二スイッチユニットは第一クロック信号に基づいて第四レベル信号の出力を制御するために用いられる。例えば、第一クロック信号がハイレベルである場合、第一スイッチユニットは第三レベル信号の出力を停止するように制御でき、第二スイッチユニットは第四レベル信号の出力を開始するように制御できる。第一クロック信号がローレベルである場合、第一スイッチユニットは第三レベル信号の出力を開始するように制御でき、第二スイッチユニットは第四レベル信号の出力を停止するように制御できる。なお、表示パネルが動作状態に入った後、第三レベル信号と第四レベル信号のレベルの大きさが異なり、具体的には、第三レベル信号がハイレベルである場合、第四レベル信号がローレベルであり、又は、第三レベル信号がローレベルである場合、第四レベル信号がハイレベルであり、したがって、第一スイッチユニットから出力された第三レベル信号と第二スイッチユニットから出力された第四レベル信号を整合することにより、途切れることなく連続的な第二クロック信号を得ることができる。
一つの実施例において、前記第一レベル信号はハイレベル信号であり、前記第二レベル信号はローレベル信号である。
一つの実施例において、第一スイッチユニット11は、さらに前記第一クロック信号がローレベルである場合、前記第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、第三レベル信号をオンにして前記ゲート駆動回路20に出力するために用いられ、前記第三レベル信号がハイレベルである。第一スイッチユニット11は、さらに前記第一クロック信号がハイレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第三レベル信号をオフにして前記ゲート駆動回路20に出力することを停止するために用いられ、
第二スイッチユニット12は、さらに前記第一クロック信号がハイレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、第四レベル信号をオンにして前記ゲート駆動回路20に出力するために用いられ、前記第四レベル信号がローレベルである。第二スイッチユニット12は、さらに前記第一クロック信号がローレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第四レベル信号をオフにして前記ゲート駆動回路20に出力することを停止するために用いられる。
応用において、制御回路が動作状態に入った後、第一クロック信号がローレベルである場合、第一スイッチユニットがオンにして第三レベル信号をゲート駆動回路に出力し、この時に第三レベル信号がハイレベルであり、第二スイッチユニットがオフにして第四レベル信号をゲート駆動回路に出力することを停止し、この時に第四レベル信号が出力されず、したがって、この時に第二クロック信号がハイレベルである。第一クロック信号がハイレベルである場合、第一スイッチユニットがオフにして前記第三レベル信号を前記ゲート駆動回路に出力することを停止し、この時に第三レベル信号が出力されず、第二スイッチユニットがオンにして第四レベル信号を前記ゲート駆動回路に出力し、この時に第四レベル信号がローレベルであり、したがって、この時に第二クロック信号がローレベルであり、それにより第一クロック信号に対する位相シフトを実現し、位相シフトにより得られた第二クロック信号と第一クロック信号との位相差が90度である。
図4に示すように、一つの実施例において、図2に対応する実施例に基づいて、前記第一スイッチユニット11は第一電子スイッチ111、第二電子スイッチ112、第三電子スイッチ113、第四電子スイッチ114、第五電子スイッチ115及び第一コンデンサ116を含み、
前記第一電子スイッチ111のドレインは前記第二電子スイッチ112のゲートに接続され、前記第一電子スイッチ111のゲート及びソースは前記第一クロック信号を受信するために用いられ、
前記第二電子スイッチ112のドレインは前記第四電子スイッチ114のソースに接続され、前記第二電子スイッチ112のソースは前記第一レベル信号を受信するために用いられ、
前記第三電子スイッチ113のドレインはそれぞれ前記第五電子スイッチ115のソースと前記第四電子スイッチ114のゲートに接続され、前記第三電子スイッチ113のソースは前記第一レベル信号を受信するために用いられ、
前記第一コンデンサ116の第一段はそれぞれ前記第一電子スイッチ111のドレインと前記第二電子スイッチ112のゲートに接続され、前記第五電子スイッチ115のドレインは前記第二レベル信号を受信するために用いられ、
前記第三電子スイッチ113のゲート、前記第五電子スイッチ115のドレイン、前記第四電子スイッチ114のドレイン及び前記第一コンデンサ116の第二電極はそれぞれ前記第二スイッチユニットに電気的に接続される。
応用において、第一電子スイッチ~第五電子スイッチは任意の電子スイッチ機能を有するデバイス又は回路であってもよく、例えば、トランジスタ又は金属酸化物半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor、MOSFET）であり、具体的には、薄膜電界効果トランジスタ（Thin Film Transistor、TFT）であってもよい。第一コンデンサはセラミックコンデンサ、アルミニウム電解コンデンサ、マイカコンデンサ、紙コンデンサ、タンタルニオブ電解コンデンサ又は薄膜コンデンサ等の異なるタイプのコンデンサであってもよく、第一コンデンサのタイプ及び容量値の大きさは実際の必要に応じて選択することができる。
図5に示すように、一つの実施例において、図4に対応する実施例に基づいて、第二スイッチユニット12は第六電子スイッチ121、第七電子スイッチ122、第八電子スイッチ123を含み、
前記第六電子スイッチ121のドレインはそれぞれ前記第三電子スイッチのゲートと前記第七電子スイッチ122のソースに接続され、前記第六電子スイッチ121のゲートとソースは前記第一レベル信号を受信するために用いられ、
前記第七電子スイッチ122のドレインはそれぞれ前記第五電子スイッチのドレインと前記第八電子スイッチ123のソースに接続され、前記第七電子スイッチ122のゲートは前記第一クロック信号を受信するために用いられ、前記第七電子スイッチ122のドレインは前記第二レベル信号を受信するために用いられ、
前記第八電子スイッチ123のドレインはそれぞれ第五電子スイッチのドレインと第一コンデンサの第二段に接続され、前記第八電子スイッチ123のゲートは前記第一クロック信号を受信するために用いられる。
応用において、第六電子スイッチ~第八電子スイッチの部品タイプは上記第一電子スイッチ~第五電子スイッチの部品タイプと一致し、ここで説明を省略する。
図6は、第一クロック信号、第二電子スイッチのゲートレベル、第二電子スイッチのドレインレベル、第四電子スイッチのゲートレベル、第三レベル信号、第四レベル信号、第二クロック信号のタイミングチャートを例示的に示す。
応用において、第一レベル信号は常にハイレベル信号を出力し、第二レベル信号は常にローレベル信号を出力し、第一クロック信号は周期的なクロック信号であり、第一クロック信号の隣接する立ち上がりエッジと立ち下がりエッジの位相差は90度である。制御回路が動作状態に入る前に、準備状態を経過する必要がある。第一時間帯内に制御回路は第一準備状態に入り、第一クロック信号はローレベルを受信し、したがって第一時間帯内に第一電子スイッチがオフにされ、第一電子スイッチのドレインレベルはローレベルであり、第二電子スイッチのゲートレベルをローレベルにし、第二電子スイッチがオフにされると、第二電子スイッチのドレインレベルはローレベルであり、したがって、第四電子スイッチのソースレベルはローレベルである。第六電子スイッチのゲートとソースはいずれも第一レベル信号を受信し、第六電子スイッチがオンにされかつドレインレベルはハイレベルであり、第三電子スイッチのゲートレベルはハイレベルであり、第三電子スイッチがオンにされ、かつ第三電子スイッチのソースは第一レベル信号を受信し、したがって第三電子スイッチのドレインレベルはハイレベルであり、第四電子スイッチのゲートレベルはハイレベルであり、第四電子スイッチがオンにされ、第四電子スイッチのソースレベルはローレベルであり、したがって、第四電子スイッチのドレインレベルはローレベルであり、第四電子スイッチのドレインレベルは第三レベル信号であるため、第三レベル信号がローレベルである。第一クロック信号はローレベルを入力し、したがって第一時間帯内に第五電子スイッチ、第七電子スイッチ及び第八電子スイッチがオフにされ、第八電子スイッチは第四レベル信号を出力しない。第三レベル信号はローレベルであり、第四レベル信号は出力されず、したがって、第二クロック信号はローレベルである。なお、第一準備状態では、第三レベル信号と第四レベル信号の電圧の大きさが異なり、具体的には、第三レベル信号はローレベルであってもよく、ローレベルは具体的には-3V、-5V、-6V又は-8V等であってもよく、第四レベル信号の電圧は0Vであってもよい。本願の実施例はローレベルとハイレベルの具体的な電圧値を何ら限定しない。
応用において、第二時間帯内に制御回路が第二準備状態に入り、第一クロック信号が第一時間帯のローレベルからハイレベルを入力するように変更し、したがって第二時間帯内に、第一電子スイッチがオンにされかつドレインレベルがハイレベルであることにより、第二電子スイッチのゲートレベルがハイレベルであり、第二電子スイッチがオンにされ、かつ第二電子スイッチのソースが第一レベル信号を受信し、したがって第二電子スイッチのドレインレベルがハイレベルである。第七電子スイッチのゲートがハイレベルの第一クロック信号を受信することによりオンにされ、第六電子スイッチのドレインが出力したハイレベルが第七電子スイッチを介して、第二レベル信号として放出され、第三電子スイッチのゲートレベルをハイレベルからローレベルに低下させ、第三電子スイッチがオフにされ、さらに第五電子スイッチのゲートがハイレベルの第一クロック信号を受信することによりオンにされ、第五電子スイッチのソースでのハイレベルが第五電子スイッチを介して、第二レベル信号として放出され、第三電子スイッチがオフにされることに組合わせて、第五電子スイッチのソースレベルをハイレベルからローレベルに低下させ、第四電子スイッチのゲートレベルがハイレベルからローレベルに低下し、第四電子スイッチがオフにされ、第三レベル信号の出力を停止する。第八電子スイッチのゲートがハイレベルの第一クロック信号を受信するので第八電子スイッチがオンにされ、第八電子スイッチのソースがローレベルである第二クロック信号を受信するので、第八電子スイッチのドレインレベルがローレベルであり、したがって、第四レベル信号がローレベルであり、第三レベル信号の出力を停止し且つ第四レベル信号がローレベルであり、したがって、第二クロック信号がローレベルである。
応用において、第三時間帯は第二クロック信号がハイレベルを出力する時間帯であり、制御回路は第一動作状態に入り、第一クロック信号は第二時間帯の入力ハイレベルから入力ローレベルに変更され、したがって第三時間帯内に第一電子スイッチがオフにされるが、第二電子スイッチのゲートでの電圧がフローティング状態であるため、現在の第二電子スイッチのゲートでの電圧が第一電圧であり、第二電子スイッチのゲートレベルが依然としてハイレベルであり、第二電子スイッチがオンにされ、第二電子スイッチのドレインレベルが第二時間帯の第二電子スイッチのドレインレベルと一致してハイレベルであり、第三電子スイッチのオン状態が上記第一時間帯の第三電子スイッチのオン状態と一致し、ここで説明を省略し、第一クロック信号がローレベルを入力し、第五電子スイッチのゲートレベルがローレベルであり、第五電子スイッチがオフにされるため、第四電子スイッチのゲートレベルがハイレベルであり、第四電子スイッチのソースレベルがハイレベルであるため、第三レベル信号がハイレベルである。第一クロック信号がローレベルを入力し、第七電子スイッチと第八電子スイッチのゲートレベルがローレベルであり、第七電子スイッチがオフにされ、第八電子スイッチがオフにされかつ第四レベル信号の出力を停止する。第三レベル信号がハイレベルであり、第四レベル信号の出力を停止するため、第二クロック信号がハイレベルである。また、第三レベル信号がハイレベルであり、且つ第二電子スイッチのゲートでの電圧がフローティング状態であるため、第一コンデンサの結合作用により第二電子スイッチのゲートでの第一電圧を第二電圧に上昇させ、第一電圧の電圧値は第一クロック信号がハイレベルを入力した時の電圧値によって特定され、第二電圧の電圧値は第一クロック信号がハイレベルを入力した時の電圧値及び第一コンデンサの結合作用によって特定される。
応用において、第四時間帯は第二クロック信号がローレベルを出力する時間帯であり、制御回路は第二動作状態に入り、第一クロック信号は第三時間帯の入力ローレベルから入力ハイレベルに変化し、したがって第三時間帯内に第一電子スイッチがオンにされ、第二電子スイッチのゲートでの電圧のフローティング状態が解除され、第二電子スイッチのゲートでの電圧は第二電圧から第一電圧に復帰し、第二電子スイッチがオンにされ、第四時間帯内の第二電子スイッチのドレインレベルは第三時間帯内の第二電子スイッチのドレインレベルと一致しかつハイレベルである。第七電子スイッチのゲートはハイレベルの第一クロック信号を受信することにより、第七電子スイッチがオンにされ、第六電子スイッチのドレインから出力されたハイレベルは第七電子スイッチを介して、第二レベル信号として放出され、第三電子スイッチがオフにされることに組合わせて、第五電子スイッチのソースレベルがハイレベルからローレベルに低下させ、第四電子スイッチのゲートレベルがハイレベルからローレベルに低下させ、第四電子スイッチがオフにされ、第三レベル信号の出力を停止する。第八電子スイッチのゲートがハイレベルの第一クロック信号を受信し、オンにされ、第八電子スイッチのソースがローレベルである第二レベル信号を受信することにより、第八電子スイッチのドレインレベルがローレベルであり、第四レベル信号がローレベルである。第三レベル信号の出力を停止し、且つ第四レベル信号がローレベルであるため、第二クロック信号がローレベルである。
応用において、制御回路は第一時間帯と第二時間帯の準備が終了した後、制御回路の動作状態は第一クロック信号のレベル変化に伴って変化し、具体的には、第一クロック信号がローレベルである場合、制御回路の動作状態は上記第三時間帯の第一動作状態と一致し、第一クロック信号がハイレベルである場合、制御回路の動作状態は上記第四時間の第二動作状態と一致し、それにより制御回路から出力された第二クロック信号と第一クロック信号の位相差は90度であり、クロック信号に対する位相シフトを実現し、単一クロック信号の負荷を低減し、かつ表示パネルにおけるクロック発生器の数を減少させ、表示パネルの製造コストを低減することができる。
図7に示すように、一つの実施例において、図1に対応する実施例に基づいて、制御回路10は、
第一クロック信号、第一レベル信号及び第二レベル信号を受信するための第三スイッチユニット13であって、第一クロック信号がハイレベルである場合、第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、オンにして第五レベル信号をゲート駆動回路20に出力し、第五レベル信号がハイレベルであり、さらに第一クロック信号がローレベルである場合、第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、オンにして第五レベル信号をゲート駆動回路20に出力し、第五レベル信号がローレベルである第三スイッチユニット13と、
第三スイッチユニット13に接続され、第一クロック信号、第一レベル信号及び第二レベル信号を受信するための第四スイッチユニット14であって、第一クロック信号がハイレベルである場合、第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、オンにして第六レベル信号をゲート駆動回路20に出力し、第六レベル信号がローレベルであり、さらに第一クロック信号がローレベルである場合、第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、オフにして第六レベル信号の出力を停止する第四スイッチユニット14と、を含む。
ここで、第二クロック信号は第五レベル信号及び第六レベル信号を含む。
応用において、制御回路が動作状態に入った後、第一クロック信号がローレベルである場合、第三スイッチユニットがオンにして第五レベル信号をゲート駆動回路に出力し、この場合に第五レベル信号がハイレベルであり、第四スイッチユニットがオフにして第六レベル信号をゲート駆動回路に出力することを停止し、この場合に第六レベル信号が出力されず、したがって、この場合に第二クロック信号がハイレベルである。第一クロック信号がハイレベルである場合、第三スイッチユニットがオンにして前記第五レベル信号を前記ゲート駆動回路に出力し、この場合に第五レベル信号がローレベルであり、第四スイッチユニットがオンにして第六レベル信号を前記ゲート駆動回路に出力し、この場合に第六レベル信号がローレベルであり、したがって、この場合に第二クロック信号がローレベルであり、それにより第一クロック信号に対する位相シフトを実現し、位相シフトにより得られた第二クロック信号と第一クロック信号との位相差が90度である。
図8に示すように、一つの実施例において、図7に対応する実施例に基づいて、第三スイッチユニット13は第九電子スイッチ131、第十電子スイッチ132、第十一電子スイッチ133、第十二電子スイッチ134、第十三電子スイッチ135、第二コンデンサ136及び第三コンデンサ137を含み、
第九電子スイッチ131のドレインはそれぞれ第十電子スイッチ132のゲート、第十三電子スイッチ135のソース及び第二コンデンサ136の第一電極に接続され、第九電子スイッチ131のソースは第一レベル信号を受信するために用いられ、
第十電子スイッチ132のドレインは第二コンデンサ136の第二電極及び第十二電子スイッチ134のソースに接続され、第十電子スイッチ132のソースは第一レベル信号を受信するために用いられ、
第十一電子スイッチ133のゲート及びソースは第一クロック信号を受信するために用いられ、
第十二電子スイッチ134のゲートはそれぞれ第三コンデンサ137の第一電極と第十一電子スイッチ133のドレインに接続され、
第十三電子スイッチ135のゲートは第一クロック信号を受信するために用いられ、
第九電子スイッチ131のゲート、第十二電子スイッチ134のドレイン、第十三電子スイッチ135のドレイン及び第三コンデンサ137の第二電極はそれぞれ第四スイッチユニットに電気的に接続される。
応用において、第九電子スイッチ~第十三電子スイッチの部品タイプは上記第一電子スイッチ~第五電子スイッチの部品タイプと一致し、及び、第二コンデンサ及び第三コンデンサのタイプは上記第一コンデンサのタイプと一致し、ここで説明を省略し、第二コンデンサ及び第三コンデンサの容量値の大きさは実際の必要に応じて設定することができる。
図9に示すように、一つの実施例において、図8に対応する実施例に基づいて、第四スイッチユニット14は第十四電子スイッチ141、第十五電子スイッチ142及び第十六電子スイッチ143を含み、
第十四電子スイッチ141のドレインは第九電子スイッチのゲート及び第十五電子スイッチ142のソースに接続され、第十四電子スイッチ141のゲート及びソースは第一レベル信号を受信するために用いられ、
第十五電子スイッチ142のドレインはそれぞれ第十三電子スイッチのドレインと第十六電子スイッチ143のソースに接続され、第十五電子スイッチ142のゲートは第一クロック信号を受信するために用いられ、第十五電子スイッチ142のドレインは第二レベル信号を受信するために用いられ、
第十六電子スイッチ143のドレインはそれぞれ第十二電子スイッチのドレインと第三コンデンサの第二電極に接続され、第十六電子スイッチ143のゲートは第一クロック信号を受信するために用いられる。
応用において、第十四電子スイッチ~第十六電子スイッチの部品タイプは上記第一電子スイッチ~第五電子スイッチの部品タイプと一致し、ここで説明を省略する。
図10は、第一クロック信号、第十電子スイッチのゲートレベル、第十電子スイッチのドレインレベル、第十二電子スイッチのゲートレベル、第五レベル信号、第六レベル信号及び第二クロック信号のタイミングチャートを例示的に示す。
応用において、第一レベル信号は常にハイレベル信号を出力し、第二レベル信号は常にローレベル信号を出力し、第一クロック信号は周期的なクロック信号であり、第一クロック信号の隣接する立ち上がりエッジと立ち下がりエッジの位相差は90度である。第十四電子スイッチのゲートとソースは常に第一レベル信号を受信するため、第十四電子スイッチのドレインレベルは常にハイレベルである。制御回路が動作状態に入る前に、準備状態を経過する必要がある。第五時間帯内に制御回路は第一準備状態に入り、第一クロック信号はローレベルを入力し、第十一電子スイッチ、第十三電子スイッチ、第十五電子スイッチ及び第十六電子スイッチはオフにされる。第十四電子スイッチのドレインのハイレベルは第九電子スイッチのゲートに出力され、第九電子スイッチをオンにし、かつ第九電子スイッチのソースは第一レベル信号を受信し、したがって第九電子スイッチのドレインレベルはハイレベルであり、第十電子スイッチのゲートレベルはハイレベルであり、第十電子スイッチはオンにされ、第十電子スイッチのドレインレベルはハイレベルである。第十一電子スイッチがオフにされるため、第十二電子スイッチのゲートレベルはローレベルであり、第十二電子スイッチがオフにされ、第十二電子スイッチのドレインレベルはすなわち第五レベル信号であり、それにより第十二電子スイッチは第五レベル信号を出力しない。第十六電子スイッチがオフにされ、かつ第十六電子ドレインレベルはすなわち第六レベル信号であり、それにより第十六電子スイッチは第六レベル信号を出力しない。第五レベル信号及び第六レベル信号はいずれも出力せず、したがって、第二クロック信号はローレベルである。
応用において、第六時間帯内に制御回路は第二準備状態に入り、第一クロック信号は第五時間帯の入力ローレベルから入力ハイレベルに変化し、第十五電子スイッチのゲートはハイレベルの第一クロック信号を受信し、第十五電子スイッチがオンにされ、第十四電子スイッチのドレインから出力されたハイレベルは第十五電子スイッチを介して、第二レベル信号により放出され、第九電子スイッチのゲートレベルをハイレベルからローレベルに低下させ、第九電子スイッチがオフにされ、さらに第十三電子スイッチのゲートはハイレベルの第一クロック信号を受信し、第十三電子スイッチがオンにされ、第十三電子スイッチのソースでのハイレベルは第十三電子スイッチを介して、第二レベル信号により放出され、第九電子スイッチがオフにされることに組合わせることにより、第十電子スイッチのゲートレベルをハイレベルからローレベルに低下させ、第十電子スイッチがオフにされ、かつ第十電子スイッチのドレインでの電圧は第二コンデンサの結合作用により低下し、したがって、第十電子スイッチのドレインレベルはローレベルである。第一クロック信号がハイレベルであり、第十一電子スイッチがオンにされ、第十二電子スイッチのゲートレベルがハイレベルであり、第十二電子スイッチがオンにされ、第十二電子スイッチのドレインレベルがローレベルであるため、第五レベル信号がローレベルである。第一クロック信号がハイレベルであり、第十六電子スイッチがオンにされ、第十六電子スイッチのソースが第二レベル信号を受信し、したがって、第十六電子スイッチのドレインレベルがローレベルであり、それにより第六レベル信号がローレベルである。第五レベル信号及び第六レベル信号がいずれもローレベルであるため、第二クロック信号がローレベルである。
応用において、第七時間帯は第二クロック信号がハイレベルを出力する時間帯であり、制御回路は第一動作状態に入り、第一クロック信号は第六時間帯の入力ハイレベルから入力ローレベルに変化し、したがって第十五電子スイッチがオフにされ、第九電子スイッチがオンにされ、現在の第十電子スイッチのゲートレベルがハイレベルであり、第十電子スイッチがオンにされ、第十電子スイッチのソースが第一レベル信号を受信するため、第十電子スイッチのドレインレベルがハイレベルであり、第三コンデンサの結合作用により、第十電子スイッチのゲートでの電圧がさらに上昇し、第十電子スイッチがより十分にオンにされる。第一クロック信号がローレベルを入力するため、第十一電子スイッチがオフにされるが、第十二電子スイッチのゲートでの電圧がフローティング状態であり、現在の第十二電子スイッチのゲートでの電圧が第三電圧であり、第十二電子スイッチのゲートレベルが依然としてハイレベルであり、第十二電子スイッチがオンにされ、第十二電子スイッチのドレインレベルがハイレベルであり、それにより第五レベル信号がハイレベルである。第一クロック信号がローレベルを入力するため、第十三電子スイッチ、第十五電子スイッチ及び第十六電子スイッチがオフにされ、第十六電子スイッチがオフにされるため、第六レベル信号の出力を停止する。第五レベル信号がハイレベルであるため、第六レベル信号の出力を停止し、第二クロック信号がハイレベルである。また、第五レベル信号がハイレベルであり、かつ第十二電子スイッチのゲートでの電圧がフローティング状態であるため、現在の第十二電子スイッチのゲートでの電圧が第三電圧であり、第三コンデンサの結合作用により第十二電子スイッチのゲートでの電圧が第四電圧まで上昇し、第十二電子スイッチがより十分にオンにされ、第三電圧の電圧値が第一クロック信号がハイレベルを出力する時の電圧値により決定され、第四電圧の電圧値が第一クロック信号がハイレベルを出力する時の電圧値、第一レベル信号の電圧値及び第三コンデンサの結合作用により決定される。
応用において、第八時間帯は第二クロック信号がローレベルを出力する時間帯であり、制御回路は第二動作状態にあり、制御回路の第二動作状態は上記制御回路の第一準備状態と一致し、ここで説明を省略し、区別は、第一クロック信号がハイレベルを入力するため、第十一電子スイッチがオンにされ、第十二電子スイッチのゲートでの電圧はフローティング状態解除であり、第十二電子スイッチのゲートでの電圧は第四電圧から第三電圧に復帰することにある。
応用において、制御回路は第五時間帯及び第六時間帯の準備が終了した後、制御回路の回路状態は第一クロック信号のレベル変化に伴って変化し、具体的には、第一クロック信号がローレベルである場合、制御回路の動作状態は上記第七時間帯の第一動作状態と一致し、第一クロック信号がハイレベルである場合、制御回路の動作状態は上記第四時間の第二動作状態と一致し、それにより制御回路から出力された第二クロック信号と第一クロック信号の位相差は90度であり、第一スイッチユニット及び第二スイッチユニットで構成された制御回路に対して、第三スイッチユニット及び第四スイッチユニットで構成された制御回路は第一動作状態内に第三スイッチユニットをより十分にオンにすることができ、位相シフトして得られたクロック信号出力の安定性を保証する。
本願の実施例が提供する表示パネルの制御回路は、第一クロック信号、第一レベル信号及び第二レベル信号を受信するために用いられ、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第一クロック信号を位相シフトして第二クロック信号を得てゲート駆動回路に出力し、クロック信号に対する位相シフトを実現することにより、単一のクロック信号の負荷を低減し、かつ表示パネルにおけるクロック発生器の数を低減し、表示パネルの製造コストを低減することができる。
図11に示すように、本願の実施例はさらに表示装置1を提供し、表示装置1は表示パネル2及び制御ユニット3を含み、ここで、制御ユニット3は上記各制御回路を含む。
制御ユニットはメモリ、プロセッサ及びメモリに記憶されかつプロセッサで実行可能なコンピュータプログラムを含み、プロセッサがコンピュータプログラムを実行する時に上記各表示パネルの制御回路実施例における機能を実現する。
応用において、プロセッサはタイミングコントローラ（Timer Control Register、TCON）又はシステムオンチップ（System on Chip、SOC）であってもよく、中央処理ユニット（Central Processing Unit、CPU）であってもよく、該プロセッサはさらに他の汎用プロセッサ、デジタル信号プロセッサ（Digital Signal Processor、DSP）、専用集積回路（Application Specific Integrated Circuit、ASIC）、フィールドプログラマブルゲートアレイ（Field-Programmable Gate Array、FPGA）又は他のプログラマブル論理デバイス、ディスクリートゲート又はトランジスタ論理デバイス、ディスクリートハードウェアコンポーネント等であってもよい。汎用プロセッサはマイクロプロセッサであってもよく又は該プロセッサは任意の一般的なプロセッサ等であってもよい。
応用において、メモリはいくつかの実施例において端末装置の内部記憶ユニットであってもよく、例えば端末装置のハードディスク又はメモリである。メモリは他の実施例において端末装置の外部記憶装置であってもよく、例えば端末装置に配置されたプラグイン式ハードディスク、スマートメモリカード（Smart Media （登録商標）Card、SMC）、セキュリティデジタル（Secure Digital、SD）カード、フラッシュメモリカード（Flash Card）等である。さらに、メモリはさらに端末装置の内部記憶ユニットを含むだけでなく外部記憶装置を含むことができる。メモリはオペレーティングシステム、アプリケーションプログラム、ブートローダ（Boot Loader）、データ及び他のプログラム等、例えばコンピュータプログラムのプログラムコード等を記憶するために用いられる。メモリは、出力された又は出力されるデータを一時的に記憶するために用いられてもよい。
以上の前記実施例は本願の技術的解決手段を説明するためのものに過ぎず、それを限定するものではない。前述の実施例を参照して本願を詳細に説明したが、それは依然として前述の各実施例に記載の技術的解決手段を修正するか、又はそのうちの一部の技術的特徴を同等置換することができ、これらの修正又は置換により、対応する技術的解決手段の本質は本願の各実施例の技術的解決手段の精神及び範囲から逸脱せず、いずれも本願の保護範囲内に含まれるべきであることは、当業者にとって理解すべきである。

Claims (15)

  1. 表示パネルの制御回路であって、
    前記制御回路は第一クロック信号、第一レベル信号及び第二レベル信号を受信し、前記第一レベル信号及び前記第二レベル信号に基づいて、前記第一クロック信号を位相シフトし第二クロック信号を得てゲート駆動回路に出力し、ここで、前記第二クロック信号は第三レベル信号及び第四レベル信号を含み、前記第三レベル信号と前記第四レベル信号のレベルの大きさが異なり、
    前記制御回路は第一スイッチユニット及び第二スイッチユニットを含み、前記第一スイッチユニットは前記第二スイッチユニットに接続され、
    前記第一スイッチユニットは前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号を受信し、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、第三レベル信号を前記ゲート駆動回路に出力し、
    前記第二スイッチユニットは前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号を受信し、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、第四レベル信号を前記ゲート駆動回路に出力する表示パネルの制御回路。
  2. 前記第一スイッチユニットは、さらに前記第一クロック信号がローレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オンにされてハイレベルである第三レベル信号を前記ゲート駆動回路に出力する請求項1に記載の表示パネルの制御回路。
  3. 前記第一スイッチユニットは、さらに前記第一クロック信号がハイレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オフにされて前記第三レベル信号を前記ゲート駆動回路に出力することを停止する請求項1に記載の表示パネルの制御回路。
  4. 前記第二スイッチユニットは、さらに前記第一クロック信号がハイレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オンにされてローレベルである第四レベル信号を前記ゲート駆動回路に出力する請求項1に記載の表示パネルの制御回路。
  5. 前記第二スイッチユニットは、さらに前記第一クロック信号がローレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オフにされて前記第四レベル信号を前記ゲート駆動回路に出力することを停止する請求項1に記載の表示パネルの制御回路。
  6. 前記第一スイッチユニットは第一電子スイッチ、第二電子スイッチ、第三電子スイッチ、第四電子スイッチ、第五電子スイッチ及び第一コンデンサを含み、
    前記第一電子スイッチのドレインは前記第二電子スイッチのゲートに接続され、前記第一電子スイッチのゲート及びソースは前記第一クロック信号を受信するために用いられ、
    前記第二電子スイッチのドレインは前記第四電子スイッチのソースに接続され、前記第二電子スイッチのソースは前記第一レベル信号を受信するために用いられ、
    前記第三電子スイッチのドレインはそれぞれ前記第五電子スイッチのソースと前記第四電子スイッチのゲートに接続され、前記第三電子スイッチのソースは前記第一レベル信号を受信するために用いられ、
    前記第一コンデンサの第一段はそれぞれ前記第一電子スイッチのドレインと前記第二電子スイッチのゲートに接続され、前記第五電子スイッチのドレインは前記第二レベル信号を受信するために用いられ、
    前記第三電子スイッチのゲート、前記第五電子スイッチのドレイン、前記第四電子スイッチのドレイン及び前記第一コンデンサの第二電極はそれぞれ前記第二スイッチユニットに電気的に接続される請求項1に記載の表示パネルの制御回路。
  7. 前記第二スイッチユニットは第六電子スイッチ、第七電子スイッチ、第八電子スイッチを含み、
    前記第六電子スイッチのドレインはそれぞれ第三電子スイッチのゲートと前記第七電子スイッチのソースに接続され、前記第六電子スイッチのゲートとソースは前記第一レベル信号を受信するために用いられ、
    前記第七電子スイッチのドレインはそれぞれ第五電子スイッチのドレインと前記第八電子スイッチのソースに接続され、前記第七電子スイッチのゲートは前記第一クロック信号を受信するために用いられ、前記第七電子スイッチのドレインは前記第二レベル信号を受信するために用いられ、
    前記第八電子スイッチのドレインはそれぞれ前記第五電子スイッチのドレインと第一コンデンサの第二段に接続され、前記第八電子スイッチのゲートは前記第一クロック信号を受信するために用いられる請求項1に記載の表示パネルの制御回路。
  8. 前記制御回路は、第三スイッチユニットを含み、
    該第三スイッチユニットは、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号を受信し、前記第一クロック信号がハイレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オンにされてハイレベルである第五レベル信号を前記ゲート駆動回路に出力し、さらに前記第一クロック信号がローレベルである場合、前記第一クロック信号、第一レベル信号及び第二レベル信号に基づいて、オンにされてローレベルである第五レベル信号を前記ゲート駆動回路に出力する請求項1に記載の表示パネルの制御回路。
  9. 前記制御回路は、第四スイッチユニットを含み、
    当該第四スイッチユニットは、第三スイッチユニットに接続され、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号を受信し、前記第一クロック信号がハイレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オンにされてローレベルである第六レベル信号を前記ゲート駆動回路に出力し、さらに前記第一クロック信号がローレベルである場合、前記第一クロック信号、前記第一レベル信号及び前記第二レベル信号に基づいて、オフにされて前記第六レベル信号の出力を停止し、
    ここで、前記第二クロック信号は第五レベル信号及び前記第六レベル信号を含む請求項1に記載の表示パネルの制御回路。
  10. 前記第三スイッチユニットは第九電子スイッチ、第十電子スイッチ、第十一電子スイッチ、第十二電子スイッチ、第十三電子スイッチ、第二コンデンサ及び第三コンデンサを含み、
    前記第九電子スイッチのドレインはそれぞれ前記第十電子スイッチのゲート、前記第十三電子スイッチのソース及び前記第二コンデンサの第一電極に接続され、前記第九電子スイッチのソースは前記第一レベル信号を受信するために用いられ、
    前記第十電子スイッチのドレインは前記第二コンデンサの第二電極及び前記第十二電子スイッチのソースに接続され、前記第十電子スイッチのソースは前記第一レベル信号を受信するために用いられ、
    前記第十一電子スイッチのゲート及びソースは前記第一クロック信号を受信するために用いられ、
    前記第十二電子スイッチのゲートはそれぞれ前記第三コンデンサの第一電極と前記第十一電子スイッチのドレインに接続され、
    前記第十三電子スイッチのゲートは前記第一クロック信号を受信するために用いられ、
    前記第九電子スイッチのゲート、前記第十二電子スイッチのドレイン、前記第十三電子スイッチのドレイン及び前記第三コンデンサの第二電極はそれぞれ第四スイッチユニットに電気的に接続される請求項8に記載の表示パネルの制御回路。
  11. 第四スイッチユニットは第十四電子スイッチ、第十五電子スイッチ及び第十六電子スイッチを含み、
    前記第十四電子スイッチのドレインは第九電子スイッチのゲート及び前記第十五電子スイッチのソースに接続され、前記第十四電子スイッチのゲート及びソースは前記第一レベル信号を受信するために用いられ、
    前記第十五電子スイッチのドレインはそれぞれ第十三電子スイッチのドレインと第十六電子スイッチのソースに接続され、前記第十五電子スイッチのゲートは前記第一クロック信号を受信するために用いられ、前記第十五電子スイッチのドレインは前記第二レベル信号を受信するために用いられ、
    前記第十六電子スイッチのドレインはそれぞれ第十二電子スイッチのドレインと第三コンデンサの第二電極に接続され、前記第十六電子スイッチのゲートは前記第一クロック信号を受信するために用いられる請求項9に記載の表示パネルの制御回路。
  12. 前記第一レベル信号はハイレベル信号であり、前記第二レベル信号はローレベル信号である請求項1に記載の表示パネルの制御回路。
  13. 前記第二クロック信号と前記第一クロック信号との位相差の範囲は0度~180度である請求項1に記載の表示パネルの制御回路。
  14. 前記制御回路は、前記第一レベル信号及び第二レベル信号のタイミングに基づいて前記第二クロック信号と前記第一クロック信号との位相差を決定する請求項1に記載の表示パネルの制御回路。
  15. 表示装置であって、
    表示パネルと、
    請求項1に記載の制御回路を含む制御ユニットと、
    を含む表示装置。

JP2022576403A 2021-07-30 2022-06-09 表示パネルの制御回路及び表示装置 Pending JP2023538714A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110876023.9A CN113570998B (zh) 2021-07-30 2021-07-30 显示面板的控制电路和显示装置
CN202110876023.9 2021-07-30
PCT/CN2022/097860 WO2023005443A1 (zh) 2021-07-30 2022-06-09 显示面板的控制电路和显示装置

Publications (1)

Publication Number Publication Date
JP2023538714A true JP2023538714A (ja) 2023-09-11

Family

ID=78169773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022576403A Pending JP2023538714A (ja) 2021-07-30 2022-06-09 表示パネルの制御回路及び表示装置

Country Status (5)

Country Link
EP (1) EP4379702A1 (ja)
JP (1) JP2023538714A (ja)
KR (1) KR102612204B1 (ja)
CN (1) CN113570998B (ja)
WO (1) WO2023005443A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113570998B (zh) * 2021-07-30 2022-05-10 惠科股份有限公司 显示面板的控制电路和显示装置
CN114203124B (zh) * 2021-11-30 2023-03-17 重庆惠科金渝光电科技有限公司 栅极驱动方法、栅极驱动电路及显示器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232051B1 (ko) * 2006-06-29 2013-02-12 엘지디스플레이 주식회사 게이트 펄스 변조신호 발생회로
KR101547565B1 (ko) * 2008-10-08 2015-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20110077868A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정 표시장치의 구동장치
US8604858B2 (en) * 2011-02-22 2013-12-10 Lg Display Co., Ltd. Gate driving circuit
KR102025858B1 (ko) * 2012-10-17 2019-09-27 삼성디스플레이 주식회사 표시 장치
CN103475341B (zh) * 2013-09-16 2016-06-08 北京京东方光电科技有限公司 时钟信号生成方法及生成电路、栅极驱动电路
US8829944B1 (en) * 2013-09-30 2014-09-09 Lattice Semiconductor Corporation Dynamic power supply switching for clocking signals
KR102148475B1 (ko) * 2013-12-13 2020-10-14 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
CN104810004A (zh) * 2015-05-25 2015-07-29 合肥京东方光电科技有限公司 时钟信号生成电路、栅极驱动电路、显示面板及显示装置
CN104851402B (zh) * 2015-05-27 2017-03-15 深圳市华星光电技术有限公司 一种多相位时钟产生电路及液晶显示面板
KR102381627B1 (ko) * 2015-09-18 2022-03-31 엘지디스플레이 주식회사 표시 장치
KR102522115B1 (ko) * 2016-09-28 2023-04-14 주식회사 엘엑스세미콘 게이트구동회로, 레벨시프터 및 표시장치
CN106710561B (zh) * 2017-03-08 2019-09-17 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示装置
CN107393491B (zh) * 2017-07-18 2018-08-14 深圳市华星光电半导体显示技术有限公司 时钟信号输出电路及液晶显示装置
CN109427277B (zh) * 2017-08-31 2020-11-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR102654591B1 (ko) * 2018-08-03 2024-04-05 삼성디스플레이 주식회사 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
KR102666877B1 (ko) * 2019-12-23 2024-05-20 엘지디스플레이 주식회사 레벨 쉬프터와 그를 포함한 표시장치
KR102649600B1 (ko) * 2020-01-17 2024-03-22 삼성디스플레이 주식회사 클럭 생성기 및 이를 포함하는 표시 장치
CN113570998B (zh) * 2021-07-30 2022-05-10 惠科股份有限公司 显示面板的控制电路和显示装置

Also Published As

Publication number Publication date
CN113570998A (zh) 2021-10-29
WO2023005443A1 (zh) 2023-02-02
EP4379702A1 (en) 2024-06-05
KR102612204B1 (ko) 2023-12-11
CN113570998B (zh) 2022-05-10
KR20230019251A (ko) 2023-02-07

Similar Documents

Publication Publication Date Title
JP2023538714A (ja) 表示パネルの制御回路及び表示装置
US8031158B2 (en) Driving circuit including shift register and flat panel display device using the same
CN106991948B (zh) 栅极驱动电路
US7446748B2 (en) Driving circuit including shift register and flat panel display device using the same
US20110150169A1 (en) Shift register
CN108492763B (zh) 一种移位寄存器、驱动电路及驱动方法、显示装置
US6891427B2 (en) Charge pump type power supply circuit and driving circuit for display device and display device using such power supply circuit
US10621940B2 (en) Display device
US20090027595A1 (en) Semiconductor integrated circuit device, display device and electric circuit
US7671853B2 (en) Signal output adjustment circuit and display driver
US10255843B2 (en) Scan driving circuit and flat display device thereof
KR20130073213A (ko) 유기발광 표시장치의 발광제어신호 발생 장치
US20210082329A1 (en) Shift register unit and driving method thereof, gate driver, display panel and display device
US20210225249A1 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
US10127874B2 (en) Scan driver and display device using the same
US20070070017A1 (en) Display panels
US20080143759A1 (en) Gate Driving Circuit and Driving Circuit Unit Thereof
JP7500780B2 (ja) ゲート集積駆動回路、表示パネル及び表示装置
US20070159439A1 (en) Liquid crystal display
US10565935B2 (en) Scan driving circuit for OLED and display panel
CN113178174A (zh) 一种栅极驱动模块、栅极控制信号的生成方法和显示装置
US8482551B2 (en) Display system
US20140022229A1 (en) Gate driver and display device including the same
CN108847174B (zh) 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
US9601088B2 (en) Display devices and driving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240404